CN115525586A - 一种ddr扩展装置及控制方法、装置、介质 - Google Patents

Abstract

本申请公开了一种DDR扩展装置及控制方法、装置、介质，涉及DDR领域，为了在保持DDR控制器信号线不变的情况下，增加挂载DDR颗粒的数量，本申请所提供的DDR扩展装置，当DDR控制器的片选信号端CS为高电平时，第一DDR颗粒和第二DDR颗粒的片选信号端CS为高电平，当DDR控制器的片选信号端CS为低电平时，经过反相器，第三DDR颗粒和第四DDR颗粒的片选信号端CS为高电平，通过改变DDR控制器和DDR颗粒之间的BANK GROUP地址选择信号端BG和片选信号端CS的作用方式，增加了挂载的DDR颗粒的数量，在任何数据位宽情况下都能实现挂载DDR颗粒数量翻倍。

Description

一种DDR扩展装置及控制方法、装置、介质

技术领域

本申请涉及DDR领域，特别是涉及一种DDR扩展装置及控制方法、装置、介质。

背景技术

双倍速率同步动态随机存储器(Double Data Rate Synchronous DynamicRandom Access Memory，DDR)为具有双倍数据传输率的同步动态随机存取内存(synchronous dynamic random-access memory，SDRAM)，其数据传输速度为系统时钟频率的两倍，由于速度增加，其传输性能优于传统的SDRAM。传统的DDR控制器上挂载DDR颗粒的架构图如图1所示，DDR颗粒内部结构图如图2所示，图1中DDR控制器通过信号线与DDR颗粒相连，其中ADDR[17:0]为地址信号，CS是DDR片选信号，BA[1:0]为BANK地址选择信号，DQ[31:0]为数据信号，BG[0]和BG[1]为BANK GROUP地址选择信号。

由于DDR颗粒的数据位宽只有16位，DDR控制器的数据位宽是32位，所以在DDR控制器上挂载了两片DDR颗粒，DDR控制器的低16位数据信号DQ[15:0]与第一DDR颗粒的数据信号DQ[15:0]相连，DDR控制器的高16位数据信号DQ[31:16]与第二DDR颗粒的数据信号DQ[15:0]相连，地址信号ADDR[17:0]、地址选择信号BA[1:0]与两片DDR颗粒同时相连；

图2中DDR颗粒将存储空间分成两个大块，分别为BANK GROUP1和BANK GROUP2，图1中的BG[0]和BG[1]地址选择信号分别用于对两片DDR颗粒进行BANK GROUP地址选择，当BG[0]为1’b1时选择第一DDR颗粒中的BANK GROUP1，当BG[0]为1’b0时选择第一DDR颗粒中的BANK GROUP2；当BG[1]为1’b1时选择第二DDR颗粒中的BANK GROUP1，当BG[1]为1’b0时选择第二DDR颗粒中的BANK GROUP2。

DDR控制器和DDR颗粒连接完成DDR读写、存储数据的功能，DDR颗粒数量根据DDR控制器和DDR颗粒的数据位宽来决定，那么DDR颗粒的总容量也是一定的，在DDR控制器和DDR颗粒的数据位宽是一定的情况下，不能对DDR颗粒进行扩展，所以CPU通过DDR控制器读写DDR颗粒的数量也是一定的。

由此可见，如何在保持DDR控制器信号线不变的情况下，增加挂载DDR颗粒的数量，进而扩展DDR控制器挂载DDR存储容量的大小，是本领域人员亟待解决的技术问题。

发明内容

本申请的目的是提供一种在保持DDR控制器信号线不变的情况下，增加挂载DDR颗粒的数量，进而扩展DDR控制器挂载DDR存储容量的大小的DDR扩展装置。

为解决上述技术问题，本申请提供一种DDR扩展装置，包括：

DDR控制器、第一DDR颗粒、第二DDR颗粒、第三DDR颗粒、第四DDR颗粒、反相器；

DDR控制器的片选信号端、第一BANK GROUP地址选择信号端分别与第一DDR颗粒和第二DDR颗粒的片选信号端、地址选择信号端连接，DDR控制器的片选信号端通过反相器与第三DDR颗粒和第四DDR颗粒的片选信号端连接，DDR控制器的第二BANK GROUP地址选择信号端与第三DDR颗粒和第四DDR颗粒的地址选择信号端连接，DDR控制器的低位数据信号与第一DDR颗粒和第三DDR颗粒的数据信号端连接，DDR控制器的高位数据信号与第二DDR颗粒和第四DDR颗粒的数据信号端连接，DDR控制器的BANK地址选择信号端、地址信号端分别与第一DDR颗粒、第二DDR颗粒、第三DDR颗粒和第四DDR颗粒的BANK地址选择信号端、地址信号端连接，DDR控制器的片选信号端CS用于输出高电平信号和低电平信号。。

优选地，上述DDR扩展装置中，还包括：处理器；

处理器与DDR控制器连接。

优选地，上述DDR扩展装置中，处理器包括第一处理器、第二处理器，还包括：仲裁器；

第一处理器、第二处理器与仲裁器连接，仲裁器与DDR控制器连接。

优选地，上述DDR扩展装置中，仲裁器通过系统总线与第一处理器、第二处理器连接。

为解决上述技术问题，本申请还提供一种DDR扩展装置的控制方法，应用于DDR扩展装置，包括：DDR控制器、第一DDR颗粒、第二DDR颗粒、第三DDR颗粒、第四DDR颗粒、反相器；DDR控制器的片选信号端、第一BANK GROUP地址选择信号端分别与第一DDR颗粒和第二DDR颗粒的片选信号端、地址选择信号端连接，DDR控制器的片选信号端通过反相器与第三DDR颗粒和第四DDR颗粒的片选信号端连接，DDR控制器的第二BANK GROUP地址选择信号端与第三DDR颗粒和第四DDR颗粒的地址选择信号端连接，DDR控制器的低位数据信号与第一DDR颗粒和第三DDR颗粒的数据信号端连接，DDR控制器的高位数据信号与第二DDR颗粒和第四DDR颗粒的数据信号端连接，DDR控制器的BANK地址选择信号端、地址信号端分别与第一DDR颗粒、第二DDR颗粒、第三DDR颗粒和第四DDR颗粒的BANK地址选择信号端、地址信号端连接；

本方法包括：

判断当前需选择接入的DDR颗粒；

若需接入第一DDR颗粒和第二DDR颗粒，控制片选信号端输出高电平信号；

若需接入第三DDR颗粒和第四DDR颗粒，控制片选信号端输出低电平信号。

优选地，上述DDR扩展装置的控制方法中，DDR扩展装置还包括：第一处理器、第二处理器，仲裁器；第一处理器、第二处理器与仲裁器连接，仲裁器与DDR控制器连接；

判断当前需选择接入的DDR颗粒，包括：

接收仲裁器发送的第一处理器和第二处理器的启动状态；

若第一处理器和第二处理器同时启动，判断当前仲裁器选通的是哪一个处理器；

若选通第一处理器，则判断为需接入第一DDR颗粒和第二DDR颗粒；

若选通第二处理器，则判断为需接入第三DDR颗粒和第四DDR颗粒。

优选地，上述DDR扩展装置的控制方法中，若只启动第一处理器或只启动第二处理器，则还包括：

判断当前启动的处理器需读写的DDR颗粒；

若需读写第一DDR颗粒和第二DDR颗粒，则判断为需接入第一DDR颗粒和第二DDR颗粒；

若需读写第三DDR颗粒和第四DDR颗粒，则判断为需接入第三DDR颗粒和第四DDR颗粒。

为解决上述技术问题，本申请还提供一种DDR扩展装置的控制装置，应用于DDR扩展装置，包括：DDR控制器、第一DDR颗粒、第二DDR颗粒、第三DDR颗粒、第四DDR颗粒、反相器；DDR控制器的片选信号端、第一BANK GROUP地址选择信号端分别与第一DDR颗粒和第二DDR颗粒的片选信号端、地址选择信号端连接，DDR控制器的片选信号端通过反相器与第三DDR颗粒和第四DDR颗粒的片选信号端连接，DDR控制器的第二BANK GROUP地址选择信号端与第三DDR颗粒和第四DDR颗粒的地址选择信号端连接，DDR控制器的低位数据信号与第一DDR颗粒和第三DDR颗粒的数据信号端连接，DDR控制器的高位数据信号与第二DDR颗粒和第四DDR颗粒的数据信号端连接，DDR控制器的BANK地址选择信号端、地址信号端分别与第一DDR颗粒、第二DDR颗粒、第三DDR颗粒和第四DDR颗粒的BANK地址选择信号端、地址信号端连接；

本装置包括：

判断模块，用于判断当前需选择接入的DDR颗粒；

第一选择模块，用于若需接入第一DDR颗粒和第二DDR颗粒，控制片选信号端输出高电平信号；

第二选择模块，用于若需接入第三DDR颗粒和第四DDR颗粒，控制片选信号端输出低电平信号。

为解决上述技术问题，本申请还提供一种DDR扩展装置的控制装置，包括：

存储器，用于存储计算机程序；

处理器，用于执行计算机程序时实现如权利要求5至7任一项的DDR扩展装置的控制方法的步骤。

为解决上述技术问题，本申请还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如权利要求5至7任一项的DDR扩展装置的控制方法的步骤。

本申请所提供的DDR扩展装置，包括：DDR控制器、第一DDR颗粒、第二DDR颗粒、第三DDR颗粒、第四DDR颗粒、反相器；DDR颗粒在高电位的片选信号下接入，因此，当DDR控制器的片选信号端CS为高电平时，第一DDR颗粒和第二DDR颗粒的片选信号端CS为高电平，经过反相器，第三DDR颗粒和第四DDR颗粒的片选信号端CS为低电平，此时，第一DDR颗粒和第二DDR颗粒接入；当DDR控制器的片选信号端CS为低电平时，第一DDR颗粒和第二DDR颗粒的片选信号端CS为低电平，经过反相器，第三DDR颗粒和第四DDR颗粒的片选信号端CS为高电平，此时，第三DDR颗粒和第四DDR颗粒接入。在DDR控制器和DDR颗粒的数据位宽一定的情况下，通过改变DDR控制器和DDR颗粒之间的BANK GROUP地址选择信号端BG和片选信号端CS的作用方式，增加了挂载的DDR颗粒的数量，在任何数据位宽情况下都能实现挂载DDR颗粒数量翻倍，进而扩展DDR控制器挂载DDR存储容量的大小，改变了DDR颗粒数量只能根据DDR控制器和DDR颗粒的数据位宽来决定的现状。

另外，本申请还提供一种DDR扩展装置的控制方法、装置及介质，与上述DDR扩展装置对应，效果同上。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种现有的DDR挂载示意图；

图2为一种DDR颗粒内部结构图；

图3为本申请实施例提供的一种DDR扩展装置的结构图；

图4为本申请实施例提供的一种DDR扩展装置的控制方法的流程图；

图5为本申请实施例提供的一种DDR扩展装置的控制装置的结构图；

图6为本申请实施例提供的另一种DDR扩展装置的控制装置的结构图。

其中，附图标记如下：11为反相器、12为DDR控制器、13为第一DDR颗粒、14为第二DDR颗粒、15为第三DDR颗粒、16为第四DDR颗粒、17为仲裁器、18为第一处理器、19为第二处理器。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种DDR扩展装置及控制方法、装置、介质。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

桌面计算机系统动态随机存取内存(DRAM)发展到现在，大多数采用的是DDRSDRAM，即双倍速率同步动态随机存储器，简称为DDR。DDR由DDR控制器和DDR颗粒组成。在存储系统设计中，最重要的是存储控制器。存储控制器接收访存请求，进行地址转换、命令调度，返回或写入数据，通过最优化的行缓冲管理机制、地址映射机制、命令调度机制等来尽可能的提高访存带宽、减小访存延迟。在图1中，为使对于DDR颗粒的读写正确，设置BG[0]和BG[1]的值相同，支持单个CPU内核在同一时刻对两片DDR颗粒的BANK GROUP1和BANKGROUP2进行读写。在实际应用中的DDR控制器和DDR颗粒连接完成DDR读写、存储数据的功能，DDR颗粒数量根据DDR控制器和DDR颗粒的数据位宽来决定，那么DDR颗粒的总容量也是一定的，在DDR控制器和DDR颗粒的数据位宽是一定的情况下，不能对DDR颗粒进行扩展，所以CPU通过DDR控制器读写DDR颗粒的数量也是一定的。

为解决上述技术问题，本申请提供一种DDR扩展装置，如图3所示，包括：

DDR控制器12、第一DDR颗粒13、第二DDR颗粒14、第三DDR颗粒15、第四DDR颗粒16、反相器11；

DDR控制器12的片选信号端CS、第一BANK GROUP地址选择信号端BG[0]分别与第一DDR颗粒13和第二DDR颗粒14的片选信号端CS、地址选择信号端BG连接，DDR控制器12的片选信号端CS通过反相器11与第三DDR颗粒15和第四DDR颗粒16的片选信号端CS连接，DDR控制器12的第二BANK GROUP地址选择信号端BG[1]与第三DDR颗粒15和第四DDR颗粒16的地址选择信号端BG连接，DDR控制器12的低位数据信号DQ[15:0]与第一DDR颗粒13和第三DDR颗粒15的数据信号端DQ[15:0]连接，DDR控制器12的高位数据信号DQ[31:16]与第二DDR颗粒14和第四DDR颗粒16的数据信号端DQ[15:0]连接，DDR控制器12的BANK地址选择信号端BA[1:0]、地址信号端ADDR[17:0]分别与第一DDR颗粒13、第二DDR颗粒14、第三DDR颗粒15和第四DDR颗粒16的BANK地址选择信号端BA[1:0]、地址信号端ADDR[17:0]连接，DDR控制器12的片选信号端CS用于输出高低两种电平信号以控制第一DDR颗粒13和第二DDR颗粒14或第三DDR颗粒15和第四DDR颗粒16工作。

本实施例不限制DDR控制器12的数据位宽，根据实际需要设置即可，为了方便描述，在本实施例中以32位的DDR控制器12和16位的DDR颗粒进行描述。

在本实施例中，当DDR控制器12的片选信号端CS为高电平时，第一DDR颗粒13和第二DDR颗粒14使能，DDR控制器12的低位数据信号DQ[15:0]与第一DDR颗粒13的数据信号端DQ[15:0]相连，DDR控制器12的高位数据信号DQ[31:16]与第二DDR颗粒14的数据信号端DQ[15:0]相连，地址信号端ADDR[17:0]、BANK地址选择信号端BA[1:0]与第一DDR颗粒13和第二DDR颗粒14相连，通过第一BANK GROUP地址选择信号端BG[0]同时选择两片DDR颗粒中的BANK GROUP，第一BANK GROUP地址选择信号端BG[0]为低电平时选择两片DDR颗粒中的BANKGROUP1，第一BANK GROUP地址选择信号端BG[0]为高电平时选择两片DDR颗粒中的BANKGROUP2。

当DDR控制器12的片选信号端CS为低电平时，第三DDR颗粒15和第四DDR颗粒16使能，DDR控制器12的低位数据信号DQ[15:0]与第三DDR颗粒15的数据信号端DQ[15:0]相连，DDR控制器12的高位数据信号DQ[31:16]与第四DDR颗粒16的数据信号端DQ[15:0]相连，地址信号端ADDR[17:0]、BANK地址选择信号端BA[1:0]与第三DDR颗粒15和第四DDR颗粒16相连，通过第二BANK GROUP地址选择信号端BG[1]同时选择两片DDR颗粒中的BANK GROUP，第二BANK GROUP地址选择信号端BG[1]为低电平时选择两片DDR颗粒中的BANK GROUP1，第二BANK GROUP地址选择信号端BG[1]为高电平时选择两片DDR颗粒中的BANK GROUP2。

保持DDR控制器12信号不变的情况下，将第一BANK GROUP地址选择信号端BG[0]同时连接到第一DDR颗粒13和第二DDR颗粒14上，DDR控制器12输出的片选信号端CS直接连接到第一DDR颗粒13和第二DDR颗粒14上，再经过反相器11连接到第三DDR颗粒15和第四DDR颗粒16上，实现了在DDR控制器12数据位宽为不变的情况下，能够搭载4片DDR颗粒，比原来的存储容量增加了一倍。DDR颗粒在高电位的片选信号下接入，因此，当DDR控制器12的片选信号端CS为高电平时，第一DDR颗粒13和第二DDR颗粒14的片选信号端CS为高电平，经过反相器11，第三DDR颗粒15和第四DDR颗粒16的片选信号端CS为低电平，此时，第一DDR颗粒13和第二DDR颗粒14接入；当DDR控制器12的片选信号端CS为低电平时，第一DDR颗粒13和第二DDR颗粒14的片选信号端CS为低电平，经过反相器11，第三DDR颗粒15和第四DDR颗粒16的片选信号端CS为高电平，此时，第三DDR颗粒15和第四DDR颗粒16接入。

综上，本实施例提供的DDR扩展装置，在DDR控制器12和DDR颗粒的数据位宽一定的情况下，通过改变DDR控制器12和DDR颗粒之间的BANK GROUP地址选择信号端BG和片选信号端CS的作用方式，增加了挂载的DDR颗粒的数量，在任何数据位宽情况下都能实现挂载DDR颗粒数量翻倍，进而扩展DDR控制器12挂载DDR存储容量的大小，改变了DDR颗粒数量只能根据DDR控制器12和DDR颗粒的数据位宽来决定的现状。

根据上述实施例，DDR控制器12需要根据不同的需要以控制片选信号端CS输出高低电位的电信号，因此，本实施例提供一种优选方案，还包括：处理器；

处理器与DDR控制器12连接。

本实施例提到的处理器包括但不限于中央处理器(Central Processing Unit，CPU)，现场可编程门阵列(Field－Programmable Gate Array，FPGA)等，处理器与DDR控制器12连接，控制DDR控制器12的片选信号端CS输出高电位或低电位的电信号，以实现对应DRR颗粒的接入。

根据上述实施例，DDR颗粒得到扩展，在实际应用中，通过扩展处理器以适应不同的需求。本实施例提供一种支持双处理器的优选方案，处理器包括第一处理器18、第二处理器19，还包括：仲裁器17；

第一处理器18、第二处理器19与仲裁器17连接，仲裁器17与DDR控制器12连接。

仲裁器17(arbiter)的主要功能是，多个信号源同时发出请求时，根据当前的优先级来判断应响应哪一个信号源。

因此，通过仲裁器17可实现双处理器读写DDR颗粒，根据预先设置规则，仲裁器17选择第一处理器18或第二处理器19接入读写DDR颗粒。

本实施例提供一种优选方案，若同时启动第一处理器18和第二处理器19，第一处理器18读写第一DDR颗粒13和第二DDR颗粒14，第二处理器19读写第三DDR颗粒15和第四DDR颗粒16，通过仲裁选择器选择某时刻哪一个读写DDR颗粒的处理器；若只启动第一处理器18或只启动第二处理器19，第一处理器18或第二处理器19可读写第一DDR颗粒13、第二DDR颗粒14、第三DDR颗粒15、第四DDR颗粒16，根据需要控制片选信号端CS及BANK GROUP地址选择信号端输出高电位或低电位的电信号即可。本实施例不仅扩展了DDR控制器12挂载DDR颗粒存储容量的大小，第一处理器18和第二处理器19通过DDR控制器12读写DDR颗粒的数量也随之扩展，同时支持双处理器读写DDR，由于DDR颗粒得到扩展，也能够满足双处理器需要的DDR读写容量，该设计方案可应用于不同数据位宽的场景，支持启动双核或单核的不同模式。

优选地，仲裁器17通过系统总线与第一处理器18、第二处理器19连接。

系统总线(System Bus)是一个单独的计算机总线，是连接计算机系统的主要组件。这个技术的开发是用来降低成本和促进模块化。系统总线结合数据总线的功能来搭载信息，地址总线来决定将信息送往何处，控制总线来决定如何动作。

优选地，仲裁器17通过AXI总线与DDR控制器12连接。

AXI(Advanced eXtensible Interface)是一种总线协议，该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持Outstanding传输访问和乱序访问，并更加容易进行时序收敛。AXI是AMBA中一个新的高性能协议。

对应地，本实施例提供一种DDR扩展装置的控制方法，应用于DDR扩展装置，包括：DDR控制器12、第一DDR颗粒13、第二DDR颗粒14、第三DDR颗粒15、第四DDR颗粒16、反相器11；DDR控制器12的片选信号端CS、第一BANK GROUP地址选择信号端BG[0]分别与第一DDR颗粒13和第二DDR颗粒14的片选信号端CS、地址选择信号端BG连接，DDR控制器12的片选信号端CS通过反相器11与第三DDR颗粒15和第四DDR颗粒16的片选信号端CS连接，DDR控制器12的第二BANK GROUP地址选择信号端BG[1]与第三DDR颗粒15和第四DDR颗粒16的地址选择信号端BG连接，DDR控制器12的低位数据信号DQ[15:0]与第一DDR颗粒13和第三DDR颗粒15的数据信号端DQ[15:0]连接，DDR控制器12的高位数据信号DQ[31:16]与第二DDR颗粒14和第四DDR颗粒16的数据信号端DQ[15:0]连接，DDR控制器12的BANK地址选择信号端BA[1:0]、地址信号端ADDR[17:0]分别与第一DDR颗粒13、第二DDR颗粒14、第三DDR颗粒15和第四DDR颗粒16的BANK地址选择信号端BA[1:0]、地址信号端ADDR[17:0]连接；

本方法包括：

S21：判断当前需选择接入的DDR颗粒；

S22：若需接入第一DDR颗粒13和第二DDR颗粒14，控制片选信号端CS输出高电平信号；

S23：若需接入第三DDR颗粒15和第四DDR颗粒16，控制片选信号端CS输出低电平信号。

当DDR控制器12的片选信号端CS为高电平时，第一DDR颗粒13和第二DDR颗粒14的片选信号端CS为高电平，经过反相器11，第三DDR颗粒15和第四DDR颗粒16的片选信号端CS为低电平，此时，第一DDR颗粒13和第二DDR颗粒14接入；当DDR控制器12的片选信号端CS为低电平时，第一DDR颗粒13和第二DDR颗粒14的片选信号端CS为低电平，经过反相器11，第三DDR颗粒15和第四DDR颗粒16的片选信号端CS为高电平，此时，第三DDR颗粒15和第四DDR颗粒16接入。本实施例提供的DDR扩展装置的控制方法，在DDR控制器12和DDR颗粒的数据位宽一定的情况下，通过改变DDR控制器12和DDR颗粒之间的BANK GROUP地址选择信号端BG和片选信号端CS的作用方式，增加了挂载的DDR颗粒的数量，在任何数据位宽情况下都能实现挂载DDR颗粒数量翻倍，进而扩展DDR控制器12挂载DDR存储容量的大小，改变了DDR颗粒数量只能根据DDR控制器12和DDR颗粒的数据位宽来决定的现状。

根据上述实施例，本实施例提供另一种DDR扩展装置的控制方法的优选方案，DDR扩展装置还包括：第一处理器18、第二处理器19，仲裁器17；第一处理器18、第二处理器19与仲裁器17连接，仲裁器17与DDR控制器12连接；

判断当前需选择接入的DDR颗粒，包括：

接收仲裁器17发送的第一处理器18和第二处理器19的启动状态；

若第一处理器18和第二处理器19同时启动，判断当前仲裁器17选通的是哪一个处理器；

若选通第一处理器18，则判断为需接入第一DDR颗粒13和第二DDR颗粒14；

若选通第二处理器19，则判断为需接入第三DDR颗粒15和第四DDR颗粒16。

若同时启动第一处理器18和第二处理器19，第一处理器18读写第一DDR颗粒13和第二DDR颗粒14，第二处理器19读写第三DDR颗粒15和第四DDR颗粒16，通过仲裁选择器选择某时刻哪一个读写DDR颗粒的处理器。

若第一处理器18和第二处理器19同时启动，且仲裁器17选通第一处理器18，判断为需接入第一DDR颗粒13和第二DDR颗粒14，控制片选信号端CS输出高电平信号；第一DDR颗粒13和第二DDR颗粒14使能，通过第一BANK GROUP地址选择信号端BG[0]同时选择两片DDR颗粒中的BANK GROUP，第一BANK GROUP地址选择信号端BG[0]为低电平时选择两片DDR颗粒中的BANK GROUP1，第一BANK GROUP地址选择信号端BG[0]为高电平时选择两片DDR颗粒中的BANK GROUP2。

若第一处理器18和第二处理器19同时启动，且仲裁器17选通第二处理器19，判断为需接入第三DDR颗粒15和第四DDR颗粒16，控制片选信号端CS输出低高电平信号；第三DDR颗粒15和第四DDR颗粒16使能，通过第二BANK GROUP地址选择信号端BG[1]同时选择两片DDR颗粒中的BANK GROUP，第二BANK GROUP地址选择信号端BG[1]为低电平时选择两片DDR颗粒中的BANK GROUP1，第二BANK GROUP地址选择信号端BG[1]为高电平时选择两片DDR颗粒中的BANK GROUP2。

本实施例中，当同时启动第一处理器18和第二处理器19，通过改变BANK GROUP地址选择信号和片选信号的作用方式，支持双处理器读写DDR，能够满足双处理器需要的DDR读写容量，该设计方案可应用于不同数据位宽的场景，支持启动双核或单核的不同模式。

根据上述实施例，若只启动第一处理器18或只启动第二处理器19，则还包括：

判断当前启动的处理器需读写的DDR颗粒；

若需读写第一DDR颗粒13和第二DDR颗粒14，则判断为需接入第一DDR颗粒13和第二DDR颗粒14；

若需读写第三DDR颗粒15和第四DDR颗粒16，则判断为需接入第三DDR颗粒15和第四DDR颗粒16。

若需读写第一DDR颗粒13和第二DDR颗粒14，则判断为需接入第一DDR颗粒13和第二DDR颗粒14，控制片选信号端CS输出高电平信号；第一DDR颗粒13和第二DDR颗粒14使能，第一处理器18或第二处理器19读写第一DDR颗粒13和第二DDR颗粒14，通过第一BANK GROUP地址选择信号端BG[0]同时选择两片DDR颗粒中的BANK GROUP，第一BANK GROUP地址选择信号端BG[0]为低电平时选择两片DDR颗粒中的BANK GROUP1，第一BANK GROUP地址选择信号端BG[0]为高电平时选择两片DDR颗粒中的BANK GROUP2。

若需读写第三DDR颗粒15和第四DDR颗粒16，则判断为需接入第三DDR颗粒15和第四DDR颗粒16，控制片选信号端CS输出低高电平信号；第三DDR颗粒15和第四DDR颗粒16使能，第一处理器18或第二处理器19读写第三DDR颗粒15和第四DDR颗粒16，通过第二BANKGROUP地址选择信号端BG[1]同时选择两片DDR颗粒中的BANK GROUP，第二BANK GROUP地址选择信号端BG[1]为低电平时选择两片DDR颗粒中的BANK GROUP1，第二BANK GROUP地址选择信号端BG[1]为高电平时选择两片DDR颗粒中的BANK GROUP2。

若只启动第一处理器18或只启动第二处理器19，第一处理器18或第二处理器19可读写第一DDR颗粒13、第二DDR颗粒14、第三DDR颗粒15、第四DDR颗粒16，根据需要控制片选信号端CS及BANK GROUP地址选择信号端输出高电位或低电位的电信号即可。不仅扩展了DDR控制器12挂载DDR颗粒存储容量的大小，第一处理器18和第二处理器19通过DDR控制器12读写DDR颗粒的数量也随之扩展，同时支持双处理器读写DDR，由于DDR颗粒得到扩展，也能够满足双处理器需要的DDR读写容量，该设计方案可应用于不同数据位宽的场景，支持启动双核或单核的不同模式。

在上述实施例中，对于DDR扩展装置的控制方法进行了详细描述，本申请还提供DDR扩展装置的控制装置对应的实施例。需要说明的是，本申请从两个角度对装置部分的实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。

图5为本申请实施例提供的一种DDR扩展装置的控制装置的结构图，应用于DDR扩展装置，包括：DDR控制器12、第一DDR颗粒13、第二DDR颗粒14、第三DDR颗粒15、第四DDR颗粒16、反相器11；DDR控制器12的片选信号端、第一BANK GROUP地址选择信号端分别与第一DDR颗粒13和第二DDR颗粒14的片选信号端、地址选择信号端连接，DDR控制器12的片选信号端通过反相器11与第三DDR颗粒15和第四DDR颗粒16的片选信号端连接，DDR控制器12的第二BANK GROUP地址选择信号端与第三DDR颗粒15和第四DDR颗粒16的地址选择信号端连接，DDR控制器12的低位数据信号与第一DDR颗粒13和第三DDR颗粒15的数据信号端连接，DDR控制器12的高位数据信号与第二DDR颗粒14和第四DDR颗粒16的数据信号端连接，DDR控制器12的BANK地址选择信号端、地址信号端分别与第一DDR颗粒13、第二DDR颗粒14、第三DDR颗粒15和第四DDR颗粒16的BANK地址选择信号端、地址信号端连接；

本装置包括：

判断模块31，用于判断当前需选择接入的DDR颗粒；

第一选择模块32，用于若需接入第一DDR颗粒13和第二DDR颗粒14，控制片选信号端输出高电平信号；

第二选择模块33，用于若需接入第三DDR颗粒15和第四DDR颗粒16，控制片选信号端输出低电平信号。

当DDR控制器12的片选信号端CS为高电平时，第一DDR颗粒13和第二DDR颗粒14的片选信号端CS为高电平，经过反相器11，第三DDR颗粒15和第四DDR颗粒16的片选信号端CS为低电平，此时，第一DDR颗粒13和第二DDR颗粒14接入；当DDR控制器12的片选信号端CS为低电平时，第一DDR颗粒13和第二DDR颗粒14的片选信号端CS为低电平，经过反相器11，第三DDR颗粒15和第四DDR颗粒16的片选信号端CS为高电平，此时，第三DDR颗粒15和第四DDR颗粒16接入。本实施例提供的DDR扩展装置的控制方法，在DDR控制器12和DDR颗粒的数据位宽一定的情况下，通过改变DDR控制器12和DDR颗粒之间的BANK GROUP地址选择信号端BG和片选信号端CS的作用方式，增加了挂载的DDR颗粒的数量，在任何数据位宽情况下都能实现挂载DDR颗粒数量翻倍，进而扩展DDR控制器12挂载DDR存储容量的大小，改变了DDR颗粒数量只能根据DDR控制器12和DDR颗粒的数据位宽来决定的现状。

还包括：

接收子单元，用于接收仲裁器17发送的第一处理器18和第二处理器19的启动状态；

若第一处理器18和第二处理器19同时启动，第一判断子单元，用于判断当前仲裁器17选通的是哪一个处理器；

若选通第一处理器18，则判断为需接入第一DDR颗粒13和第二DDR颗粒14，触发第一选择模块32；

若选通第二处理器19，则判断为需接入第三DDR颗粒15和第四DDR颗粒16，触发第二选择模块33；

若只启动第一处理器18或只启动第二处理器19，第二判断子单元，用于判断当前启动的处理器需读写的DDR颗粒；

若需读写第一DDR颗粒13和第二DDR颗粒14，则判断为需接入第一DDR颗粒13和第二DDR颗粒14，触发第一选择模块32；

若需读写第三DDR颗粒15和第四DDR颗粒16，则判断为需接入第三DDR颗粒15和第四DDR颗粒16，触发第二选择模块33；

由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

图6为本申请实施例提供的另一种DDR扩展装置的控制装置的结构图，如图6所示，DDR扩展装置的控制装置包括：存储器40，用于存储计算机程序；

处理器41，用于执行计算机程序时实现如上述实施例(DDR扩展装置的控制方法)获取用户操作习惯信息的方法的步骤。

本实施例提供的DDR扩展装置的控制装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。

其中，处理器41可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器41可以采用数字信号处理器(Digital Signal Processor，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器41也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器41可以在集成有图像处理器(Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器41还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器40可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器40还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器40至少用于存储以下计算机程序401，其中，该计算机程序被处理器41加载并执行之后，能够实现前述任一实施例公开的DDR扩展装置的控制方法的相关步骤。另外，存储器40所存储的资源还可以包括操作系统402和数据403等，存储方式可以是短暂存储或者永久存储。其中，操作系统402可以包括Windows、Unix、Linux等。数据403可以包括但不限于实现DDR扩展装置的控制方法所涉及到的数据等。

在一些实施例中，DDR扩展装置的控制装置还可包括有显示屏42、输入输出接口43、通信接口44、电源45以及通信总线46。

本领域技术人员可以理解，图6中示出的结构并不构成对DDR扩展装置的控制装置的限定，可以包括比图示更多或更少的组件。

本申请实施例提供的DDR扩展装置的控制装置，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：DDR扩展装置的控制方法，当DDR控制器12的片选信号端CS为高电平时，第一DDR颗粒13和第二DDR颗粒14的片选信号端CS为高电平，经过反相器11，第三DDR颗粒15和第四DDR颗粒16的片选信号端CS为低电平，此时，第一DDR颗粒13和第二DDR颗粒14接入；当DDR控制器12的片选信号端CS为低电平时，第一DDR颗粒13和第二DDR颗粒14的片选信号端CS为低电平，经过反相器11，第三DDR颗粒15和第四DDR颗粒16的片选信号端CS为高电平，此时，第三DDR颗粒15和第四DDR颗粒16接入。本实施例提供的DDR扩展装置的控制方法，在DDR控制器12和DDR颗粒的数据位宽一定的情况下，通过改变DDR控制器12和DDR颗粒之间的BANK GROUP地址选择信号端BG和片选信号端CS的作用方式，增加了挂载的DDR颗粒的数量，在任何数据位宽情况下都能实现挂载DDR颗粒数量翻倍，进而扩展DDR控制器12挂载DDR存储容量的大小，改变了DDR颗粒数量只能根据DDR控制器12和DDR颗粒的数据位宽来决定的现状。

最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述DDR扩展装置的控制方法实施例(可以是服务器侧对应的方法、也可以是诊断设备侧对应的方法，还可以是服务器侧和诊断设备侧对应的方法)中记载的步骤。

可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本实施例提供的计算机可读存储介质，其上存储有计算机程序，当处理器执行该程序时，可实现以下方法：DDR扩展装置的控制方法，当DDR控制器12的片选信号端CS为高电平时，第一DDR颗粒13和第二DDR颗粒14的片选信号端CS为高电平，经过反相器11，第三DDR颗粒15和第四DDR颗粒16的片选信号端CS为低电平，此时，第一DDR颗粒13和第二DDR颗粒14接入；当DDR控制器12的片选信号端CS为低电平时，第一DDR颗粒13和第二DDR颗粒14的片选信号端CS为低电平，经过反相器11，第三DDR颗粒15和第四DDR颗粒16的片选信号端CS为高电平，此时，第三DDR颗粒15和第四DDR颗粒16接入。本实施例提供的DDR扩展装置的控制方法，在DDR控制器12和DDR颗粒的数据位宽一定的情况下，通过改变DDR控制器12和DDR颗粒之间的BANK GROUP地址选择信号端BG和片选信号端CS的作用方式，增加了挂载的DDR颗粒的数量，在任何数据位宽情况下都能实现挂载DDR颗粒数量翻倍，进而扩展DDR控制器12挂载DDR存储容量的大小，改变了DDR颗粒数量只能根据DDR控制器12和DDR颗粒的数据位宽来决定的现状。

以上对本申请所提供的DDR扩展装置及控制方法、装置、介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种DDR扩展装置，其特征在于，包括：

反相器(11)、DDR控制器(12)、第一DDR颗粒(13)、第二DDR颗粒(14)、第三DDR颗粒(15)、第四DDR颗粒(16)；

所述DDR控制器(12)的片选信号端、第一BANK GROUP地址选择信号端分别与所述第一DDR颗粒(13)和所述第二DDR颗粒(14)的片选信号端、地址选择信号端连接，所述DDR控制器(12)的片选信号端通过所述反相器(11)与所述第三DDR颗粒(15)和所述第四DDR颗粒(16)的片选信号端连接，所述DDR控制器(12)的第二BANK GROUP地址选择信号端与所述第三DDR颗粒(15)和所述第四DDR颗粒(16)的地址选择信号端连接，所述DDR控制器(12)的低位数据信号与所述第一DDR颗粒(13)和所述第三DDR颗粒(15)的数据信号端连接，所述DDR控制器(12)的高位数据信号与所述第二DDR颗粒(14)和所述第四DDR颗粒(16)的数据信号端连接，所述DDR控制器(12)的BANK地址选择信号端、地址信号端分别与所述第一DDR颗粒(13)、所述第二DDR颗粒(14)、所述第三DDR颗粒(15)和所述第四DDR颗粒(16)的BANK地址选择信号端、地址信号端连接，所述DDR控制器(12)的片选信号端CS用于输出高电平信号和低电平信号。

2.根据权利要求1所述的DDR扩展装置，其特征在于，还包括：处理器；

所述处理器与所述DDR控制器(12)连接。

3.根据权利要求2所述的DDR扩展装置，其特征在于，还包括：仲裁器(17)，所述处理器包括第一处理器(18)、第二处理器(19)；

所述第一处理器(18)、所述第二处理器(19)与所述仲裁器(17)连接，所述仲裁器(17)与所述DDR控制器(12)连接。

4.根据权利要求3所述的DDR扩展装置，其特征在于，所述仲裁器(17)通过系统总线与所述第一处理器(18)、所述第二处理器(19)连接。

5.一种DDR扩展装置的控制方法，其特征在于，应用于DDR扩展装置，包括：DDR控制器(12)、第一DDR颗粒(13)、第二DDR颗粒(14)、第三DDR颗粒(15)、第四DDR颗粒(16)、反相器(11)；所述DDR控制器(12)的片选信号端、第一BANK GROUP地址选择信号端分别与所述第一DDR颗粒(13)和所述第二DDR颗粒(14)的片选信号端、地址选择信号端连接，所述DDR控制器(12)的片选信号端通过所述反相器(11)与所述第三DDR颗粒(15)和所述第四DDR颗粒(16)的片选信号端连接，所述DDR控制器(12)的第二BANK GROUP地址选择信号端与所述第三DDR颗粒(15)和所述第四DDR颗粒(16)的地址选择信号端连接，所述DDR控制器(12)的低位数据信号与所述第一DDR颗粒(13)和所述第三DDR颗粒(15)的数据信号端连接，所述DDR控制器(12)的高位数据信号与所述第二DDR颗粒(14)和所述第四DDR颗粒(16)的数据信号端连接，所述DDR控制器(12)的BANK地址选择信号端、地址信号端分别与所述第一DDR颗粒(13)、所述第二DDR颗粒(14)、所述第三DDR颗粒(15)和所述第四DDR颗粒(16)的BANK地址选择信号端、地址信号端连接；

本方法包括：

判断当前需选择接入的DDR颗粒；

若需接入所述第一DDR颗粒(13)和所述第二DDR颗粒(14)，控制片选信号端输出高电平信号；

若需接入所述第三DDR颗粒(15)和所述第四DDR颗粒(16)，控制片选信号端输出低电平信号。

6.根据权利要求5所述的DDR扩展装置的控制方法，其特征在于，所述DDR扩展装置还包括：第一处理器(18)、第二处理器(19)，仲裁器(17)；所述第一处理器(18)、所述第二处理器(19)与所述仲裁器(17)连接，所述仲裁器(17)与所述DDR控制器(12)连接；

所述判断当前需选择接入的DDR颗粒，包括：

接收所述仲裁器(17)发送的所述第一处理器(18)和所述第二处理器(19)的启动状态；

若所述第一处理器(18)和所述第二处理器(19)同时启动，判断当前所述仲裁器(17)选通的是哪一个处理器；

若选通所述第一处理器(18)，则判断为需接入所述第一DDR颗粒(13)和所述第二DDR颗粒(14)；

若选通所述第二处理器(19)，则判断为需接入所述第三DDR颗粒(15)和所述第四DDR颗粒(16)。

7.根据权利要求6所述的DDR扩展装置的控制方法，其特征在于，若只启动所述第一处理器(18)或只启动所述第二处理器(19)，则还包括：

判断当前启动的处理器需读写的DDR颗粒；

若需读写所述第一DDR颗粒(13)和所述第二DDR颗粒(14)，则判断为需接入所述第一DDR颗粒(13)和所述第二DDR颗粒(14)；

若需读写所述第三DDR颗粒(15)和所述第四DDR颗粒(16)，则判断为需接入所述第三DDR颗粒(15)和所述第四DDR颗粒(16)。

8.一种DDR扩展装置的控制装置，其特征在于，应用于DDR扩展装置，包括：DDR控制器(12)、第一DDR颗粒(13)、第二DDR颗粒(14)、第三DDR颗粒(15)、第四DDR颗粒(16)、反相器(11)；所述DDR控制器(12)的片选信号端、第一BANK GROUP地址选择信号端分别与所述第一DDR颗粒(13)和所述第二DDR颗粒(14)的片选信号端、地址选择信号端连接，所述DDR控制器(12)的片选信号端通过所述反相器(11)与所述第三DDR颗粒(15)和所述第四DDR颗粒(16)的片选信号端连接，所述DDR控制器(12)的第二BANK GROUP地址选择信号端与所述第三DDR颗粒(15)和所述第四DDR颗粒(16)的地址选择信号端连接，所述DDR控制器(12)的低位数据信号与所述第一DDR颗粒(13)和所述第三DDR颗粒(15)的数据信号端连接，所述DDR控制器(12)的高位数据信号与所述第二DDR颗粒(14)和所述第四DDR颗粒(16)的数据信号端连接，所述DDR控制器(12)的BANK地址选择信号端、地址信号端分别与所述第一DDR颗粒(13)、所述第二DDR颗粒(14)、所述第三DDR颗粒(15)和所述第四DDR颗粒(16)的BANK地址选择信号端、地址信号端连接；

本装置包括：

判断模块，用于判断当前需选择接入的DDR颗粒；

第一选择模块，用于若需接入所述第一DDR颗粒(13)和所述第二DDR颗粒(14)，控制片选信号端输出高电平信号；

第二选择模块，用于若需接入所述第三DDR颗粒(15)和所述第四DDR颗粒(16)，控制片选信号端输出低电平信号。

9.一种DDR扩展装置的控制装置，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求5至7任一项所述的DDR扩展装置的控制方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求5至7任一项所述的DDR扩展装置的控制方法的步骤。

Images