TWI556100B - 快閃記憶體裝置及其交錯存取方法 - Google Patents
快閃記憶體裝置及其交錯存取方法 Download PDFInfo
- Publication number
- TWI556100B TWI556100B TW104135026A TW104135026A TWI556100B TW I556100 B TWI556100 B TW I556100B TW 104135026 A TW104135026 A TW 104135026A TW 104135026 A TW104135026 A TW 104135026A TW I556100 B TWI556100 B TW I556100B
- Authority
- TW
- Taiwan
- Prior art keywords
- flash memory
- identification information
- groups
- access
- flash
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Read Only Memory (AREA)
Description
本發明是有關於一種快閃記憶體裝置,且特別是有關於一種應用交錯存取方法的快閃記憶體裝置。
隨著電子產品的普及化,人們透過電子產品進行資訊的交換以及處理,已成為一種趨勢。對應於這樣的需求,非揮發性且可隨機存取的快閃記憶體被提出。
在習知技術中,為了提供較大容量的記憶存取空間,透過多個快閃記憶體(晶片)來組合成一個快閃記憶體裝置(記憶卡)的方式被提出。基於存取尺寸上的需求,針對多個快閃記憶體所進行的交錯存取方法同時也被提出。其中,透過偵測N(N為正整數)個快閃記憶體的閒置或忙碌的狀態,快閃記憶體裝置可交錯的提供其中的一個閒置的快閃記憶體以進行存取,並進行所謂的N通道(N-way)的存取機制,並藉此加快存取的效率。然而,在習知技術中,N通道的存取機制中N的數值是被固定而不能改變的,在應付電子產品多樣性變化的使用狀態下,這種作法還是造成了快閃記憶體裝置在使用上的限制而無法發揮最大的效能。
本發明提供一種快閃記憶體裝置及其交錯存取方法,可動態調整針對多個快閃記憶體所進行的多通道的交錯存取動作。
本發明的快閃記憶體裝置的交錯存取方法,包括:設置多數個快閃記憶體群組,各快閃記憶體群組包括多數個快閃記憶體;設置存取設定資料庫,存取設定資料庫包括分別對應快閃記憶體群組的多數個資料欄位;依據快閃記憶體的忙碌閒置狀態,來分別記錄多數個識別資訊至資料欄位中至少其中之二,其中,識別資訊指示分別對應的快閃記憶體群組中其中之一的快閃記憶體;依序讀取資料欄位中的識別資訊,並依據各識別資訊針對對應的快閃記憶體進行存取動作。
在本發明一實施例中,其中更包括:分別傳輸多數個致能信號至快閃記憶體群組,並致能快閃記憶體群組的其中之一中的快閃記憶體,其中,致能信號最多致能快閃記憶體群組的其中之一。
在本發明一實施例中,上述的依序讀取資料欄位中的識別資訊,並依據各識別資訊針對對應的快閃記憶體進行存取動作的步驟包括:使致能信號依序被致能,並依序針對快閃記憶體群組中的快閃記憶體進行存取。
在本發明一實施例中,上述的依據快閃記憶體的忙碌閒置狀態,來分別記錄識別資訊至資料欄位中至少其中之二的步驟包括:偵測各快閃記憶體群組中的各快閃記憶體的是否為閒置;依據快閃記憶體群組中至少其中之二中為閒置的快閃記憶體來產生識別資訊;以及,將識別資訊分別寫入對應的資料欄位中。
在本發明一實施例中,上述的存取設定資料庫被設置在資料儲存單元中,且依序讀取資料欄位中的識別資訊,並依據各識別資訊針對對應的快閃記憶體進行存取動作的步驟包括:由資料儲存單元中讀取存取設定資料庫中的識別資訊,並將識別資訊轉存至隨機存取記憶體中;以及,由隨機存取記憶體中讀取識別資訊,並依據各識別資訊針對對應的快閃記憶體進行存取動作。
在本發明一實施例中,上述的各識別資訊更對應至快閃記憶體的記憶區塊。
另外,本發明的快閃記憶體裝置包括多數個快閃記憶體以及控制器。快閃記憶體分配在多個快閃記憶體群組中,控制器耦接快閃記憶體。控制器用以:設置存取設定資料庫,存取設定資料庫包括分別對應快閃記憶體群組的多數個資料欄位;依據快閃記憶體的忙碌閒置狀態,來分別記錄多數個識別資訊至資料欄位中至少其中之二,其中,識別資訊指示分別對應的快閃記憶體群組中其中之一的快閃記憶體;以及,依序讀取資料欄位中的識別資訊,並依據各識別資訊針對對應的快閃記憶體進行存取動作。
基於上述,本發明透過設置多數個快閃記憶體群組以及存取設定資料庫,並依據各快閃記憶體群組的快閃記憶體的忙碌閒置狀態來在存取設定資料庫中記錄識別資訊,並透過識別資訊,來提供對應的快閃記憶體進行存取動作。如此一來,
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖1,圖1繪示本發明一實施例的快閃記憶體裝置的交錯存取方法的流程圖。本實施例中,快閃記憶體裝置中包括多個快閃記憶體。快閃記憶體裝置可以是記憶卡或是固態硬碟,而其中的快閃記憶體則可以是快閃記憶體晶片。在步驟S110中,進行設置多個快閃記憶體群組的動作,其中的各快閃記憶體群組中包括多數個快閃記憶體。值得注意的,各快閃記憶體群組中的快閃記憶體可以同時被致能或同時被禁能。而不同快閃記憶體群組中的快閃記憶體則不會同時被致能。
在步驟S120並設置存取設定資料庫,其中,存取設定資料庫包括分別對應快閃記憶體群組的多個資料欄位。
在此請同時參照圖1以及圖2,圖2繪示本發明實施例的交錯存取方法的實施細節的示意圖。其中,快閃記憶體裝置包括快閃記憶體211~2111。並且,在步驟S110中,快閃記憶體群組201~204分別被設置,其中,快閃記憶體群組201包括快閃記憶體211、215及219;快閃記憶體群組202包括快閃記憶體212、216及2110;快閃記憶體群組203包括快閃記憶體213、217及2111;快閃記憶體群組204包括快閃記憶體214及218。
此外,步驟S120中設置存取設定資料庫SET,其中,存取設定資料庫SET包括多數個資料欄位F1~F4,在本實施例中,資料欄位F1~F4分別對應快閃記憶體群組201~204。資料欄位F1~F4中可分別記錄多個識別資訊,各識別資訊指示對應的快閃記憶體群組中的一個快閃記憶體。舉例來說明,資料欄位F1中所記錄的識別資訊用來指示快閃記憶體群組201中的快閃記憶體211、215、219的其中之一。
接著,在步驟S130中,依據快閃記憶體211~2111的忙碌閒置狀態,來分別記錄多數個識別資訊至資料欄位F1~F4中至少其中之二,並且,在步驟S140中,依序讀取資料欄位F1~F4中的識別資訊,並依據各識別資訊針對對應的快閃記憶體進行存取動作。
具體來說明,請參照圖3A~圖3F,圖3A~圖3F分別繪示本發明實施例的設定資料庫SET的多個實施方式。其中,快閃記憶體211~2111分別對應識別資訊ID1~ID11,在圖3A中,當偵測出快閃記憶體211、212、213以及214為閒置的狀態時,步驟S130分別記錄快閃記憶體211、212、213以及214分別對應的識別資訊ID1、ID2、ID3以及ID4至資料庫SET中的資料欄位F1~F4中。並且,在要對快閃記憶體裝置進行存取時,則依序讀取資料欄位F1~F4中的識別資訊ID1、ID2、ID3以及ID4,並依序對快閃記憶體211、212、213以及214進行交錯式的存取動作。
在本實施方式中,設定資料庫SET中的四個資料欄位F1~F4均有記載識別資訊,因此,當進行存取動作時,快閃記憶體裝置會以四通道(4-ways)的方式來進行交錯式的存取。
在圖3B中,在偵測出快閃記憶體群組201中的快閃記憶體215、快閃記憶體群組202中的快閃記憶體212、快閃記憶體群組203中的快閃記憶體2111、快閃記憶體群組204中的快閃記憶體218為閒置的狀態。因此,設定資料庫SET中的四個資料欄位F1~F4分別記錄識別資訊ID5、ID2、ID11以及ID8。在要對快閃記憶體裝置進行存取時,則依序讀取資料欄位F1~F4中的識別資訊ID5、ID2、ID11以及ID8,並依序對快閃記憶體215、212、2111以及218進行交錯式的存取動作。
在圖3C中,當要針對快閃記憶體裝置進行三通道(3-ways)交錯式的存取動作時,可針對快閃記憶體群組201~203中的快閃記憶體的閒置忙碌狀態進行偵測。在本實施方式中,快閃記憶體群組219、216以及213為閒置的狀態。因此,設定資料庫SET中的三個資料欄位F1~F3分別記錄識別資訊ID9、ID6以及ID3,設定資料庫SET中的第四個資料欄位F4則可不記錄有效的識別資訊(記錄無效的識別資訊)。在要對快閃記憶體裝置進行存取時,則依序讀取資料欄位F1~F3中的識別資訊ID9、ID6以及ID3,並依序對快閃記憶體219、216、213進行交錯式的存取動作。
附帶一提的,要決定針對快閃記憶體裝置所進行交錯式的存取動作的通道數,可以藉由設定資料庫SET中所儲存的有效的識別資訊的個數來決定,在本實施方式中,設定資料庫SET中所儲存的有效的識別資訊的個數為3,因此可針對快閃記憶體裝置進行三通道交錯式的存取動作。上述所謂的無效的識別資訊可以是一個預定的數值,例如當設定資料庫SET中的欄位記錄八位元的1、1、1、1、1、1、1、1(即16位元的FF),則可視該識別資訊為無效識別資訊。當然,上述指示為無效資訊的値位必須要為FF,也可以是其他的任意位元數的任意數值,沒有一定的限制。
在圖3D中,同樣要針對快閃記憶體裝置進行三通道(3-ways)交錯式的存取動作,並針對快閃記憶體群組201、202、204中的快閃記憶體的閒置忙碌狀態進行偵測。在本實施方式中,快閃記憶體群組219、216以及214為閒置的狀態。因此,設定資料庫SET中的三個資料欄位F1、F2、F4分別記錄識別資訊ID9、ID6以及ID4,設定資料庫SET中的第四個資料欄位F3則可不記錄有效的識別資訊(記錄無效的識別資訊)。在要對快閃記憶體裝置進行存取時,則依序讀取資料欄位F1、F2、F4中的識別資訊ID9、ID6以及ID4,並依序對快閃記憶體219、216、214進行交錯式的存取動作。
在本實施例的其他實施方式中,也可針對快閃記憶體裝置進行二通道(2-ways)的交錯式存取動作。在圖3E中,設定資料庫SET中僅有資訊欄位F2及F3分別記載有效的識別資訊ID6以及ID3。因此,可針對快閃記憶體216以及213進行二通道的交錯式存取動作。同理,在圖3F中,設定資料庫SET中僅有資訊欄位F1及F3分別記載有效的識別資訊ID9以及ID3。因此,可針對快閃記憶體219以及213進行二通道的交錯式存取動作。
由上述的多個實施方式可以得知,本發明實施例透過在設定資料庫SET中記錄不同的資訊,就可以使快閃記憶裝置調整交錯式存取動作的通道數,也可以調整提供以進行存取的快閃記憶體,使交錯式存取動作更具效率。
附帶一提的,本發明實施例中的識別資訊,還可以對應至快閃記憶體的區塊位址上,以更加快快閃記憶體的存取速率。
在此要特別提出,前述實施例中,設定資料庫SET中包括四個欄位僅只是實施範例,不用來限制本發明的實施範疇。事實上,設定資料庫SET中所包括的欄位個數並沒有固定的限制。簡單來說,當要支援快閃記憶體裝置最大可進行N通道(N-ways)的交錯式存取方式時,設定資料庫SET中所包括的欄位數量可以設置為N個,其中,N為大於1的整數。
另外,上述的數值N也可以動態的被調整,具體來說明,當要支援快閃記憶體裝置最大可進行的存取通道數可以進行調整時,設定資料庫SET中所包括的欄位個數也可以動態的被調整。
以下請參照圖4,圖4繪示本發明一實施例的,快閃記憶體群組的配置方式的示意圖。在圖4中,四個快閃記憶體群組401~404被設置,其中,快閃記憶體群組401中包括快閃記憶體411、415以及419;快閃記憶體群組402中包括快閃記憶體412、416以及4110;快閃記憶體群組403中包括快閃記憶體413、417以及4111;快閃記憶體群組404中包括快閃記憶體414及418。
重點在於,快閃記憶體群組401~404分別接收致能信號CE1~CE4,快閃記憶體群組401~404中的至多其一會依據致能信號CE1~CE4而被致能。更具體來說明,快閃記憶體411~4111可以為快閃記憶體晶片,且各具有晶片致能(chip enable)腳位。在本實施方式中,屬於相同快閃記憶體群組的快閃記憶體晶片的晶片致能腳位共同接收相同的致能信號。舉例來說,快閃記憶體群組401中的所有的快閃記憶體411、415、419依據致能信號CE1來被致能或禁能。
在此,致能信號CE1~CE4中最多只有一個信號會呈現致能狀態,其他的信號則皆會呈現為禁能的狀態。並且,致能信號CE1~CE4的致能動作可以依照固定的順序依序發生。
以下請參照圖5,圖5繪示本發明一實施例的快閃記憶體裝置的示意圖。快閃記憶體裝置500包括快閃記憶體511~5111、控制器510以及隨機存取記憶體520。控制器510可設置多個快閃記憶體群組531~534,其中快閃記憶體511~5111分別被包括在快閃記憶體群組531~534中。控制器510耦接至快閃記憶體511~5111以及靜態記憶體520。控制器510並可接收存取設定資料庫SET,並將存取設定資料庫SET中的識別資訊儲存於隨機存取記憶體中520。其中,隨機存取記憶體中520可以是靜態或動態隨機存取記憶體。
存取設定資料庫SET可以預先被設置在資料儲存單元中,在此,資料儲存單元沒有一定的限制,可以是硬碟、快閃記憶體或其他的資料儲存媒介。
控制器510可以針對存取設定資料庫SET中的識別資訊進行設置,其中,控制器510可依據快閃記憶體511~5111的忙碌閒置狀態,來分別記錄識別資訊至存取設定資料庫SET的資料欄位中至少其中之二,其中,識別資訊指示分別對應的快閃記憶體群組531~534中其中之一的快閃記憶體。在要針對快閃記憶體裝置500進行存取動昨時,控制器510可將存取設定資料庫中的識別資訊轉存至隨機存取記憶體520中,並藉由讀取隨機存取記憶體520中的識別資訊,來依據各識別資訊針對對應的快閃記憶體進行存取動作。
關於存取動作的動作細節,在前述的實施例及實施方式都有詳盡的說明,以下述不多贅述。
綜上所述,本發明藉由設定存取設定資料庫,並依據快閃記憶體實際的工作狀態來記錄存取設定資料庫中的識別資料,以動態調整交錯存取方法的動作方式。如此一來,快閃記憶體裝置的存取效率將可有效的增加,提升所屬系統的效率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S110~S140‧‧‧交錯存取步驟
211~2111、411~4111、511~5111‧‧‧快閃記憶體
201~204、401~404、531~534‧‧‧快閃記憶體群組
SET‧‧‧存取設定資料庫
F1~F4‧‧‧資料欄位
ID1~ID11‧‧‧識別資訊
CE1~CE4‧‧‧致能信號
520‧‧‧隨機存取記憶體
500‧‧‧快閃記憶體裝置
211~2111、411~4111、511~5111‧‧‧快閃記憶體
201~204、401~404、531~534‧‧‧快閃記憶體群組
SET‧‧‧存取設定資料庫
F1~F4‧‧‧資料欄位
ID1~ID11‧‧‧識別資訊
CE1~CE4‧‧‧致能信號
520‧‧‧隨機存取記憶體
500‧‧‧快閃記憶體裝置
圖1繪示本發明一實施例的快閃記憶體裝置的交錯存取方法的流程圖。 圖2繪示本發明實施例的交錯存取方法的實施細節的示意圖。 圖3A~圖3F分別繪示本發明實施例的設定資料庫SET的多個實施方式。 圖4繪示本發明一實施例的,快閃記憶體群組的配置方式的示意圖。 圖5繪示本發明一實施例的快閃記憶體裝置的示意圖。
S110~S140‧‧‧交錯存取步驟
Claims (12)
- 一種快閃記憶體裝置的交錯存取方法,包括: 設置多數個快閃記憶體群組,各該快閃記憶體群組包括多數個快閃記憶體; 設置一存取設定資料庫,該存取設定資料庫包括分別對應該些快閃記憶體群組的多數個資料欄位; 依據該些快閃記憶體的忙碌閒置狀態,來分別記錄多數個識別資訊至該些資料欄位中至少其中之二, 其中,該些識別資訊指示分別對應的該些快閃記憶體群組中其中之一的快閃記憶體; 依序讀取該些資料欄位中的該些識別資訊,並依據各該識別資訊針對對應的快閃記憶體進行存取動作。
- 如申請專利範圍第1項所述的交錯存取方法,其中更包括: 分別傳輸多數個致能信號至該些快閃記憶體群組,並致能該些快閃記憶體群組的其中之一中的該些快閃記憶體, 其中,該些致能信號最多致能該些快閃記憶體群組的其中之一。
- 如申請專利範圍第2項所述的交錯存取方法,其中依序讀取該些資料欄位中的該些識別資訊,並依據各該識別資訊針對對應的快閃記憶體進行存取動作的步驟包括: 使該些致能信號依序被致能,並依序針對該些快閃記憶體群組中的快閃記憶體進行存取。
- 如申請專利範圍第1項所述的交錯存取方法,其中依據該些快閃記憶體的忙碌閒置狀態,來分別記錄該些識別資訊至該些資料欄位中至少其中之二的步驟包括: 偵測各該快閃記憶體群組中的各該快閃記憶體的是否為閒置; 依據該些快閃記憶體群組中至少其中之二中為閒置的快閃記憶體來產生該些識別資訊;以及 將該些識別資訊分別寫入對應的資料欄位中。
- 如申請專利範圍第1項所述的交錯存取方法,其中該存取設定資料庫被設置在一資料儲存單元中,且依序讀取該些資料欄位中的該些識別資訊,並依據各該識別資訊針對對應的快閃記憶體進行存取動作的步驟包括: 由該資料儲存單元中讀取該存取設定資料庫中的該些識別資訊,並將該些識別資訊轉存至一隨機存取記憶體中;以及 由該隨機存取記憶體中讀取該些識別資訊,並依據各該識別資訊針對對應的快閃記憶體進行存取動作。
- 如申請專利範圍第1項所述的交錯存取方法,其中各該識別資訊更對應至快閃記憶體的一記憶區塊。
- 一種快閃記憶體裝置,包括: 多數個快閃記憶體,分配在多個快閃記憶體群組中;以及 一控制器,耦接該些快閃記憶體,其中該控制器用以: 設置一存取設定資料庫,該存取設定資料庫包括分別對應該些快閃記憶體群組的多數個資料欄位; 依據該些快閃記憶體的忙碌閒置狀態,來分別記錄多數個識別資訊至該些資料欄位中至少其中之二,其中,該些識別資訊指示分別對應的該些快閃記憶體群組中其中之一的快閃記憶體;以及 依序讀取該些資料欄位中的該些識別資訊,並依據各該識別資訊針對對應的快閃記憶體進行存取動作。
- 如申請專利範圍第7項所述的快閃記憶體裝置,其中該控制器更用以: 分別傳輸多數個致能信號至該些快閃記憶體群組,並用以致能該些快閃記憶體群組的其中之一中的該些快閃記憶體,其中,該些致能信號最多致能該些快閃記憶體群組的其中之一。
- 如申請專利範圍第8項所述的快閃記憶體裝置,其中該控制器使該些致能信號依序被致能,並依序針對該些快閃記憶體群組中的快閃記憶體進行存取。
- 如申請專利範圍第7項所述的快閃記憶體裝置,其中該控制器偵測各該快閃記憶體群組中的各該快閃記憶體的是否為閒置,並依據該些快閃記憶體群組中至少其中之二中為閒置的快閃記憶體來產生該些識別資訊,且將該些識別資訊分別寫入對應的資料欄位中。
- 如申請專利範圍第7項所述的快閃記憶體裝置,其中更包括: 一隨機存取記憶體,耦接該控制器, 其中,該存取設定資料庫被設置在一資料儲存單元中,該控制器由該資料儲存單元中讀取該存取設定資料庫中的該些識別資訊,並將該些識別資訊轉存至該隨機存取記憶體中,並由該隨機存取記憶體中讀取該些識別資訊,並依據各該識別資訊針對對應的快閃記憶體進行存取動作。
- 如申請專利範圍第7項所述的快閃記憶體裝置,其中各該識別資訊更對應至快閃記憶體的一記憶區塊。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104135026A TWI556100B (zh) | 2015-10-26 | 2015-10-26 | 快閃記憶體裝置及其交錯存取方法 |
CN201510822602.XA CN106610902B (zh) | 2015-10-26 | 2015-11-24 | 快闪存储器装置及其交错存取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104135026A TWI556100B (zh) | 2015-10-26 | 2015-10-26 | 快閃記憶體裝置及其交錯存取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI556100B true TWI556100B (zh) | 2016-11-01 |
TW201715400A TW201715400A (zh) | 2017-05-01 |
Family
ID=57851434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104135026A TWI556100B (zh) | 2015-10-26 | 2015-10-26 | 快閃記憶體裝置及其交錯存取方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106610902B (zh) |
TW (1) | TWI556100B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI721246B (zh) * | 2017-07-21 | 2021-03-11 | 慧榮科技股份有限公司 | 資料編程之方法以及記憶裝置及其控制器 |
TWI641988B (zh) | 2017-07-21 | 2018-11-21 | 慧榮科技股份有限公司 | 用來於一記憶裝置中進行編程管理之方法以及記憶裝置及其控制器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102272848A (zh) * | 2008-11-13 | 2011-12-07 | 韩商英得联股份有限公司 | 控制内存条存取的固态硬盘控制器 |
US20140189385A1 (en) * | 2012-12-27 | 2014-07-03 | Eugene Gorbatov | Intelligent receive buffer management to optimize idle state residency |
TW201506619A (zh) * | 2013-05-13 | 2015-02-16 | Qualcomm Inc | 用於高效能和低成本快閃記憶體轉換層的系統和方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5809539A (en) * | 1995-04-27 | 1998-09-15 | Hitachi, Ltd. | Processor system having address allocation and address lock capability adapted for a memory comprised of synchronous DRAMs |
US6738864B2 (en) * | 2000-08-21 | 2004-05-18 | Texas Instruments Incorporated | Level 2 cache architecture for multiprocessor with task—ID and resource—ID |
JP5204777B2 (ja) * | 2007-12-21 | 2013-06-05 | パナソニック株式会社 | メモリ装置及びその制御方法 |
JP5360303B2 (ja) * | 2010-09-14 | 2013-12-04 | 富士通株式会社 | メモリアクセス制御装置及びコンピュータシステム |
US8819328B2 (en) * | 2010-12-30 | 2014-08-26 | Sandisk Technologies Inc. | Controller and method for performing background operations |
TWI457757B (zh) * | 2011-12-01 | 2014-10-21 | Silicon Motion Inc | 快閃記憶體儲存陣列控制方法、與快閃記憶體 |
KR20180049148A (ko) * | 2012-12-31 | 2018-05-10 | 샌디스크 테크놀로지스 엘엘씨 | 비휘발성 메모리에서 비동기 다이 동작을 위한 방법 및 시스템 |
TWI520152B (zh) * | 2013-03-01 | 2016-02-01 | 慧榮科技股份有限公司 | 資料儲存裝置與快閃記憶體控制方法 |
CN104063186B (zh) * | 2014-06-30 | 2016-04-06 | 成都万维图新信息技术有限公司 | 一种电子设备的数据访问方法 |
-
2015
- 2015-10-26 TW TW104135026A patent/TWI556100B/zh active
- 2015-11-24 CN CN201510822602.XA patent/CN106610902B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102272848A (zh) * | 2008-11-13 | 2011-12-07 | 韩商英得联股份有限公司 | 控制内存条存取的固态硬盘控制器 |
US20140189385A1 (en) * | 2012-12-27 | 2014-07-03 | Eugene Gorbatov | Intelligent receive buffer management to optimize idle state residency |
TW201506619A (zh) * | 2013-05-13 | 2015-02-16 | Qualcomm Inc | 用於高效能和低成本快閃記憶體轉換層的系統和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106610902A (zh) | 2017-05-03 |
TW201715400A (zh) | 2017-05-01 |
CN106610902B (zh) | 2019-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11216376B2 (en) | Memory circuit and cache circuit configuration | |
US10339079B2 (en) | System and method of interleaving data retrieved from first and second buffers | |
TWI594121B (zh) | 使用資料壓縮的快取技術 | |
US8918589B2 (en) | Memory controller, memory system, semiconductor integrated circuit, and memory control method | |
US10534541B2 (en) | Asynchronous discovery of initiators and targets in a storage fabric | |
CN102915212A (zh) | 一种固态硬盘的raid实现方法、固态硬盘及电子设备 | |
US9063667B2 (en) | Dynamic memory relocation | |
JP5751354B1 (ja) | メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム | |
TWI556100B (zh) | 快閃記憶體裝置及其交錯存取方法 | |
US9323654B2 (en) | Memory access using address bit permutation | |
CN107577614B (zh) | 数据写入方法及内存系统 | |
CN100524267C (zh) | 数据处理系统及数据处理方法 | |
CN103827837A (zh) | 访问固态硬盘空间的方法、装置及系统 | |
US9471451B2 (en) | Implementing enhanced wear leveling in 3D flash memories | |
US9424902B2 (en) | Memory controller and associated method for generating memory address | |
US20150153966A1 (en) | Memory device for multiple processors and memory system having the same | |
EP3822796A1 (en) | Memory interleaving method and device | |
EP3907624A1 (en) | Memory and storage controller with integrated memory coherency interconnect | |
TW202303601A (zh) | 記憶體裝置、控制邏輯電路和控制記憶體裝置的方法 | |
US20060277326A1 (en) | Data transfer system and method | |
CN104979001A (zh) | 存储器控制器、半导体存储装置以及存储器控制器的控制方法 | |
JPH11191900A (ja) | オーディオデータ処理装置 | |
US10114587B2 (en) | Memory device using extra read and write commands | |
CN104123231A (zh) | 存储器控制器及其存储器地址产生方法 | |
US9678911B2 (en) | System for distributed computing and storage |