CN106610902A - 快闪存储器装置及其交错存取方法 - Google Patents

快闪存储器装置及其交错存取方法 Download PDF

Info

Publication number
CN106610902A
CN106610902A CN201510822602.XA CN201510822602A CN106610902A CN 106610902 A CN106610902 A CN 106610902A CN 201510822602 A CN201510822602 A CN 201510822602A CN 106610902 A CN106610902 A CN 106610902A
Authority
CN
China
Prior art keywords
flash memory
those
access
flash
identification information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510822602.XA
Other languages
English (en)
Other versions
CN106610902B (zh
Inventor
陈孟豪
陈俊达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asolid Technology Co Ltd
Original Assignee
Asolid Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asolid Technology Co Ltd filed Critical Asolid Technology Co Ltd
Publication of CN106610902A publication Critical patent/CN106610902A/zh
Application granted granted Critical
Publication of CN106610902B publication Critical patent/CN106610902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明提供一种快闪存储器装置及其交错存取方法，交错存取方法的步骤包括：设置多个快闪存储器群组，各快闪存储器群组包括多个快闪存储器；设置存取设定数据库，存取设定数据库包括分别对应快闪存储器群组的多个数据栏位；依据快闪存储器的忙碌闲置状态，来分别记录多个识别信息至数据栏位中至少其中之二；依序读取数据栏位中的识别信息，并依据各识别信息针对对应的快闪存储器进行存取动作。如此一来，快闪存储器装置的存取效率将可有效的增加，进而提升所属系统的效率。

Description

快闪存储器装置及其交错存取方法
技术领域
本发明是有关于一种快闪存储器装置及其交错存取方法，且特别是有关于一种应用交错存取方法的快闪存储器装置。
背景技术
随着电子产品的普及化，人们通过电子产品进行信息的交换以及处理，已成为一种趋势。对应于这样的需求，非挥发性且可随机存取的快闪存储器被提出。
在现有技术中，为了提供较大容量的存储存取空间，通过多个快闪存储器(芯片)来组合成一个快闪存储器装置(存储卡)的方式被提出。基于存取尺寸上的需求，针对多个快闪存储器所进行的交错存取方法同时也被提出。其中，通过检测N(N为正整数)个快闪存储器的闲置或忙碌的状态，快闪存储器装置可交错的提供其中的一个闲置的快闪存储器以进行存取，并进行所谓的N通道(N-way)的存取机制，并藉此加快存取的效率。然而，在现有技术中，N通道的存取机制中N的数值是被固定而不能改变的，在应付电子产品多样性变化的使用状态下，这种做法还是造成了快闪存储器装置在使用上的限制而无法发挥最大的效能。
发明内容
本发明提供一种快闪存储器装置及其交错存取方法，可动态调整针对多个快闪存储器所进行的多通道的交错存取动作。
本发明的快闪存储器装置的交错存取方法，包括：设置多个快闪存储器群组，各快闪存储器群组包括多个快闪存储器；设置存取设定数据库，存取设定数据库包括分别对应该些快闪存储器群组的多个数据栏位；依据该些快闪存储器的忙碌闲置状态，来分别记录多个识别信息至该些数据栏位中至少其中之二，其中，该些识别信息指示分别对应的该些快闪存储器群组中其中之一的快闪存储器；依序读取数据栏位中的该些识别信息，并依据各识别信息针对对应的快闪存储器进行存取动作。
在本发明一实施例中，其中还包括：分别传输多个致能信号至该些快闪存储器群组，并致能该些快闪存储器群组的其中之一中的该些快闪存储器，其中，致能信号最多致能该些快闪存储器群组的其中之一。
在本发明一实施例中，上述的依序读取该些数据栏位中的该些识别信息，并依据各识别信息针对对应的快闪存储器进行存取动作的步骤包括：使该些致能信号依序被致能，并依序针对该些快闪存储器群组中的快闪存储器进行存取。
在本发明一实施例中，上述的依据该些快闪存储器的忙碌闲置状态，来分别记录多个识别信息至数据栏位中至少其中之二的步骤包括：检测各快闪存储器群组中的各快闪存储器是否为闲置；依据该些快闪存储器群组中至少其中之二中为闲置的快闪存储器来产生该些识别信息；以及，将该些识别信息分别写入对应的数据栏位中。
在本发明一实施例中，上述的存取设定数据库被设置在数据储存单元中，且依序读取该些数据栏位中的该些识别信息，并依据各识别信息针对对应的快闪存储器进行存取动作的步骤包括：由数据储存单元中读取存取设定数据库中的该些识别信息，并将该些识别信息转存至随机存取存储器中；以及，由随机存取存储器中读取该些识别信息，并依据各识别信息针对对应的快闪存储器进行存取动作。
在本发明一实施例中，上述的各识别信息还对应至快闪存储器的存储区块。
另外，本发明的快闪存储器装置包括多个快闪存储器以及控制器。快闪存储器分配在多个快闪存储器群组中，控制器耦接该些快闪存储器。控制器用以：设置存取设定数据库，存取设定数据库包括分别对应该些快闪存储器群组的多个数据栏位；依据该些快闪存储器的忙碌闲置状态，来分别记录多个识别信息至该些数据栏位中至少其中之二，其中，该些识别信息指示分别对应的该些快闪存储器群组中其中之一的快闪存储器；以及，依序读取该些数据栏位中的识别信息，并依据各识别信息针对对应的快闪存储器进行存取动作。
基于上述，本发明通过设置多个快闪存储器群组以及存取设定数据库，并依据各快闪存储器群组的快闪存储器的忙碌闲置状态来在存取设定数据库中记录识别信息，并通过识别信息，来提供对应的快闪存储器进行存取动作。如此一来，快闪存储器装置的存取效率将可有效的增加，进而提升所属系统的效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1所示为本发明一实施例的快闪存储器装置的交错存取方法的流程图；
图2所示为本发明实施例的交错存取方法的实施细节的示意图；
图3A～图3F分别所示为本发明实施例的设定数据库SET的多个实施方式；
图4所示为本发明一实施例的快闪存储器群组的配置方式的示意图；
图5所示为本发明一实施例的快闪存储器装置的示意图。
附图标记说明：
S110～S140：交错存取步骤；
211～2111、411～4111、511～5111：快闪存储器；
201～204、401～404、531～534：快闪存储器群组；
SET：存取设定数据库；
F1～F4：数据栏位；
ID1～ID11：识别信息；
CE1～CE4：致能信号；
520：随机存取存储器；
500：快闪存储器装置。
具体实施方式
请参照图1，图1所示为本发明一实施例的快闪存储器装置的交错存取方法的流程图。本实施例中，快闪存储器装置中包括多个快闪存储器。快闪存储器装置可以是存储卡或是固态硬盘，而其中的快闪存储器则可以是快闪存储器芯片。在步骤S110中，进行设置多个快闪存储器群组，其中的各快闪存储器群组中包括多个快闪存储器。值得注意的，各快闪存储器群组中的快闪存储器可以同时被致能或同时被禁能。而不同快闪存储器群组中的快闪存储器则不会同时被致能。
在步骤S120中，设置存取设定数据库，其中，存取设定数据库包括分别对应该些快闪存储器群组的多个数据栏位。
在此请同时参照图1以及图2，图2所示为本发明实施例的交错存取方法的实施细节的示意图。其中，快闪存储器装置包括快闪存储器211～2111。并且，在步骤S110中，快闪存储器群组201～204分别被设置，其中，快闪存储器群组201包括快闪存储器211、215及219；快闪存储器群组202包括快闪存储器212、216及2110；快闪存储器群组203包括快闪存储器213、217及2111；快闪存储器群组204包括快闪存储器214及218。
此外，步骤S120中设置存取设定数据库SET，其中，存取设定数据库SET包括多个数据栏位F1～F4，在本实施例中，数据栏位F1～F4分别对应快闪存储器群组201～204。数据栏位F1～F4中可分别记录多个识别信息，各识别信息指示对应的快闪存储器群组中的一个快闪存储器。举例来说明，数据栏位F1中所记录的识别信息用来指示快闪存储器群组201中的快闪存储器211、215、219的其中之一。
接着，在步骤S130中，依据快闪存储器211～2111的忙碌闲置状态，来分别记录多个识别信息至数据栏位F1～F4中至少其中之二，并且，在步骤S140中，依序读取数据栏位F1～F4中的识别信息，并依据各识别信息针对对应的快闪存储器进行存取动作。
具体来说明，请参照图3A～图3F，图3A～图3F分别所示为本发明实施例的设定数据库SET的多个实施方式。其中，快闪存储器211～2111分别对应识别信息ID1～ID11，在图3A中，当检测出快闪存储器211、212、213以及214为闲置的状态时，步骤S130分别记录快闪存储器211、212、213以及214分别对应的识别信息ID1、ID2、ID3以及ID4至数据库SET中的数据栏位F1～F4中。并且，在要对快闪存储器装置进行存取时，则依序读取数据栏位F1～F4中的识别信息ID1、ID2、ID3以及ID4，并依序对快闪存储器211、212、213以及214进行交错式的存取动作。
在本实施方式中，设定数据库SET中的四个数据栏位F1～F4均有记载识别信息，因此，当进行存取动作时，快闪存储器装置会以四通道(4-ways)的方式来进行交错式的存取。
在图3B中，在检测出快闪存储器群组201中的快闪存储器215、快闪存储器群组202中的快闪存储器212、快闪存储器群组203中的快闪存储器2111、快闪存储器群组204中的快闪存储器218为闲置的状态。因此，设定数据库SET中的四个数据栏位F1～F4分别记录识别信息ID5、ID2、ID11以及ID8。在要对快闪存储器装置进行存取时，则依序读取数据栏位F1～F4中的识别信息ID5、ID2、ID11以及ID8，并依序对快闪存储器215、212、2111以及218进行交错式的存取动作。
在图3C中，当要针对快闪存储器装置进行三通道(3-ways)交错式的存取动作时，可针对快闪存储器群组201～203中的快闪存储器的闲置忙碌状态进行检测。在本实施方式中，快闪存储器群组219、216以及213为闲置的状态。因此，设定数据库SET中的三个数据栏位F1～F3分别记录识别信息ID9、ID6以及ID3，设定数据库SET中的第四个数据栏位F4则可不记录有效的识别信息(记录无效的识别信息)。在要对快闪存储器装置进行存取时，则依序读取数据栏位F1～F3中的识别信息ID9、ID6以及ID3，并依序对快闪存储器219、216、213进行交错式的存取动作。
附带一提的，要决定针对快闪存储器装置所进行交错式的存取动作的通道数，可以通过设定数据库SET中所储存的有效的识别信息的个数来决定，在本实施方式中，设定数据库SET中所储存的有效的识别信息的个数为3，因此可针对快闪存储器装置进行三通道交错式的存取动作。上述所谓的无效的识别信息可以是一个预定的数值，例如当设定数据库SET中的栏位记录八比特二进制的1、1、1、1、1、1、1、1(即16进制的FF)，则可视该识别信息为无效识别信息。当然，上述指示为无效信息的值不必须要为FF，也可以是其他的任意二进制数的任意数值，没有一定的限制。
在图3D中，同样要针对快闪存储器装置进行三通道(3-ways)交错式的存取动作，并针对快闪存储器群组201、202、204中的快闪存储器的闲置忙碌状态进行检测。在本实施方式中，快闪存储器群组219、216以及214为闲置的状态。因此，设定数据库SET中的三个数据栏位F1、F2、F4分别记录识别信息ID9、ID6以及ID4，设定数据库SET中的第四个数据栏位F3则可不记录有效的识别信息(记录无效的识别信息)。在要对快闪存储器装置进行存取时，则依序读取数据栏位F1、F2、F4中的识别信息ID9、ID6以及ID4，并依序对快闪存储器219、216、214进行交错式的存取动作。
在本实施例的其他实施方式中，也可针对快闪存储器装置进行二通道(2-ways)的交错式存取动作。在图3E中，设定数据库SET中仅有信息栏位F2及F3分别记载有效的识别信息ID6以及ID3。因此，可针对快闪存储器216以及213进行二通道的交错式存取动作。同理，在图3F中，设定数据库SET中仅有信息栏位F1及F3分别记载有效的识别信息ID9以及ID3。因此，可针对快闪存储器219以及213进行二通道的交错式存取动作。
由上述的多个实施方式可以得知，本发明实施例通过在设定数据库SET中记录不同的信息，就可以使快闪存储装置调整交错式存取动作的通道数，也可以调整提供以进行存取的快闪存储器，使交错式存取动作更具效率。
附带一提的，本发明实施例中的识别信息，还可以对应至快闪存储器的区块地址上，以更加快快闪存储器的存取速率。
在此要特别提出，前述实施例中，设定数据库SET中包括四个栏位仅只是实施范例，不用来限制本发明的实施范畴。事实上，设定数据库SET中所包括的栏位个数并没有固定的限制。简单来说，当要支援快闪存储器装置最大可进行N通道(N-ways)的交错式存取方式时，设定数据库SET中所包括的栏位数量可以设置为N个，其中，N为大于1的整数。
另外，上述的数值N也可以动态的被调整，具体来说明，当要支援快闪存储器装置最大可进行的存取通道数可以进行调整时，设定数据库SET中所包括的栏位个数也可以动态的被调整。
以下请参照图4，图4所示为本发明一实施例的快闪存储器群组的配置方式的示意图。在图4中，四个快闪存储器群组401～404被设置，其中，快闪存储器群组401中包括快闪存储器411、415以及419；快闪存储器群组402中包括快闪存储器412、416以及4110；快闪存储器群组403中包括快闪存储器413、417以及4111；快闪存储器群组404中包括快闪存储器414及418。
重点在于，快闪存储器群组401～404分别接收致能信号CE1～CE4，快闪存储器群组401～404中的至多其一会依据致能信号CE1～CE4而被致能。更具体来说明，快闪存储器411～4111可以为快闪存储器芯片，且各具有芯片致能(chip enable)脚位。在本实施方式中，属于相同快闪存储器群组的快闪存储器芯片的芯片致能脚位共同接收相同的致能信号。举例来说，快闪存储器群组401中的所有的快闪存储器411、415、419依据致能信号CE1来被致能或禁能。
在此，致能信号CE1～CE4中最多只有一个信号会呈现致能状态，其他的信号则皆会呈现为禁能的状态。并且，致能信号CE1～CE4的致能动作可以依照固定的顺序依序发生。
以下请参照图5，图5所示为本发明一实施例的快闪存储器装置的示意图。快闪存储器装置500包括快闪存储器511～5111、控制器510以及随机存取存储器520。控制器510可设置多个快闪存储器群组531～534，其中快闪存储器511～5111分别被包括在快闪存储器群组531～534中。控制器510耦接至快闪存储器511～5111以及随机存储器520。控制器510并可接收存取设定数据库SET，并将存取设定数据库SET中的识别信息储存于随机存取存储器中520。其中，随机存取存储器中520可以是静态或动态随机存取存储器。
存取设定数据库SET可以预先被设置在数据储存单元中，在此，数据储存单元没有一定的限制，可以是硬盘、快闪存储器或其他的数据储存媒介。
控制器510可以针对存取设定数据库SET中的识别信息进行设置，其中，控制器510可依据快闪存储器511～5111的忙碌闲置状态，来分别记录识别信息至存取设定数据库SET的数据栏位中至少其中之二，其中，识别信息指示分别对应的快闪存储器群组531～534中其中之一的快闪存储器。在要针对快闪存储器装置500进行存取动作时，控制器510可将存取设定数据库中的识别信息转存至随机存取存储器520中，并通过读取随机存取存储器520中的识别信息，来依据各识别信息针对对应的快闪存储器进行存取动作。
关于存取动作的动作细节，在前述的实施例及实施方式都有详尽的说明，以下述不多赘述。
综上所述，本发明通过设定存取设定数据库，并依据快闪存储器实际的工作状态来记录存取设定数据库中的识别数据，以动态调整交错存取方法的动作方式。如此一来，快闪存储器装置的存取效率将可有效的增加，进而提升所属系统的效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种快闪存储器装置的交错存取方法，其特征在于，包括：
设置多个快闪存储器群组，各所述快闪存储器群组包括多个快闪存储器；
设置一存取设定数据库，所述存取设定数据库包括分别对应该些快闪存储器群组的多个数据栏位；
依据该些快闪存储器的忙碌闲置状态，来分别记录多个识别信息至该些数据栏位中至少其中之二，
其中，该些识别信息指示分别对应的该些快闪存储器群组中其中之一的快闪存储器；
依序读取该些数据栏位中的该些识别信息，并依据各所述识别信息针对对应的快闪存储器进行存取动作。
2.根据权利要求1所述的交错存取方法，其特征在于，还包括：
分别传输多个致能信号至该些快闪存储器群组，并致能该些快闪存储器群组的其中之一中的该些快闪存储器，
其中，该些致能信号最多致能该些快闪存储器群组的其中之一。
3.根据权利要求2所述的交错存取方法，其特征在于，所述依序读取该些数据栏位中的该些识别信息，并依据各所述识别信息针对对应的快闪存储器进行存取动作的步骤包括：
使该些致能信号依序被致能，并依序针对该些快闪存储器群组中的快闪存储器进行存取。
4.根据权利要求1所述的交错存取方法，其特征在于，所述依据该些快闪存储器的忙碌闲置状态，来分别记录多个识别信息至该些数据栏位中至少其中之二的步骤包括：
检测各所述快闪存储器群组中的各所述快闪存储器是否为闲置；
依据该些快闪存储器群组中至少其中之二中为闲置的快闪存储器来产生该些识别信息；以及
将该些识别信息分别写入对应的数据栏位中。
5.根据权利要求1所述的交错存取方法，其特征在于，所述存取设定数据库被设置在一数据储存单元中，且所述依序读取该些数据栏位中的该些识别信息，并依据各所述识别信息针对对应的快闪存储器进行存取动作的步骤包括：
由所述数据储存单元中读取所述存取设定数据库中的该些识别信息，并将该些识别信息转存至一随机存取存储器中；以及
由所述随机存取存储器中读取该些识别信息，并依据各所述识别信息针对对应的快闪存储器进行存取动作。
6.根据权利要求1所述的交错存取方法，其特征在于，各所述识别信息还对应至快闪存储器的一存储区块。
7.一种快闪存储器装置，其特征在于，包括：
多个快闪存储器，分配在多个快闪存储器群组中；以及
一控制器，耦接该些快闪存储器，其中所述控制器用以：
设置一存取设定数据库，所述存取设定数据库包括分别对应该些快闪存储器群组的多个数据栏位；
依据该些快闪存储器的忙碌闲置状态，来分别记录多个识别信息至该些数据栏位中至少其中之二，其中，该些识别信息指示分别对应的该些快闪存储器群组中其中之一的快闪存储器；以及
依序读取该些数据栏位中的该些识别信息，并依据各所述识别信息针对对应的快闪存储器进行存取动作。
8.根据权利要求7所述的快闪存储器装置，其特征在于，所述控制器还用以：
分别传输多个致能信号至该些快闪存储器群组，并用以致能该些快闪存储器群组的其中之一中的该些快闪存储器，其中，该些致能信号最多致能该些快闪存储器群组的其中之一。
9.根据权利要求8所述的快闪存储器装置，其特征在于，所述控制器使该些致能信号依序被致能，并依序针对该些快闪存储器群组中的快闪存储器进行存取。
10.根据权利要求7所述的快闪存储器装置，其特征在于，所述控制器检测各所述快闪存储器群组中的各所述快闪存储器是否为闲置，并依据该些快闪存储器群组中至少其中之二中为闲置的快闪存储器来产生该些识别信息，且将该些识别信息分别写入对应的数据栏位中。
11.根据权利要求7所述的快闪存储器装置，其特征在于，还包括：
一随机存取存储器，耦接所述控制器，
其中，所述存取设定数据库被设置在一数据储存单元中，所述控制器由所述数据储存单元中读取所述存取设定数据库中的该些识别信息，并将该些识别信息转存至所述随机存取存储器中，并由所述随机存取存储器中读取该些识别信息，并依据各所述识别信息针对对应的快闪存储器进行存取动作。
12.根据权利要求7所述的快闪存储器装置，其特征在于，各所述识别信息还对应至快闪存储器的一存储区块。
CN201510822602.XA 2015-10-26 2015-11-24 快闪存储器装置及其交错存取方法 Active CN106610902B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104135026A TWI556100B (zh) 2015-10-26 2015-10-26 快閃記憶體裝置及其交錯存取方法
TW104135026 2015-10-26

Publications (2)

Publication Number Publication Date
CN106610902A true CN106610902A (zh) 2017-05-03
CN106610902B CN106610902B (zh) 2019-09-17

Family

ID=57851434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510822602.XA Active CN106610902B (zh) 2015-10-26 2015-11-24 快闪存储器装置及其交错存取方法

Country Status (2)

Country Link
CN (1) CN106610902B (zh)
TW (1) TWI556100B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI721246B (zh) * 2017-07-21 2021-03-11 慧榮科技股份有限公司 資料編程之方法以及記憶裝置及其控制器
TWI641988B (zh) 2017-07-21 2018-11-21 慧榮科技股份有限公司 用來於一記憶裝置中進行編程管理之方法以及記憶裝置及其控制器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809539A (en) * 1995-04-27 1998-09-15 Hitachi, Ltd. Processor system having address allocation and address lock capability adapted for a memory comprised of synchronous DRAMs
US20020065979A1 (en) * 2000-08-12 2002-05-30 Gerard Chauvel Level 2 cache architecture for multiprocessor with task_ID and resource_ID
US20110167228A1 (en) * 2007-12-21 2011-07-07 Panasonic Corporation Memory device and memory device control method
CN102272848A (zh) * 2008-11-13 2011-12-07 韩商英得联股份有限公司 控制内存条存取的固态硬盘控制器
CN103136112A (zh) * 2011-12-01 2013-06-05 慧荣科技股份有限公司 快闪存储器储存阵列控制方法、与快闪存储器
US20130166860A1 (en) * 2010-09-14 2013-06-27 Fujitsu Limited Memory access control device and computer system
CN103282887A (zh) * 2010-12-30 2013-09-04 桑迪士克科技股份有限公司 用于进行后台操作的控制器和方法
CN104021094A (zh) * 2013-03-01 2014-09-03 慧荣科技股份有限公司 数据储存装置与快闪存储器控制方法
CN104063186A (zh) * 2014-06-30 2014-09-24 成都万维图新信息技术有限公司 一种电子设备的数据访问方法
CN104903842A (zh) * 2012-12-31 2015-09-09 桑迪士克科技股份有限公司 用于在非易失性存储器中的异步裸芯操作的方法和系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9223379B2 (en) * 2012-12-27 2015-12-29 Intel Corporation Intelligent receive buffer management to optimize idle state residency
US9575884B2 (en) * 2013-05-13 2017-02-21 Qualcomm Incorporated System and method for high performance and low cost flash translation layer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809539A (en) * 1995-04-27 1998-09-15 Hitachi, Ltd. Processor system having address allocation and address lock capability adapted for a memory comprised of synchronous DRAMs
US20020065979A1 (en) * 2000-08-12 2002-05-30 Gerard Chauvel Level 2 cache architecture for multiprocessor with task_ID and resource_ID
US20110167228A1 (en) * 2007-12-21 2011-07-07 Panasonic Corporation Memory device and memory device control method
CN102272848A (zh) * 2008-11-13 2011-12-07 韩商英得联股份有限公司 控制内存条存取的固态硬盘控制器
US20130166860A1 (en) * 2010-09-14 2013-06-27 Fujitsu Limited Memory access control device and computer system
CN103282887A (zh) * 2010-12-30 2013-09-04 桑迪士克科技股份有限公司 用于进行后台操作的控制器和方法
CN103136112A (zh) * 2011-12-01 2013-06-05 慧荣科技股份有限公司 快闪存储器储存阵列控制方法、与快闪存储器
CN104903842A (zh) * 2012-12-31 2015-09-09 桑迪士克科技股份有限公司 用于在非易失性存储器中的异步裸芯操作的方法和系统
CN104021094A (zh) * 2013-03-01 2014-09-03 慧荣科技股份有限公司 数据储存装置与快闪存储器控制方法
CN104063186A (zh) * 2014-06-30 2014-09-24 成都万维图新信息技术有限公司 一种电子设备的数据访问方法

Also Published As

Publication number Publication date
TWI556100B (zh) 2016-11-01
CN106610902B (zh) 2019-09-17
TW201715400A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
CN101625627B (zh) 写入数据的方法、磁盘冗余阵列的控制器及磁盘冗余阵列
CN101510145B (zh) 一种存储系统管理方法和装置
CN102915212B (zh) 一种固态硬盘的raid实现方法、固态硬盘及电子设备
CN108231109A (zh) 动态随机存取存储器dram的刷新方法、设备以及系统
EP1752917A4 (en) MEMORY CARD, ACCESS DEVICE, AND METHOD FOR PROCESSING MEMORY CARDS
CN104685571A (zh) 响应于潜在干扰的存在刷新一组存储器单元
CN102981961A (zh) 用于微拼接的存储器访问的存储器控制器接口
CN108052655A (zh) 数据写入及读取方法
CN109324758A (zh) 数据迁移方法、装置及存储设备
CN101641679A (zh) 用于系统管理的多级单元选择的多程序
CN104484131B (zh) 多磁盘服务器的数据处理装置及对应的处理方法
CN104267913A (zh) 一种可动态异步调整raid级别的存储方法及存储系统
CN101369245A (zh) 一种实现存储器缺陷映射表的系统和方法
US11635901B2 (en) Data storage device, and non-volatile memory control method
CN103136120A (zh) 行缓冲管理策略确定方法和装置、bank划分方法和装置
CN110019244A (zh) 数据处理方法、装置和计算机可读存储介质
CN108733580A (zh) 读取命令排程方法
KR20100004605A (ko) 네트워크 시스템 상에서의 작업 노드 선택방법 및 그시스템
CN103577115A (zh) 数据的排布处理方法和装置
CN103605484A (zh) 一种数据存储的方法和存储服务器
CN104246723A (zh) 片内共享缓存的管理方法及装置
CN106610902A (zh) 快闪存储器装置及其交错存取方法
WO2009013877A1 (ja) メモリコントローラ、メモリカード、不揮発性メモリシステム
CN101470663B (zh) Nand闪存的mtd设计中处理地址不连续的方法
CN103699343A (zh) 独立磁盘冗余阵列的确定方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant