CN104021094A - 数据储存装置与快闪存储器控制方法 - Google Patents

数据储存装置与快闪存储器控制方法 Download PDF

Info

Publication number
CN104021094A
CN104021094A CN201310131428.5A CN201310131428A CN104021094A CN 104021094 A CN104021094 A CN 104021094A CN 201310131428 A CN201310131428 A CN 201310131428A CN 104021094 A CN104021094 A CN 104021094A
Authority
CN
China
Prior art keywords
data
flash memory
mentioned
cache memory
memory space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310131428.5A
Other languages
English (en)
Other versions
CN104021094B (zh
Inventor
郑张铠
柯冠宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN104021094A publication Critical patent/CN104021094A/zh
Application granted granted Critical
Publication of CN104021094B publication Critical patent/CN104021094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

数据储存装置与其中快闪存储器的控制方法。该方法包括：将快闪存储器的多个区块划分由多个存取通道作存取；于一随机存取存储器中规划至少一套高速缓存空间，所述一套高速缓存空间针对上述多个存取通道分别提供写入数据的占存空间；令一主机下达的写入数据分散对应上述多个存取通道；以及，于上述一套高速缓存空间中关于上述各个存取通道所对应的数据暂存空间均整理完成后，将整理完成的数据自该套高速缓存空间依照所属的存取通道写入该快闪存储器。

Description

数据储存装置与快闪存储器控制方法
技术领域
本发明有关于以快闪存储器实现的一种数据储存装置、以及快闪存储器的控制方法。
背景技术
现今数据储存装置常以快闪存储器(FLASH memory)为储存媒体。以与非门型的快闪存储器(即NAND FLASH)为例，常用作记忆卡(memory card)、通用串行总线闪存装置(USB flash device)、固态硬盘(SSD)…等产品。另外有一种应用是用多芯片封装、将NAND FLASH芯片与控制芯片包成一颗芯片─称为嵌入式快闪存储器模块(eMMC)。
快闪存储器不只应用广泛，其容量更随着工艺技术发展显著提升。然而，愈来愈庞大的存储器容量使得快闪存储器的控制方式更加显著影响快闪存储器的运作效能。
发明内容
本发明揭露一种以快闪存储器实现的数据储存装置，并且揭露一快闪存储器的控制方法。
根据一种实施方式所实现的一数据储存装置包括：一快闪存储器以及一控制器。该快闪存储器具有多个区块、且各区块具有多个页。所述多个区块划分由多个存取通道作存取。该控制器耦接该快闪存储器，且包括：一运算单元、一只读存储器以及一随机存取存储器。该只读存储器所载程序由该运算单元执行，作为该数据储存装置的固件。该随机存取存储器在执行该固件的该运算单元规划下供应至少一套高速缓存空间。各套高速缓存空间针对上述多个存取通道分别提供写入数据的暂存空间。该运算单元令一主机下达的写入数据分散对应上述多个存取通道，再于上述一套高速缓存空间中关于上述各个存取通道所对应的数据暂存空间均整理完成后，将整理完成的数据自该套高速缓存空间依照所属的存取通道写入该快闪存储器。
根据本发明另一种实施方式，快闪存储器的控制方法包括：将一快闪存储器的多个区块划分由多个存取通道作存取；于一随机存取存储器中规划至少一套高速缓存空间，各套高速缓存空间针对上述多个存取通道分别提供写入数据的暂存空间；令一主机下达的写入数据分散对应上述多个存取通道，以及，于上述一套高速缓存空间中关于上述各个存取通道所对应的数据暂存空间均整理完成后，将整理完成的数据自该套高速缓存空间依照所属的存取通道写入该快闪存储器。
下文特举实施例，并配合所附附图，详细说明本发明内容。
附图说明
图1图解根据本发明一种实施方式所实现的一数据储存装置102，其与一主机104沟通；
图2更图解所揭露的数据整并操作；
图3依照时序描述第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN以及第二套高速缓存空间Cache2_CE1、Cache2_CE2…Cache2_CEN的使用方式；
图4图解各存取通道CE1…CEN的写入区间；
图5以流程图方式图解一快闪存储器写入操作，其中规划有多套高速缓存空间；
图6依照时序描述单一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN的使用方式；以及
图7以流程图方式图解一快闪存储器写入操作，其中仅规划单套高速缓存空间。
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求书界定之。
图1图解根据本发明一种实施方式所实现的一数据储存装置102，其与一主机104沟通。数据储存装置102包括：一快闪存储器(FLASH memory)106以及一控制器108。
此段落讨论快闪存储器106的设计。为了同时处理一个以上的操作指令，快闪存储器106采用多存取通道技术，其中，快闪存储器106的多个区块(blocks)划分由多个存取通道作存取。如图中所示实施方式，快闪存储器106是以多个芯片CE1、CE2…CEN(涉及chip enabled技术)实现多存取通道。单一晶片对应单一存取通道，以下将所述多个存取通道相应所述多个芯片CE1、CE2…CEN作同样标号。各芯片提供有多个区块(blocks)。各区块具有多个页(pages，标号PAGE111～PAGE2NK所示即“页”)。尽管单一芯片同时段仅允许单一存取操作，但多芯片所形成的多存取通道设计使得快闪存储器106同时可应付多个存取操作。
以下接着讨论控制器108的设计。
控制器108耦接该快闪存储器106，且包括：一运算单元110、一只读存储器112以及一随机存取存储器114。只读存储器112所载程序由该运算单元110执行，作为该数据储存装置102的固件(firmware)。随机存取存储器114在执行该固件的该运算单元110规划下供应至少一套高速缓存空间(Cache Space，图中实施例图解两套高速缓存空间：第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN；以及第二套高速缓存空间Cache2_CE1、Cache2_CE2…Cache2_CEN)。各套高速缓存空间针对上述多个存取通道CE1、CE2…CEN分别提供一个“快闪存储器写入单位”的空间作数据整理。例如，第一套高速缓存空间针对芯片CE1、CE2…CEN分别提供空间Cache1_CE1、Cache1_CE2…Cache1_CEN作数据整理，空间Cache1_CE1、Cache1_CE2…Cache1_CEN各自占据一个“快闪存储器写入单位”。或者，参考第二套高速缓存空间，其针对芯片CE1、CE2…CEN分别提供空间Cache2_CE1、Cache2_CE2…Cache2_CEN作数据整理，空间Cache2_CE1、Cache2_CE2…Cache2_CEN各自占据一个“快闪存储器写入单位”。在一种实施方式中，“快闪存储器写入单位”为“写入页(super page)”，尺寸为K个“页(page)”，K为一数量值。“写入页(super page)”设计使得K页的写入得以由单一写入指令实现，有效减少指令数量。
至于所述高速缓存空间的使用，讨论如下。运算单元110令主机104下达的写入数据分散对应上述多个存取通道CE1、CE2…CEN，以对应暂存至一套上述高速缓存空间(例如，第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN)与读自该快闪存储器106的数据作整并。待上述各个存取通道CE1、CE2…CEN都有一个“快闪存储器写入单位”的数据完成整理后(即，第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN写满后)，该运算单元110将整理完成的数据自上述第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN依照所属的存取通道写入该快闪存储器106。特别是，复制第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN至该快闪存储器106时，运算单元110可更切换成以第二套高速缓存空间Cache2_CE1、Cache2_CE2…Cache2_CEN对该主机104新下达的写入数据作整理。第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN以及第二套高速缓存空间Cache2_CE1、Cache2_CE2…Cache2_CEN交错使用来作数据整理。
图2更图解所述的数据整并操作，其中以第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN为例。主机104下达的写入操作涉及逻辑位址HPAGEA、HPAGEB…HPAGEN。运算单元110令这些逻辑位址HPAGEA、HPAGEB…HPAGEN分散对应不同的存取通道CE1、CE2…CEN，并据以将主机104所下达、关于这些逻辑位址HPageA、HPageB…HPageN的写入数据对应暂存至第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN。如图所示，逻辑位址HPageA的写入数据由空间Cache1_CE1暂存，逻辑位址HPageB的写入数据由空间Cache1_CE2暂存…逻辑位址HPageN的写入数据由空间Cache1_CEN暂存。至于仅需要局部写入的逻辑位址─例如，一写入操作的起始逻辑位址HPageA与终止逻辑位址HPageN─其无须更新的数据HPageA_Old、HPageN_Old须由快闪存储器106复制至随机存取存储器114上对应的空间Cache1_CE1、Cache1_CEN与主机104下达的写入数据作整并。如此一来，逻辑位址HPageA、HPageB…HPageN各自完整的快闪存储器写入单位的数据整理于第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN，得以依照所属的存取通道CE1、CE2…CEN写入该快闪存储器106。第二套高速缓存空间Cache2_CE1、Cache2_CE2…Cache2_CEN也是依照同样方式用来作数据整理。
图3依照时序描述第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN以及第二套高速缓存空间Cache2_CE1、Cache2_CE2…Cache2_CEN的使用方式。时段T1，数据整理由第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN实现。时段T2，第一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN的内容分别经存取通道CE1、CE2…CEN写入快闪存储器106。以图1为例，空间Cache1_CE1所整理得的“写入页(super page)”经存取通道CE1写入快闪存储器106中K个区块的K页PAGE111…PAGE11K；空间Cache1_CE2所整理得的“写入页”经存取通道CE2写入快闪存储器106中K个区块的K页PAGE121…PAGE12K；以此类推至空间Cache1_CEN，其中整理得的“写入页(super page)”经存取通道CEN写入快闪存储器106中K个区块的K页PAGE1N1…PAGE1NK。此外，时段T2中，数据整理的功能切换由第二套高速缓存空间Cache2_CE1、Cache2_CE2…Cache2_CEN实现。接着，时段T3，第二套高速缓存空间Cache2_CE1、Cache2_CE2…Cache2_CEN的内容分别经存取通道CE1、CE2…CEN写入快闪存储器106。以图1为例，空间Cache2_CE1所整理得的“写入页(super page)”经存取通道CE1写入快闪存储器106中K个区块的K页PAGE211…PAGE21K；空间Cache2_CE2所整理得的“写入页”经存取通道CE2写入快闪存储器106中K个区块的K页PAGE221…PAGE22K；以此类推至空间Cache2_CEN，其中整理得的“写入页(super page)”经存取通道CEN写入快闪存储器106中K个区块的K页PAGE2N1…PAGE2NK。此外，时段T3中，数据整理的功能切换回以第一套高速缓存空间Cache1_CE1、Cache2_CE1…Cache1_CEN实现。
整理之，所揭露的技术对写入操作的数据整理提供了专用的整理空间，并对整理时机有特别的设计。如此一来，快闪存储器106可以更高效率利用其多个存取通道，进而使效能提升。图4图解各存取通道CE1…CEN的写入区间。如图所示，除了短暂的准备时间外，不同存取通道的写入区间大多是重迭的。快闪存储器106以高效率使用其存取通道。
图5以流程图方式图解一快闪存储器写入操作，其中规划有多套高速缓存空间。步骤S502以一随机存取存储器上规划的一套高速缓存空间作数据整理。步骤S504则是被反复执行，其中将整理完成的该套高速缓存空间的内容依照所属存取通道写入该快闪存储器，并且切换以随机存取存储器上所规划的另一套高速缓存空间作数据整理。
然而，在随机存取存储器114空间有限的状况下，所揭露技术也可仅规划一套高速缓存空间(例如，仅规划Cache1_CE1、Cache1_CE2…Cache1_CEN)。图6依照时序描述单一套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN的使用方式。时段T1，数据整理由该套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN实现。时段T2，该套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN的内容分别经存取通道CE1、CE2…CEN写入快闪存储器106。以图1为例，空间Cache1_CE1所整理得的“写入页(super page)”经存取通道CE1写入快闪存储器106中K个区块的K页PAGE111…PAGE11K；空间Cache1_CE2所整理得的“写入页”经存取通道CE2写入快闪存储器106中K个区块的K页PAGE121…PAGE12K；以此类推至空间Cache1_CEN，所整理得的“写入页(super page)”经存取通道CEN写入快闪存储器106中K个区块的K页PAGE1N1…PAGE1NK。时段T3，再度以该套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN实现数据整理。时段T4，该套高速缓存空间Cache1_CE1、Cache1_CE2…Cache1_CEN的内容分别经通道CE1、CE2…CEN写入快闪存储器106。以图1为例，空间Cache1_CE1所整理得的“写入页(super page)”经存取通道CE1写入快闪存储器106中K个区块的K页PAGE211…PAGE21K；空间Cache1_CE2所整理得的“写入页”经存取通道CE2写入快闪存储器106中K个区块的K页PAGE221…PAGE22K；以此类推至空间Cache1_CEN，所整理得的“写入页(super page)”经存取通道CEN写入快闪存储器106中K个区块的K页PAGE2N1…PAGE2NK。相较于双套高速缓存空间的实施方式(图3)，单套高速缓存空间须待其内容全部写入快闪存储器106后方能对主机104新下达的写入数据作整理，灵活度略差，但效果依然显著。
图7以流程图方式图解一快闪存储器写入操作，其中仅规划单套高速缓存空间。步骤S702以一随机存取存储器上规划的单一套高速缓存空间作数据整理。步骤S704将整并完成的该单一套高速缓存空间的内容依照所对应的存取通道分别写入快闪存储器。步骤S702、S704可被反复执行。
以上实施例所揭露的数据储存装置可实现为记忆卡(memory card)、通用串行总线闪存装置(USB flash device)、固态硬盘(SSD)…等产品。另外有一种实施方式是用多芯片封装、将NAND FLASH芯片与控制芯片包成一颗芯片─称为嵌入式快闪存储器模块(eMMC)。
以上所揭露的内容可以程序化方式呈固件实现。相关程序码可载于只读存储器112中，由运算单元110执行之。此外，除了以上所揭露的控制器108结构，其他采用同样概念控制快闪存储器的技术都属于本案所欲保护的范围。本案更涉及快闪存储器的控制方法，不限定以图1所示的控制器108结构实现。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视后附的权利要求书所界定者为准。
【符号说明】
102～数据储存装置；
104～主机；
106～快闪存储器；
108～控制器；
110～运算单元；
112～只读处理器；
114～随机存取存储器；
Cache1_CE1、Cache1_CE2…Caceh1_CEN～第一套高速缓存空间；
Cache2_CE1、Cache2_CE2…Cacehe2_CEN～第二套高速缓存空间；
CE1、CE2…CEN～芯片/存取通道；
HPageA、HPageB…HPageN～逻辑位址；
HPageA_Old、HPageN_Old～逻辑位址HPageA与HPageN中不需更新的数据；
PAGE111…PAGE11K、PAGE121…PAGE12K、PAGE1N1…PAGE1NK、PAGE211…PAGE21K、PAGE221…PAGE22K、PAGE2N1…PAGE2NK～页；
S502、S504～步骤；
S702、S704～步骤；
T1、T2、T3、T4～时段。

Claims (12)

1.一种数据储存装置，包括：
一快闪存储器，具有多个区块、且各区块具有多个页，所述多个区块划分由多个存取通道作存取；以及
耦接该快闪存储器的一控制器，包括：
一运算单元；
一只读存储器，所载程序由该运算单元执行，作为该数据储存装置的固件；以及
一随机存取存储器，在执行该固件的该运算单元规划下供应至少一套高速缓存空间，上述一套高速缓存空间针对上述多个存取通道分别提供写入数据的暂存空间；
其中，该运算单元令一主机下达的写入数据分散对应上述多个存取通道，再于上述一套高速缓存空间中关于上述各个存取通道所对应的数据暂存空间均整理完成后，将整理完成的数据自该套高速缓存空间依照所属的存取通道写入该快闪存储器。
2.如权利要求1所述的数据储存装置，其特征在于，该运算单元于该随机存取存储器中规划的上述至少一套高速缓存空间包括第一套高速缓存空间以及第二套高速缓存空间。
3.如权利要求2所述的数据储存装置，其特征在于，该运算单元在将整理完成的数据自上述第一套高速缓存空间依照所属的存取通道写入该快闪存储器时，更切换以上述第二套高速缓存空间对该主机新下达的写入数据作整理。
4.如权利要求1所述的数据储存装置，其特征在于，快闪存储器写入单位的尺寸为K个上述页，K为一数量值。
5.如权利要求4所述的数据储存装置，其特征在于，该运算单元将整理完成的一个快闪存储器写入单位的数据依所属的存取通道分散储存至K个区块。
6.如权利要求1所述的数据储存装置，其特征在于，该运算单元令该主机下达的写入数据分散对应上述多个存取通道，并对应一套暂存于上述高速缓存空间的数据作整并。
7.一种快闪存储器控制方法，包括：
将一快闪存储器的多个区块划分由多个存取通道作存取，各区块具有多个页；
于一随机存取存储器中规划至少一套高速缓存空间，上述一套高速缓存空间针对上述多个存取通道分别提供写入数据的暂存空间；
令一主机下达的写入数据分散对应上述多个存取通道；以及
于上述一套高速缓存空间中关于上述各个存取通道所对应的数据暂存空间均整理完成后，将整理完成的数据自该套高速缓存空间依照所属的存取通道写入该快闪存储器。
8.如权利要求7所述的快闪存储器控制方法，其特征在于，规划于该随机存取存储器中的上述至少一套高速缓存空间包括第一套高速缓存空间以及第二套高速缓存空间。
9.如权利要求8所述的快闪存储器控制方法，其特征在于，更在将整理完成的数据自上述第一套高速缓存空间依照所属的存取通道写入该快闪存储器时，切换以上述第二套高速缓存空间对该主机新下达的写入数据作整理。
10.如权利要求7所述的快闪存储器控制方法，其特征在于，快闪存储器写入单位的尺寸为K个上述页，K为一数量值。
11.如权利要求10所述的快闪存储器控制方法，其特征在于，将整理完成的一个快闪存储器写入单位的数据依所属的存取通道分散储存至K个区块。
12.如权利要求7所述的快闪存储器控制方法，其特征在于，令该主机下达的写入数据分散对应上述多个存取通道，并对应一套暂存于上述高速缓存空间的数据作整并。
CN201310131428.5A 2013-03-01 2013-04-16 数据储存装置与快闪存储器控制方法 Active CN104021094B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102107206 2013-03-01
TW102107206A TWI520152B (zh) 2013-03-01 2013-03-01 資料儲存裝置與快閃記憶體控制方法

Publications (2)

Publication Number Publication Date
CN104021094A true CN104021094A (zh) 2014-09-03
CN104021094B CN104021094B (zh) 2016-12-28

Family

ID=51421612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310131428.5A Active CN104021094B (zh) 2013-03-01 2013-04-16 数据储存装置与快闪存储器控制方法

Country Status (3)

Country Link
US (1) US9436599B2 (zh)
CN (1) CN104021094B (zh)
TW (1) TWI520152B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106610902A (zh) * 2015-10-26 2017-05-03 点序科技股份有限公司 快闪存储器装置及其交错存取方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016119153A1 (zh) * 2015-01-28 2016-08-04 北京麓柏科技有限公司 一种闪存存储阵列的实现方法及装置
KR20170059658A (ko) * 2015-11-23 2017-05-31 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10185666B2 (en) * 2015-12-15 2019-01-22 Facebook, Inc. Item-wise simulation in a block cache where data eviction places data into comparable score in comparable section in the block cache
US11176049B2 (en) * 2020-03-17 2021-11-16 Silicon Motion, Inc. Flash memory controller mechanism capable of generating host-based cache information or flash-memory-based cache information to build and optimize binary tree with fewer nodes when cache stores data from host
US12008248B2 (en) 2021-07-13 2024-06-11 Samsung Electronics Co., Ltd. Systems, methods, and devices for utilization aware memory allocation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765786B1 (ko) * 2006-06-12 2007-10-12 삼성전자주식회사 플래시 메모리 시스템, 그 프로그램을 위한 호스트 시스템및 프로그램 방법
US20100125695A1 (en) * 2008-11-15 2010-05-20 Nanostar Corporation Non-volatile memory storage system
CN101740103A (zh) * 2008-11-11 2010-06-16 西安奇维测控科技有限公司 一种多通道闪存控制器
CN101740102B (zh) * 2008-11-11 2014-03-26 西安奇维测控科技有限公司 一种多通道闪存芯片阵列结构及其写入和读出方法
KR101581679B1 (ko) * 2009-03-18 2015-12-31 삼성전자주식회사 저장 장치 및 저장 장치의 버퍼 메모리 관리 방법
KR101543246B1 (ko) * 2009-04-24 2015-08-11 삼성전자주식회사 데이터 저장 장치의 동작 방법 및 이에 따른 데이터 저장 장치
KR101581857B1 (ko) * 2009-08-06 2015-12-31 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 인터리브 유닛 구성 방법
TWI506422B (zh) * 2009-09-23 2015-11-01 Silicon Motion Inc 用來管理具有多通道、多途徑的記憶裝置之方法以及相關之記憶裝置及其控制器
CN102122266A (zh) * 2010-01-12 2011-07-13 联咏科技股份有限公司 高速内存系统
KR101678868B1 (ko) * 2010-02-11 2016-11-23 삼성전자주식회사 플래시 주소 변환 장치 및 그 방법
TWI434175B (zh) * 2010-09-27 2014-04-11 Silicon Motion Inc 用來進行區塊管理之方法以及記憶裝置及控制器
US20130297858A1 (en) * 2012-04-19 2013-11-07 Stec, Inc. Systems and methods for providing channel buffer in a solid-state device
TWI529730B (zh) * 2013-03-01 2016-04-11 慧榮科技股份有限公司 資料儲存裝置與快閃記憶體控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106610902A (zh) * 2015-10-26 2017-05-03 点序科技股份有限公司 快闪存储器装置及其交错存取方法
CN106610902B (zh) * 2015-10-26 2019-09-17 点序科技股份有限公司 快闪存储器装置及其交错存取方法

Also Published As

Publication number Publication date
TW201435910A (zh) 2014-09-16
CN104021094B (zh) 2016-12-28
US9436599B2 (en) 2016-09-06
TWI520152B (zh) 2016-02-01
US20140250258A1 (en) 2014-09-04

Similar Documents

Publication Publication Date Title
TWI678619B (zh) 包含動態超區塊之記憶體裝置及相關方法與電子系統
CN109783397B (zh) 存储器系统及其操作方法
CN104021094A (zh) 数据储存装置与快闪存储器控制方法
CN104423894B (zh) 数据储存装置以及快闪存储器控制方法
CN112201292A (zh) 控制器及其操作方法
CN109697027B (zh) 包括共享存储器区域和专用存储器区域的数据存储设备
US20080126683A1 (en) Memory system
US8775722B2 (en) Storing data in parallel in a flash storage device using on chip page shifting between planes
CN104020959A (zh) 数据储存装置与快闪存储器控制方法
CN109656833B (zh) 数据储存装置
US20090204748A1 (en) Multi-channel flash memory system and access method
CN113874826A (zh) 具有多个裸片和平面的存储器子系统中的多遍数据编程
US10365834B2 (en) Memory system controlling interleaving write to memory chips
CN104835526A (zh) 将数据写入至闪存的方法及相关的记忆装置与闪存
CN109815158A (zh) 进行系统备份的方法、记忆装置及控制器、及电子装置
TWI687811B (zh) 資料儲存裝置及系統資訊的編程方法
US11113205B2 (en) Die addressing using a reduced size translation table entry
US10642509B2 (en) Method for designating specific world-lines of data storage device as reserved word-lines, and selecting a writing mode accordingly
US9507706B2 (en) Memory system controller including a multi-resolution internal cache
KR20090106221A (ko) 병렬 구조를 가지는 플래시 메모리 시스템 및 그 데이터기록방법 및 플래시 메모리
CN103678157A (zh) 数据储存装置以及快闪存储器控制方法
KR102264757B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
JP4235595B2 (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
JP4254930B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2007513421A (ja) フラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant