CN118170694A - 存储器的读取方法、装置和计算机设备 - Google Patents
存储器的读取方法、装置和计算机设备 Download PDFInfo
- Publication number
- CN118170694A CN118170694A CN202410600424.5A CN202410600424A CN118170694A CN 118170694 A CN118170694 A CN 118170694A CN 202410600424 A CN202410600424 A CN 202410600424A CN 118170694 A CN118170694 A CN 118170694A
- Authority
- CN
- China
- Prior art keywords
- memory
- data
- address
- representing
- characteristic information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 354
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000004044 response Effects 0.000 claims description 31
- 238000004364 calculation method Methods 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000004590 computer program Methods 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 10
- 238000009826 distribution Methods 0.000 claims description 7
- 238000013507 mapping Methods 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本申请涉及存储器技术领域，特别涉及一种存储器的读取方法、装置、设备及介质，本申请通过存储器的内存插槽数量特征信息和内存模块规格特征信息来获取内存容量数据，通过存储器的地址线位数和物理地址位数获取内存地址范围数据，并根据内存地址范围数据计算节点数量，通过地址线位数和物理地址位数可以确定内存地址范围，减少内存访问时的寻址时间，进而可以提高存储器的读取速度，根据存储器的响应时间、内存带宽和内存容量数据计算数据总线位宽数，根据节点数量和数据总线位宽数对存储器进行调节，以提高该存储器的读取速度，通过调整数据总线位宽数以支持节点数量，可以更好地实现并行处理，提高并行处理的效率。
Description
技术领域
本申请涉及存储器技术领域，特别涉及一种存储器的读取方法、装置和计算机设备。
背景技术
在嵌入式MCU（微控制器单元，Microcontroller Unit）设计里，一般内置程序存储空间，如Flash（闪存），EEPROM（带电可擦可编程只读存储器，Electrically ErasableProgrammable Read-Only Memory），OTP（一次性可编程存储器，One-Time Programmable）等。
现在芯片制造工艺不断提高，MCU的运行速度不断提高，虽然这些存储体的读取速度虽然也在提高，但远远低于MCU的读取速度，作为例子，55nm工艺，MCU读取速度一般可以到达200MHz以上，但flash读取速度只能达到40MHZ，这样就影响了MCU的运行速度，MCU只能等待这些存储体数据有效读取完毕再进行运行，而现有技术中，对读取进行提速的办法是通过加入cache（高速缓冲存储器）来解决，由于cache通常位于更快的存储介质上，从而使得系统在需要时可以更快地读取先前存储的数据，减少了对较慢存储介质（如硬盘或网络存储）的直接访问次数，但是通过加入cache不仅需要占用一定的存储空间，还需要快速高性能的硬件来适配，进而导致使用成本较高。
发明内容
本申请的主要目的为提供一种存储器的读取方法，旨在解决现有技术中的技术问题。
本申请提出一种存储器的读取方法，包括：
获取存储器的内存特征信息，其中，所述内存特征信息包括内存插槽数量特征信息和内存模块规格特征信息；
根据所述内存插槽数量特征信息和内存模块规格特征信息获取内存容量数据；
获取存储器的响应时间、内存带宽和地址特征信息，其中，所述地址特征信息包括地址线位数和物理地址位数；
根据所述地址线位数和物理地址位数获取内存地址范围数据，并根据所述内存地址范围数据计算节点数量；
根据所述响应时间、内存带宽和内存容量数据计算数据总线位宽数；
根据所述节点数量和数据总线位宽数对存储器进行调节，以提高该存储器的读取速度。
作为优选，所述根据所述内存插槽数量特征信息和内存模块规格特征信息获取内存容量数据的步骤，包括：
获取内存插槽数量特征信息和内存模块规格特征信息；
根据所述内存模块规格特征信息获取内存模块速度和内存延迟；
根据所述内存插槽数量特征信息、内存模块速度和内存延迟计算内存容量数据，其中，计算公式为：；
其中，表示内存容量数据，/>表示内存插槽数量特征信息，/>表示内存模块速度，/>表示内存延迟。
作为优选，所述根据所述地址线位数和物理地址位数获取内存地址范围数据，并根据所述内存地址范围数据计算节点数量的步骤，包括：
根据所述地址线位数获取地址空间大小；
根据所述地址空间大小和物理地址位数计算内存地址范围数据，其中，计算公式为：；
其中，表示内存地址范围数据，/>表示地址空间大小，/>表示物理地址位数；
根据所述内存地址范围数据获取节点的起始地址和结束地址；
根据所述起始地址和结束地址获取寻址数据；
根据所述内存地址范围数据和寻址数据计算节点数量，其中，计算公式为：；
其中，表示节点数量，/>表示内存地址范围数据，/>表示寻址数据。
作为优选，所述根据所述响应时间、内存带宽和内存容量数据计算数据总线位宽数的步骤，包括：
根据所述内存带宽和内存容量数据计算数据传输速率，其中，计算公式为：；
其中，表示数据传输速率，/>表示内存带宽，/>表示内存容量数据;
根据所述响应时间获取时间权重因子；
根据所述时间权重因子、数据传输速率、响应时间、内存带宽和内存容量数据计算数据总线位宽数，其中，计算公式为：；
其中，表示数据总线位宽数，/>表示内存带宽，/>表示内存容量数据，表示响应时间，/>表示数据传输速率，/>表示传输系数。
作为优选，所述根据所述节点数量和数据总线位宽数对存储器进行调节，以提高该存储器的读取速度的步骤，包括：
根据所述节点数量将读取数据分为多个区段数据，并使用哈希函数将每个区段数据映射到一个环形空间，得到多个第一哈希环；
使用哈希函数将每个节点映射到一个环形空间，得到多个第二哈希环；
将多个所述第二哈希环与第一哈希环进行匹配，将多个区段数据的每个数据分配存储至每个节点上，得到多个节点数据分布区间；
根据数据总线位宽数将每个所述节点数据分布区间的初始位宽进行增加，得到最终位宽数；
采用最终位宽数对数据地址进行读取，以提高该存储器的读取速度。
作为优选，所述采用最终位宽数对数据地址进行读取，以提高该存储器的读取速度的步骤，包括：
存储器读取最终位宽数的数据地址，并判断相邻两个所述数据地址是否为连续地址；
若相邻两个所述数据地址不是连续地址，则存储器需要对最终位宽数的每个数据地址进行读取；
若相邻两个所述数据地址是连续地址，则获取相邻两个所述数据地址中的最低位地址，并将所述最低位地址为奇数的数据地址判定为高位奇数地址，将所述最低位地址为偶数的数据地址判定为低位偶数地址，并使得存储器仅读取相邻两个所述数据地址中的低位偶数地址，以提高该存储器的读取速度。
本申请还提供一种存储器的读取装置，包括：
第一获取模块，用于获取存储器的内存特征信息，其中，所述内存特征信息包括内存插槽数量特征信息和内存模块规格特征信息；
第二获取模块，用于根据所述内存插槽数量特征信息和内存模块规格特征信息获取内存容量数据；
第三获取模块，用于获取存储器的响应时间、内存带宽和地址特征信息，其中，所述地址特征信息包括地址线位数和物理地址位数；
第一计算模块，用于根据所述地址线位数和物理地址位数获取内存地址范围数据，并根据所述内存地址范围数据计算节点数量；
第二计算模块，用于根据所述响应时间、内存带宽和内存容量数据计算数据总线位宽数；
调节模块，用于根据所述节点数量和数据总线位宽数对存储器进行调节，以提高该存储器的读取速度。
作为优选，所述第一计算模块，包括：
第一获取单元，用于根据所述地址线位数获取地址空间大小；
第一计算单元，用于根据所述地址空间大小和物理地址位数计算内存地址范围数据，其中，计算公式为：；
其中，表示内存地址范围数据，/>表示地址空间大小，/>表示物理地址位数；
第二获取单元，用于根据所述内存地址范围数据获取节点的起始地址和结束地址；
第三获取单元，用于根据所述起始地址和结束地址获取寻址数据；
第二计算单元，用于根据所述内存地址范围数据和寻址数据计算节点数量，其中，计算公式为：；
其中，表示节点数量，/>表示内存地址范围数据，/>表示寻址数据。
本申请还提供了一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述存储器的读取方法的步骤。
本申请还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述存储器的读取方法的步骤。
本申请的有益效果为：通过存储器的内存插槽数量特征信息和内存模块规格特征信息来获取内存容量数据，通过存储器的地址线位数和物理地址位数获取内存地址范围数据，并根据内存地址范围数据计算节点数量，通过地址线位数和物理地址位数可以确定内存地址范围，减少内存访问时的寻址时间，进而可以提高存储器的读取速度，根据存储器的响应时间、内存带宽和内存容量数据计算数据总线位宽数，通过增加数据总线位宽数可以在单个传输周期内传输更多的数据，从而降低存储器响应时间，这有助于提高存储器读取的效率和速度，根据节点数量和数据总线位宽数对存储器进行调节，以提高该存储器的读取速度，通过调整数据总线位宽数以支持节点数量，可以更好地实现并行处理，提高并行处理的效率。
附图说明
图1为本申请一实施例的方法流程示意图。
图2为本申请一实施例的装置结构示意图。
图3为本申请一实施例的计算机设备内部结构示意图。
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
如图1-3所示，本申请提供一种存储器的读取方法，包括：
S1、获取存储器的内存特征信息，其中，所述内存特征信息包括内存插槽数量特征信息和内存模块规格特征信息；
S2、根据所述内存插槽数量特征信息和内存模块规格特征信息获取内存容量数据；
S3、获取存储器的响应时间、内存带宽和地址特征信息，其中，所述地址特征信息包括地址线位数和物理地址位数；
S4、根据所述地址线位数和物理地址位数获取内存地址范围数据，并根据所述内存地址范围数据计算节点数量；
S5、根据所述响应时间、内存带宽和内存容量数据计算数据总线位宽数；
S6、根据所述节点数量和数据总线位宽数对存储器进行调节，以提高该存储器的读取速度。
如上述步骤S1-S6所述，现在芯片制造工艺不断提高，MCU的运行速度不断提高，虽然这些存储体的速度虽然也在提高，但远远低于MCU的速度，作为例子，55nm工艺，MCU一般可以到达200MHz以上，但flash只能达到40MHZ，这样就影响了MCU的速度，MCU只能等待这些存储体数据有效，而现有技术中，提速的办法是通过加入cache（高速缓冲存储器）来解决，由于cache通常位于更快的存储介质上，从而使得系统在需要时可以更快地访问先前存储的数据，减少了对较慢存储介质（如硬盘或网络存储）的直接访问次数，但是通过加入cache不仅需要占用一定的存储空间，还需要快速高性能的硬件来适配，进而导致使用成本较高，而本申请通过存储器的内存插槽数量特征信息和内存模块规格特征信息来获取内存容量数据，通过存储器的地址线位数和物理地址位数获取内存地址范围数据，并根据内存地址范围数据计算节点数量，通过了解内存插槽数量可以帮助确定内存通道的配置，进而通过合理安排内存模块，从而增加内存的并行访问能力，提高读取速度通过地址线位数和物理地址位数可以帮助确定内存地址范围，有助于系统有效地管理内存地址空间，减少内存访问时的寻址时间，通过减少访问延迟，可以提高存储器的读取速度和响应性，通过增加数据总线位宽数可以增大每个时钟周期传输的数据量，从而提高数据传输速率，而内存带宽表示在单位时间内能够传输的数据量，通过调整数据总线位宽数，可以优化内存带宽的利用，从而降低存储器响应时间，这有助于提高存储器读取的效率和速度，调整数据总线位宽数以支持节点数量，可以更好地实现并行处理，当系统中有多个节点同时访问存储器时，拥有足够宽的数据总线可以确保各节点之间的数据传输不成为瓶颈，提高并行处理的效率。
在一个实施例中，所述根据所述内存插槽数量特征信息和内存模块规格特征信息获取内存容量数据的步骤S2，包括：
S21、获取内存插槽数量特征信息和内存模块规格特征信息；
S22、根据所述内存模块规格特征信息获取内存模块速度和内存延迟；
S23、根据所述内存插槽数量特征信息、内存模块速度和内存延迟计算内存容量数据，其中，计算公式为：
；
其中，表示内存容量数据，/>表示内存插槽数量特征信息，/>表示内存模块速度，/>表示内存延迟。
如上述步骤S21-S23所述，本申请通过考虑内存模块速度、内存插槽数量和内存延迟，进而通过选择适当的内存模块速度和调整内存插槽数量，可以在一定程度上降低内存延迟，从而提高内存读取的响应速度，通过考虑内存模块速度、内存延迟和内存插槽数量的平衡，可以帮助优化成本性能比，通过计算内存容量并根据内存插槽数量、内存模块速度和内存延迟进行优化，可以更好地满足其特定需求，提高内存系统的性能，从而有助于提高存储器读取速度。
在一个实施例中，所述根据所述地址线位数和物理地址位数获取内存地址范围数据，并根据所述内存地址范围数据计算节点数量的步骤S4，包括：
S41、根据所述地址线位数获取地址空间大小；
S42、根据所述地址空间大小和物理地址位数计算内存地址范围数据，其中，计算公式为：；
其中，表示内存地址范围数据，/>表示地址空间大小，/>表示物理地址位数；
S43、根据所述内存地址范围数据获取节点的起始地址和结束地址；
S44、根据所述起始地址和结束地址获取寻址数据；
S45、根据所述内存地址范围数据和寻址数据计算节点数量，其中，计算公式为：；
其中，表示节点数量，/>表示内存地址范围数据，/>表示寻址数据。
如上述步骤S41-S45所述，本申请通过地址空间大小和物理地址位数计算内存地址范围数据，通过计算内存地址范围，可以确保内存中的数据被正确地分配和组织，避免地址冲突，地址冲突可能导致数据读取时需要进行额外的处理，从而增加读取时间；通过正确管理地址空间，可以降低地址冲突的可能性，提高读取效率，根据起始地址和结束地址获取寻址数据，并根据内存地址范围数据和寻址数据计算节点数量，通过了解起始地址和结束地址，有助于快速定位存储器中的数据，减少访问时间，并得到寻址数据，可以减少在内存中查找数据的时间，这有助于提高存储器读取速度。
在一个实施例中，所述根据所述响应时间、内存带宽和内存容量数据计算数据总线位宽数的步骤S5，包括：
S51、根据所述内存带宽和内存容量数据计算数据传输速率，其中，计算公式为：；
其中，表示数据传输速率，/>表示内存带宽，/>表示内存容量数据;
S52、根据所述响应时间获取时间权重因子；
S53、根据所述时间权重因子、数据传输速率、响应时间、内存带宽和内存容量数据计算数据总线位宽数，其中，计算公式为：；
其中，表示数据总线位宽数，/>表示内存带宽，/>表示内存容量数据，表示响应时间，/>表示数据传输速率，/>表示传输系数。
如上述步骤S51- S53所述，本申请根据内存带宽和内存容量数据计算数据传输速率，计算数据传输速率是评估存储器读取速度的一个关键指标，它对系统性能和数据访问效率有着重要的影响，较高的数据传输速率意味着可以更快地从内存中读取数据，数据传输速率的提高通常与较低的内存访问延迟相关，低延迟对于实时应用和需要快速响应的工作负载非常重要，例如游戏、虚拟现实（VR）、高性能计算等，高速数据传输通常伴随着更高的能效，因为数据可以更快地传输到处理单元，使得处理器能够更快地完成工作，根据时间权重因子、数据传输速率、响应时间、内存带宽和内存容量数据计算数据总线位宽数，数据总线位宽的增加可以提高数据传输的带宽，更宽的数据总线允许在每个时钟周期内传输更多的数据，从而加速存储器读取速度，且更宽的数据总线意味着在每个时钟周期内可以传输更多的数据，从而减少了从存储器读取数据所需的时间，进而提高存储器读取速度。
在一个实施例中，所述根据所述节点数量和数据总线位宽数对存储器进行调节，以提高该存储器的读取速度的步骤S6，包括：
S61、根据所述节点数量将读取数据分为多个区段数据，并使用哈希函数将每个区段数据映射到一个环形空间，得到多个第一哈希环；
S62、使用哈希函数将每个节点映射到一个环形空间，得到多个第二哈希环；
S63、将多个所述第二哈希环与第一哈希环进行匹配，将多个区段数据的每个数据分配存储至每个节点上，得到多个节点数据分布区间；
S64、根据数据总线位宽数将每个所述节点数据分布区间的初始位宽进行增加，得到最终位宽数；
S65、采用最终位宽数对数据地址进行读取，以提高该存储器的读取速度。
如上述步骤S61-S65所述，本申请通过根据节点数量将读取数据分为多个区段数据，并使用哈希函数将每个区段数据映射到一个环形空间，得到多个第一哈希环，使用哈希函数将每个节点映射到一个环形空间，得到多个第二哈希环，将多个第二哈希环与第一哈希环进行匹配，将多个区段数据的每个数据分配存储至每个节点上，得到多个节点数据分布区间，通过使用哈希函数将数据映射到环形空间，并将节点映射到另一个环形空间，可以实现负载均衡，数据分布在环上，每个节点负责环上一定范围的数据，这有助于避免某些节点过载而其他节点空闲的情况，提高了系统的整体性能，通过哈希函数的映射，可以快速定位数据所在的节点，这减少了查找时间，有助于提高存储器读取速度。
在一个实施例中，所述采用最终位宽数对数据地址进行读取，以提高该存储器的读取速度的步骤S65，包括：
S651、存储器读取最终位宽数的数据地址，并判断相邻两个所述数据地址是否为连续地址；
若相邻两个所述数据地址不是连续地址，则存储器需要对最终位宽数的每个数据地址进行读取；
若相邻两个所述数据地址是连续地址，则获取相邻两个所述数据地址中的最低位地址；
S652、将所述最低位地址为奇数的数据地址判定为高位奇数地址，将所述最低位地址为偶数的数据地址判定为低位偶数地址，并使得存储器仅读取相邻两个所述数据地址中的低位偶数地址，以提高该存储器的读取速度。
如上述步骤S651-S652所述，本申请通过判断相邻两个数据地址是否为连续地址，若相邻两个数据地址不是连续地址，则需要对每个数据地址进行读取，若相邻两个数据地址是连续地址，则根据最低位地址数据是奇数或偶数决定使得存储器仅读取相邻两个所述数据地址中的低位偶数地址，以提高该存储器的读取速度，通过只读取低位偶数地址，可以确保相邻两个数据的低位部分在同一内存块中，这有助于减少内存访问次数，提高读取速度，例如，以32位MCU 为例，每次读取数据是32位，我们通过增加位宽使其达到64 位宽（即最终位宽数），我们一次读64位，由于64位和32位的读取速度也是40MHZ，只要是在读取相连的两个地址，只读取偶数地址的数据，奇数地址的数据就不读，用最低位地址来选择高32位（奇数地址）还是低32位数据（偶数地址），从而可以实现等效的读取就是80MHZ，如果MCU不是读取连续地址数据，那还是需要分别读取，等效速度还是40MHZ，由于MCU一个特点就是大部分（80% 以上的概率）是连续读取的，所以可以极大的提高读取速度。
本申请还提供一种存储器的读取装置，包括：
第一获取模块1，用于获取存储器的内存特征信息，其中，所述内存特征信息包括内存插槽数量特征信息和内存模块规格特征信息；
第二获取模块2，用于根据所述内存插槽数量特征信息和内存模块规格特征信息获取内存容量数据；
第三获取模块3，用于获取存储器的响应时间、内存带宽和地址特征信息，其中，所述地址特征信息包括地址线位数和物理地址位数；
第一计算模块4，用于根据所述地址线位数和物理地址位数获取内存地址范围数据，并根据所述内存地址范围数据计算节点数量；
第二计算模块5，用于根据所述响应时间、内存带宽和内存容量数据计算数据总线位宽数；
调节模块6，用于根据所述节点数量和数据总线位宽数对存储器进行调节，以提高该存储器的读取速度。
在一个实施例中，所述第一计算模块4，包括：
第一获取单元，用于根据所述地址线位数获取地址空间大小；
第一计算单元，用于根据所述地址空间大小和物理地址位数计算内存地址范围数据，其中，计算公式为：；
其中，表示内存地址范围数据，/>表示地址空间大小，/>表示物理地址位数；
第二获取单元，用于根据所述内存地址范围数据获取节点的起始地址和结束地址；
第三获取单元，用于根据所述起始地址和结束地址获取寻址数据；
第二计算单元，用于根据所述内存地址范围数据和寻址数据计算节点数量，其中，计算公式为：；
其中，表示节点数量，/>表示内存地址范围数据，/>表示寻址数据。
本申请还提供了一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述存储器的读取方法的步骤。
如图3所示，本申请还提供了一种计算机设备，该计算机设备可以是服务器，其内部结构可以如图3所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设计的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于基于云SaaS平台的低代码开发方法的过程需要的所有数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现基于云SaaS平台的低代码开发方法。
本领域技术人员可以理解，图3中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定。
本申请还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述存储器的读取方法的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储与一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的和实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可以包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM通过多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双速据率SDRAM（SSRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink）DRAM（SLDRAM）、存储器总线（Rambus）直接RAM（RDRAM）、直接存储器总线动态RAM（DRDRAM）、以及存储器总线动态RAM（RDRAM）等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、装置、物品或者方法不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、装置、物品或者方法所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、装置、物品或者方法中还存在另外的相同要素。
以上所述仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种存储器的读取方法，其特征在于，包括：
获取存储器的内存特征信息，其中，所述内存特征信息包括内存插槽数量特征信息和内存模块规格特征信息；
根据所述内存插槽数量特征信息和内存模块规格特征信息获取内存容量数据；
获取存储器的响应时间、内存带宽和地址特征信息，其中，所述地址特征信息包括地址线位数和物理地址位数；
根据所述地址线位数和物理地址位数获取内存地址范围数据，并根据所述内存地址范围数据计算节点数量；
根据所述响应时间、内存带宽和内存容量数据计算数据总线位宽数；
根据所述节点数量和数据总线位宽数对存储器进行调节，以提高该存储器的读取速度。
2.根据权利要求1所述的存储器的读取方法，其特征在于，所述根据所述内存插槽数量特征信息和内存模块规格特征信息获取内存容量数据的步骤，包括：
获取内存插槽数量特征信息和内存模块规格特征信息；
根据所述内存模块规格特征信息获取内存模块速度和内存延迟；
根据所述内存插槽数量特征信息、内存模块速度和内存延迟计算内存容量数据，其中，计算公式为：；
其中，表示内存容量数据，/>表示内存插槽数量特征信息，/>表示内存模块速度，/>表示内存延迟。
3.根据权利要求1所述的存储器的读取方法，其特征在于，所述根据所述地址线位数和物理地址位数获取内存地址范围数据，并根据所述内存地址范围数据计算节点数量的步骤，包括：
根据所述地址线位数获取地址空间大小；
根据所述地址空间大小和物理地址位数计算内存地址范围数据，其中，计算公式为：；
其中，表示内存地址范围数据，/>表示地址空间大小，/>表示物理地址位数；
根据所述内存地址范围数据获取节点的起始地址和结束地址；
根据所述起始地址和结束地址获取寻址数据；
根据所述内存地址范围数据和寻址数据计算节点数量，其中，计算公式为：；
其中，表示节点数量，/>表示内存地址范围数据，/>表示寻址数据。
4.根据权利要求1所述的存储器的读取方法，其特征在于，所述根据所述响应时间、内存带宽和内存容量数据计算数据总线位宽数的步骤，包括：
根据所述内存带宽和内存容量数据计算数据传输速率，其中，计算公式为：；
其中，表示数据传输速率，/>表示内存带宽，/>表示内存容量数据;
根据所述响应时间获取时间权重因子；
根据所述时间权重因子、数据传输速率、响应时间、内存带宽和内存容量数据计算数据总线位宽数，其中，计算公式为：；
其中，表示数据总线位宽数，/>表示内存带宽，/>表示内存容量数据，/>表示响应时间，/>表示数据传输速率，/>表示传输系数。
5.根据权利要求1所述的存储器的读取方法，其特征在于，所述根据所述节点数量和数据总线位宽数对存储器进行调节，以提高该存储器的读取速度的步骤，包括：
根据所述节点数量将读取数据分为多个区段数据，并使用哈希函数将每个区段数据映射到一个环形空间，得到多个第一哈希环；
使用哈希函数将每个节点映射到一个环形空间，得到多个第二哈希环；
将多个所述第二哈希环与第一哈希环进行匹配，将多个区段数据的每个数据分配存储至每个节点上，得到多个节点数据分布区间；
根据数据总线位宽数将每个所述节点数据分布区间的初始位宽进行增加，得到最终位宽数；
采用最终位宽数对数据地址进行读取，以提高该存储器的读取速度。
6.根据权利要求5所述的存储器的读取方法，其特征在于，所述采用最终位宽数对数据地址进行读取，以提高该存储器的读取速度的步骤，包括：
存储器读取最终位宽数的数据地址，并判断相邻两个所述数据地址是否为连续地址；
若相邻两个所述数据地址不是连续地址，则存储器需要对最终位宽数的每个数据地址进行读取；
若相邻两个所述数据地址是连续地址，则获取相邻两个所述数据地址中的最低位地址，并将所述最低位地址为奇数的数据地址判定为高位奇数地址，将所述最低位地址为偶数的数据地址判定为低位偶数地址，并使得存储器仅读取相邻两个所述数据地址中的低位偶数地址，以提高该存储器的读取速度。
7.一种存储器的读取装置，其特征在于，包括：
第一获取模块，用于获取存储器的内存特征信息，其中，所述内存特征信息包括内存插槽数量特征信息和内存模块规格特征信息；
第二获取模块，用于根据所述内存插槽数量特征信息和内存模块规格特征信息获取内存容量数据；
第三获取模块，用于获取存储器的响应时间、内存带宽和地址特征信息，其中，所述地址特征信息包括地址线位数和物理地址位数；
第一计算模块，用于根据所述地址线位数和物理地址位数获取内存地址范围数据，并根据所述内存地址范围数据计算节点数量；
第二计算模块，用于根据所述响应时间、内存带宽和内存容量数据计算数据总线位宽数；
调节模块，用于根据所述节点数量和数据总线位宽数对存储器进行调节，以提高该存储器的读取速度。
8.根据权利要求7所述的存储器的读取装置，其特征在于，所述第一计算模块，包括：
第一获取单元，用于根据所述地址线位数获取地址空间大小；
第一计算单元，用于根据所述地址空间大小和物理地址位数计算内存地址范围数据，其中，计算公式为：；
其中，其中，表示内存地址范围数据，/>表示地址空间大小，/>表示物理地址位数；
第二获取单元，用于根据所述内存地址范围数据获取节点的起始地址和结束地址；
第三获取单元，用于根据所述起始地址和结束地址获取寻址数据；
第二计算单元，用于根据所述内存地址范围数据和寻址数据计算节点数量，其中，计算公式为：；
其中，表示节点数量，/>表示内存地址范围数据，/>表示寻址数据。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至6中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至6中任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410600424.5A CN118170694A (zh) | 2024-05-15 | 2024-05-15 | 存储器的读取方法、装置和计算机设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410600424.5A CN118170694A (zh) | 2024-05-15 | 2024-05-15 | 存储器的读取方法、装置和计算机设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118170694A true CN118170694A (zh) | 2024-06-11 |
Family
ID=91349007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410600424.5A Pending CN118170694A (zh) | 2024-05-15 | 2024-05-15 | 存储器的读取方法、装置和计算机设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118170694A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110167228A1 (en) * | 2007-12-21 | 2011-07-07 | Panasonic Corporation | Memory device and memory device control method |
| US20170153945A1 (en) * | 2015-12-01 | 2017-06-01 | Nvidia Corporation | Memory management systems and methods |
| CN116048414A (zh) * | 2023-01-30 | 2023-05-02 | 联想（上海）信息技术有限公司 | 一种设备的数据读取方法及电子设备 |
-
2024
- 2024-05-15 CN CN202410600424.5A patent/CN118170694A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110167228A1 (en) * | 2007-12-21 | 2011-07-07 | Panasonic Corporation | Memory device and memory device control method |
| US20170153945A1 (en) * | 2015-12-01 | 2017-06-01 | Nvidia Corporation | Memory management systems and methods |
| CN116048414A (zh) * | 2023-01-30 | 2023-05-02 | 联想（上海）信息技术有限公司 | 一种设备的数据读取方法及电子设备 |
Non-Patent Citations (1)
| Title |
|---|
| 陈小文;陈书明;鲁中海;AXEL JANTSCH;: "多核处理器中混合分布式共享存储空间的实时划分技术", 计算机工程与科学, no. 07, 15 July 2012 (2012-07-15) * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9189415B2 (en) | EDRAM refresh in a high performance cache architecture | |
| US7707328B2 (en) | Memory access control circuit | |
| EP0179401A2 (en) | Dynamically allocated local/global storage system | |
| US20150113230A1 (en) | Directory storage method and query method, and node controller | |
| US8244972B2 (en) | Optimizing EDRAM refresh rates in a high performance cache architecture | |
| US20050169092A1 (en) | Network packet buffer allocation optimization in memory bank systems | |
| CN114185818B (zh) | 基于扩展页表的gpu访存自适应优化方法及装置 | |
| CN108845958B (zh) | 一种交织器映射和动态内存管理系统及方法 | |
| KR102316271B1 (ko) | 데이터 저장장치의 주소 맵핑 테이블 운용 방법 | |
| CN107969153B (zh) | 一种资源分配方法、装置及numa系统 | |
| JP2022539285A (ja) | キャッシュの割当方法と装置、記憶媒体、電子装置 | |
| CN115168247B (zh) | 用于并行处理器中动态共享存储空间的方法及相应处理器 | |
| WO2024036985A1 (zh) | 存储系统及其计算存储处理器、固体硬盘和数据读写方法 | |
| CN116235153A (zh) | 用于高效存储器内处理系统的硬件软件协作地址映射方案 | |
| CN115794680A (zh) | 一种基于硬件克隆技术的多核操作系统及其控制方法 | |
| US20190272230A1 (en) | Memory Allocation Method and Device | |
| US10366008B2 (en) | Tag and data organization in large memory caches | |
| CN118170694A (zh) | 存储器的读取方法、装置和计算机设备 | |
| CN111966607A (zh) | 双倍速率存储器的访问方法及系统 | |
| CN112513824B (zh) | 一种内存交织方法及装置 | |
| CN116126528A (zh) | 资源分配方法、缓存状态控制方法及相关设备 | |
| CN115712581A (zh) | 数据访问方法、存储系统及存储节点 | |
| CN109032967B (zh) | 一种基于三维众核处理器的Cache地址映射方法 | |
| US6433786B1 (en) | Memory architecture for video graphics environment | |
| JP3417473B2 (ja) | メモリアクセスシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |