CN111966607A - 双倍速率存储器的访问方法及系统 - Google Patents
双倍速率存储器的访问方法及系统 Download PDFInfo
- Publication number
- CN111966607A CN111966607A CN202010932165.8A CN202010932165A CN111966607A CN 111966607 A CN111966607 A CN 111966607A CN 202010932165 A CN202010932165 A CN 202010932165A CN 111966607 A CN111966607 A CN 111966607A
- Authority
- CN
- China
- Prior art keywords
- address
- access
- service
- service identifier
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
Abstract
本申请提供一种双倍速率存储器的访问方法及系统,该方法包括:接收业务访问命令,所述业务访问命令包括访问地址和业务标识;根据所述业务标识,获取与所述业务标识对应的地址映射模式;不同业务标识的地址映射模式不同;将所述访问地址按照所述地址映射模式映射得到访问DDR双倍速率存储器的物理地址;其中,所述业务标识对应的相邻访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库。该方法有效避免或者减少了bank冲突的情况,提高了双倍速率存储器的访问效率。
Description
技术领域
本申请涉及存储器技术领域,特别涉及一种双倍速率存储器的访问方法及系统。
背景技术
为了获得较高的内存带宽,双倍速率存储器(Double Data Rate SDRAM,简称DDR)划分了多个存储库,称为bank存储库,不同的bank存储库可以同时访问,提升访问效率。
在访问DDR时,要先将命令下发的访问地址按照地址映射的策略,映射至DDR的物理地址,包括row地址、bank地址、col地址等。两个命令的访问地址之间,经过地址映射后,有几种关系:同bank同row(同page)、不同bank、同bank不同row等类型。其中,同bank不同row即为bank冲突。结合DDR的时序行为特性,当两个命令的访问地址映射至同page时,访问效率最高,而当两个命令的访问地址映射成bank冲突的情况时,访问效率是最低的。
一些典型的静态地址映射方案,旨在提供一个命令的地址的统一的映射关系,将这些命令间映射为尽量多的同page或者是不同bank的关系,尽量少的bank冲突的关系。但是在一些较复杂的系统中,静态地址映射的方案通常有较大的局限性,无法有效地提升DDR的访问效率。
发明内容
本申请实施例提供一种双倍速率存储器的访问方法,所述方法包括:
接收业务访问命令,所述业务访问命令包括访问地址和业务标识;
根据所述业务标识,获取与所述业务标识对应的地址映射模式;不同业务标识对应的地址映射模式不同;
将所述访问地址按照所述地址映射模式映射得到访问DDR双倍速率存储器的物理地址;
其中,所述业务标识对应的相邻访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库。
在一实施例中,所述业务标识对应的所有访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库。
在一实施例中,所述业务标识对应多个地址空间,所述接收业务访问命令,包括:
按序循环接收对所述业务标识对应的地址空间的业务访问命令。
在一实施例中,在所述接收业务访问命令之前,所述方法还包括:
针对每个业务标识,为所述业务标识分配多个地址空间。
在一实施例中,每个所述地址空间的起始地址通过所述地址映射模式映射到不同的bank存储库。
另一方面,本申请还提供一种双倍速率存储器的访问系统,所述系统包括:
处理器,用于下发业务访问命令;
DDR控制系统,连接所述处理器,用于执行本申请实施例提供的双倍速率存储器的访问方法。
在一实施例中,所述DDR控制系统包括:
DDR控制器接口转换装置,用于接收所述业务访问命令;
DDR动态地址映射装置,用于根据所述业务标识,获取与所述业务标识对应的地址映射模式;不同业务标识对应的地址映射模式不同;将所述访问地址按照所述地址映射模式映射得到访问双倍速率存储器的物理地址;其中,所述业务标识对应的相邻访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库;
DDR主控装置,用于访问所述双倍速率存储器的物理地址。
在一实施例中,所述业务标识对应的所有访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库。
在一实施例中,所述DDR控制器接口转换装置还用于按序循环接收对所述业务标识对应的地址空间的业务访问命令。
在一实施例中,每个所述地址空间的起始地址通过所述地址映射模式映射到不同的bank存储库。
本申请上述实施例提供的技术方案,通过接收业务访问命令,根据业务标识获取对应的地址映射模式,将访问地址按照所述地址映射模式映射得到访问双倍速率存储器的物理地址,并且通过该地址映射模式,将相邻访问命令的访问地址映射到不同的bank存储库,实现了双倍速率存储器的动态地址映射,根据不同的业务访问特点,配置与业务标识对应的地址映射模式,有效避免或者减少了bank冲突的情况,提高了双倍速率存储器的访问效率。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍。
图1为本申请一实施例提供的双倍速率存储器的访问方法的流程示意图;
图2为本申请一实施例提供的业务1的地址映射模式示意图;
图3为本申请一实施例提供的业务2的地址映射模式示意图;
图4为本申请一实施例提供的双倍速率存储器的访问系统的框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
图1为本申请一实施例提供的双倍速率存储器的访问方法的流程示意图。如图1所示,该方法包括以下步骤S110-S130。
步骤S110:接收业务访问命令,所述业务访问命令包括访问地址和业务标识。
其中,业务访问命令是指根据业务需求,对于存储空间的访问命令。该访问命令可以是对某一特定存储区域的读写操作。业务访问命令包括访问地址和业务标识。其中,访问地址是指机器语言指令中的逻辑地址。为区分不同的业务,为每个业务都配置一个特定标识,即业务标识。根据业务的实际需求,每个业务可以对应一条或者多条访问命令。
步骤S120:根据所述业务标识,获取与所述业务标识对应的地址映射模式;不同业务标识的地址映射模式不同。
为了访问双倍速率存储器中的地址单元,要将接收的业务访问命令中的访问地址映射成双倍速率存储器的物理地址。地址映射模式就是指将访问地址映射成双倍速率存储器的物理地址的映射规则或者策略。
由于不同业务标识所对应的业务访问命令中,访问地址的长度或者命令下发的次序可能不同,所有的业务访问命令都采用同样的地址映射模式,可能出现大量的bank冲突的情况,严重影响双倍速率存储器的访问效率。因此,在接收业务访问命令之前,可以根据不同的业务标识配置不同的地址映射模式。本步骤中,根据业务标识,在已经配置好的全部地址映射模式中,获取与业务标识对应的地址映射模式。
步骤S130:将所述访问地址按照所述地址映射模式映射得到访问双倍速率存储器的物理地址;其中,所述业务标识对应的相邻访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库。
其中,相邻访问命令是指在同一业务中,依次连续下发的两条访问命令。在相邻的两条命令间,为了避免bank冲突的情况,地址映射模式被配置为将同一业务标识对应的相邻访问命令的访问地址映射到不同的bank存储库。
本步骤中,将访问地址按照上一步骤中获取的地址映射模式映射得到访问双倍速率存储器的物理地址。并且,同一业务标识对应的相邻访问命令的访问地址通过与业务标识对应的地址映射模式映射到不同的bank存储库。
本申请上述实施例提供的技术方案,通过接收业务访问命令,根据业务标识获取对应的地址映射模式,将访问地址按照所述地址映射模式映射得到访问双倍速率存储器的物理地址,并且通过该地址映射模式,将相邻访问命令的访问地址映射到不同的bank存储库,实现了双倍速率存储器的动态地址映射,根据不同的业务访问特点,配置与业务标识对应的地址映射模式,有效避免或者减少了bank冲突的情况,提高了双倍速率存储器的访问效率。
在一实施例中,所述业务标识对应的所有访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库。
为了进一步避免bank冲突的情况,可以配置地址映射模式,将同一业务标识对应的所有访问命令的访问地址都映射到不同的bank存储库。
在一实施例中,所述业务标识对应多个地址空间,所述接收业务访问命令,包括:按序循环接收对所述业务标识对应的地址空间的业务访问命令。
在接收业务访问命令之前,可以针对每个业务标识,为所述业务标识分配多个地址空间。其中,地址空间是指一段连续的访问地址空间。本步骤中,可以首先接收第一个地址空间的业务访问命令,再依次按序接收第二个地址空间、第三个地址空间的业务访问命令,当接收最后一个地址空间的业务访问命令之后,再接收第一个地址空间的业务访问命令,如此按序循环接收。
在一实施例中,如图2所示,业务1有8个地址空间:地址空间0-地址空间7,每个地址空间的大小是64MB,这8个地址空间分配的是从0地址开始的连续的8个64MB空间。地址空间0的起始地址为0,地址空间21的起始地址为0x4000000,地址空间2的起始地址为0x8000000(地址空间单位为BYTE)……以此类推。在一实施例中,业务1的每个访问命令中访问地址的长度都为128bit,则对于每个地址空间来说,每次访问的长度都为128bit,即业务1依次访问的地址空间的起始地址为:0(地址空间0),0x0400000(地址空间1),0x0800000(地址空间2),……,0x1C000000(地址空间7),0x80(地址空间0),0x0400080(地址空间1)……如此按序循环接收业务访问命令。
在一实施例中,每个所述地址空间的起始地址通过所述地址映射模式映射到不同的bank存储库。
由于每个业务可以对应多个地址空间,且业务访问命令是根据地址空间按序循环接收的,因此相邻的两条业务访问命令对应的是不同的地址空间。将每个地址空间的起始地址通过地址映射模式映射到不同的bank存储库,即可实现将相邻的两条业务访问命令中的访问地址映射到不同的bank存储库。
如图2所示,双倍速率存储器的物理地址可以用{bank,row,col,dw}的组合来表示。其中,bank数目为8,可以用3个bit位来表示;row代表双倍速率存储器的行地址,可以用16个bit位来表示;col代表双倍速率存储器的列地址,可以用10个bit位来表示,dw代表双倍速率存储器的总线位宽,可以用2个bit位来表示,则双倍速率存储器的物理地址可以用31bit表示。访问地址共8BYTE,将访问地址转化为二进制后共31个bit(舍去第一位的0)。则业务1对应的地址映射模式,可以是按照某一地址映射公式,将访问地址的每个bit位,一一对应地映射到物理地址的每个bit位上。该地址映射公式可以是{row[15:14],bank[2:0],row[13:0],col[9:0],dw[1:0]}=addr[30:0],其中addr代表访问地址,即将访问地址的30至29位映射到row地址的15至14位,将访问地址的28至26位映射到bank地址的2至0位,将访问地址的25至12位映射至row地址的13至0位,将访问地址的11至2位映射到col地址的9至0位,将访问地址的1至0位映射至dw地址的1至0位。
表1所示为访问地址0x1C000080通过该地址映射公式映射至双倍速率存储器的物理地址。访问地址0x1C000080转化为二进制位后可以表示为001_1100_0000_0000_0000_0000_1000_0000。则通过该地址映射公式,映射得到的物理地址为row[15:0]=0000_0000_0000_0000,bank[2:0]=111,col[9:0]=00_0010_0000,dw[1:0]=00。
表1业务1地址映射表
续表1
通过该地址映射公式,可以将每个地址空间的起始地址都映射到不同的bank存储库中。例如,地址空间0的起始地址为0,则映射后的bank地址也为0;地址空间1的起始地址为0x4000000,二进制表示为000_0100_0000_0000_0000_0000_0000_0000,其第28位至26位为001,则映射后的bank地址为1;地址空间2的起始地址为0x8000000,二进制表示为000_1000_0000_0000_0000_0000_0000_0000,其第28位至26位为010,则映射后的bank地址为2。可以看出,由于每个地址空间的容量为64MB,则将访问地址的28至26位映射至bank地址时,当地址空间变化时,bank地址也恰好变化,即每个地址空间的起始地址都映射到了不同的bank存储库中。
在另一实施例中,如图3所示,业务2有4个地址空间:地址空间0-地址空间3,每个地址空间的大小是2MB,这4个地址空间分配的是从0x20000000地址开始的连续的4个2MB空间,同样根据地址空间,按序循环接收业务2的访问命令。业务2的地址映射公式为:{row[15:9],bank[2:0],row[8:0],col[9:0],dw[1:0]}=addr[30:0],即将访问地址的30至24位映射到row地址的15至9位,将访问地址的23至21位映射到bank地址的2至0位,将访问地址的20至12位映射至row地址的8至0位,将访问地址的11至2位映射到col地址的9至0位,将访问地址的1至0位映射至dw地址的1至0位。
按照业务2的地址映射公式映射之后,由于业务2的每段地址空间大小为2MB,因此将访问地址的23至21位映射到bank地址,可以保证每个地址空间的起始地址映射到不同的bank存储库。
如果是采用静态地址映射的方式,则要么是统一地选择业务1的地址映射模式,要么是统一地选择业务2的地址映射模式。比如统一采用业务1的地址映射模式,那么业务2的2个相邻命令的地址会被映射成bank冲突的关系。相同的,如果是统一采用业务2的地址映射模式,那么业务1的2个相邻命令也会被映射成bank冲突的关系。因此,针对不同的业务标识,如果采用相同的地址映射模式,会导致相邻的访问命令被映射成bank冲突的关系。采用本申请实施例提供的方法,根据业务标识,采用与业务标识对应的地址映射模式,可以有效解决这一问题。
本申请实施例还提供了一种双倍速率存储器的访问系统400,如图4所示,该系统包括:处理器410和DDR控制系统420。
处理器410,用于下发业务访问命令。
DDR控制系统420,连接处理器410,用于执行本申请实施例提供的双倍速率存储器的访问方法。
在一实施例中,DDR控制系统420包括:DDR控制器接口转换装置421、DDR动态地址映射装置422和DDR主控装置423。
DDR控制器接口转换装置421,用于接收所述业务访问命令。
DDR动态地址映射装置422,用于根据所述业务标识,获取与所述业务标识对应的地址映射模式;不同业务标识的地址映射模式不同;将所述访问地址按照所述地址映射模式映射得到访问双倍速率存储器的物理地址;其中,所述业务标识对应的相邻访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库。
DDR主控装置423,用于访问所述双倍速率存储器的物理地址。
在一实施例中,所述业务标识对应的所有访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库。
在一实施例中,DDR控制器接口转换装置411还用于按序循环接收对所述业务标识对应的地址空间的业务访问命令。
在一实施例中,每个所述地址空间的起始地址通过所述地址映射模式映射到不同的bank存储库。
上述装置中各个装置的功能和作用的实现过程具体详见上述双倍速率存储器的访问方法中对应步骤的实现过程,在此不再赘述。
在本申请所提供的几个实施例中,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
Claims (10)
1.一种双倍速率存储器的访问方法,其特征在于,所述方法包括:
接收业务访问命令,所述业务访问命令包括访问地址和业务标识;
根据所述业务标识,获取与所述业务标识对应的地址映射模式;不同业务标识对应的地址映射模式不同;
将所述访问地址按照所述地址映射模式映射得到访问DDR双倍速率存储器的物理地址;
其中,所述业务标识对应的相邻访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库。
2.根据权利要求1所述的方法,其特征在于,所述业务标识对应的所有访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库。
3.根据权利要求1所述的方法,其特征在于,所述业务标识对应多个地址空间,所述接收业务访问命令,包括:
按序循环接收对所述业务标识对应的地址空间的业务访问命令。
4.根据权利要求3所述的方法,其特征在于,在所述接收业务访问命令之前,所述方法还包括:
针对每个业务标识,为所述业务标识分配多个地址空间。
5.根据权利要求3所述的方法,其特征在于,每个所述地址空间的起始地址通过所述地址映射模式映射到不同的bank存储库。
6.一种双倍速率存储器的访问系统,其特征在于,所述系统包括:
处理器,用于下发业务访问命令;
DDR控制系统,连接所述处理器,用于执行本申请权利要求1-5任一项所述的双倍速率存储器的访问方法。
7.根据权利要求6所述的访问系统,其特征在于,所述DDR控制系统包括:
DDR控制器接口转换装置,用于接收所述业务访问命令;
DDR动态地址映射装置,用于根据所述业务标识,获取与所述业务标识对应的地址映射模式;不同业务标识对应的地址映射模式不同;将所述访问地址按照所述地址映射模式映射得到访问双倍速率存储器的物理地址;其中,所述业务标识对应的相邻访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库;
DDR主控装置,用于访问所述双倍速率存储器的物理地址。
8.根据权利要求7所述的访问系统,其特征在于,所述业务标识对应的所有访问命令的访问地址通过所述业务标识对应的地址映射模式映射到不同的bank存储库。
9.根据权利要求7所述的访问系统,其特征在于,所述DDR控制器接口转换装置还用于按序循环接收对所述业务标识对应的地址空间的业务访问命令。
10.根据权利要求9所述的访问系统,其特征在于,每个所述地址空间的起始地址通过所述地址映射模式映射到不同的bank存储库。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010932165.8A CN111966607A (zh) | 2020-09-07 | 2020-09-07 | 双倍速率存储器的访问方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010932165.8A CN111966607A (zh) | 2020-09-07 | 2020-09-07 | 双倍速率存储器的访问方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111966607A true CN111966607A (zh) | 2020-11-20 |
Family
ID=73392534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010932165.8A Pending CN111966607A (zh) | 2020-09-07 | 2020-09-07 | 双倍速率存储器的访问方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111966607A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112767978A (zh) * | 2021-01-11 | 2021-05-07 | 湖南国科微电子股份有限公司 | 一种ddr命令调度方法、装置、设备及介质 |
CN114385089A (zh) * | 2022-03-22 | 2022-04-22 | 北京清微智能信息技术有限公司 | 一种基于交叉编址的动态bank存储方法、装置及电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100274960A1 (en) * | 2009-04-24 | 2010-10-28 | Lee Kun-Bin | Memory control method of memory device and memory control system thereof |
CN102662853A (zh) * | 2012-03-22 | 2012-09-12 | 北京北大众志微系统科技有限责任公司 | 实现使用存储级并行的内存管理方法及装置 |
WO2014031540A1 (en) * | 2012-08-20 | 2014-02-27 | Cameron Donald Kevin | Processing resource allocation |
CN106294192A (zh) * | 2015-05-26 | 2017-01-04 | 龙芯中科技术有限公司 | 内存分配方法、内存分配装置及服务器 |
CN108959105A (zh) * | 2017-05-17 | 2018-12-07 | 深圳市中兴微电子技术有限公司 | 一种实现地址映射的方法及装置 |
-
2020
- 2020-09-07 CN CN202010932165.8A patent/CN111966607A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100274960A1 (en) * | 2009-04-24 | 2010-10-28 | Lee Kun-Bin | Memory control method of memory device and memory control system thereof |
CN102662853A (zh) * | 2012-03-22 | 2012-09-12 | 北京北大众志微系统科技有限责任公司 | 实现使用存储级并行的内存管理方法及装置 |
WO2014031540A1 (en) * | 2012-08-20 | 2014-02-27 | Cameron Donald Kevin | Processing resource allocation |
CN106294192A (zh) * | 2015-05-26 | 2017-01-04 | 龙芯中科技术有限公司 | 内存分配方法、内存分配装置及服务器 |
CN108959105A (zh) * | 2017-05-17 | 2018-12-07 | 深圳市中兴微电子技术有限公司 | 一种实现地址映射的方法及装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112767978A (zh) * | 2021-01-11 | 2021-05-07 | 湖南国科微电子股份有限公司 | 一种ddr命令调度方法、装置、设备及介质 |
CN114385089A (zh) * | 2022-03-22 | 2022-04-22 | 北京清微智能信息技术有限公司 | 一种基于交叉编址的动态bank存储方法、装置及电子设备 |
CN114385089B (zh) * | 2022-03-22 | 2022-08-05 | 北京清微智能信息技术有限公司 | 一种基于交叉编址的动态bank存储方法、装置及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6968440B2 (en) | Systems and methods for processor memory allocation | |
CN1977336B (zh) | 改善支持多存储器访问延迟的计算机存储器系统的性能的系统和方法 | |
US11347444B2 (en) | Memory device for controlling operations according to different access units of memory | |
JP4771654B2 (ja) | メモリバンクへのアドレスのマッピングをするメモリコントローラ | |
CN114185818B (zh) | 基于扩展页表的gpu访存自适应优化方法及装置 | |
CN111966607A (zh) | 双倍速率存储器的访问方法及系统 | |
CN103019884A (zh) | 基于虚拟机快照的内存页去重方法及装置 | |
JP2002073412A (ja) | メモリへのアクセス方法及びメモリ | |
CN112506823B (zh) | 一种fpga数据读写方法、装置、设备及可读存储介质 | |
CN116431530B (zh) | 一种cxl内存模组、内存的处理方法及计算机系统 | |
CN115982078A (zh) | 一种cxl内存模组及内存存储系统 | |
KR20030053457A (ko) | 증가된 대역폭을 위한 메모리 시스템 | |
CN113282249A (zh) | 一种数据处理方法、系统、设备以及介质 | |
CN115033185A (zh) | 访存处理方法和装置、存储装置、芯片、板卡、电子设备 | |
US20070083708A1 (en) | Controller of redundant arrays of independent disks and operation method thereof | |
US6687786B1 (en) | Automated free entry management for content-addressable memory using virtual page pre-fetch | |
CN112513824B (zh) | 一种内存交织方法及装置 | |
US8495165B2 (en) | Server and method for the server to access a volume | |
CN115729849A (zh) | 内存管理方法及计算设备 | |
US8484411B1 (en) | System and method for improving access efficiency to a dynamic random access memory | |
US6742077B1 (en) | System for accessing a memory comprising interleaved memory modules having different capacities | |
CN116860184B (zh) | 磁盘读写加速方法、装置、阵列卡、服务器、设备和介质 | |
CN117393013B (zh) | 统计应用中的高效ddr控制方法及相关装置 | |
CN116705101B (zh) | 多psram颗粒芯片的数据处理方法、电子设备及存储介质 | |
CN115705298A (zh) | 一种存储设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201120 |