CN108959105A - 一种实现地址映射的方法及装置 - Google Patents

一种实现地址映射的方法及装置 Download PDF

Info

Publication number
CN108959105A
CN108959105A CN201710348450.3A CN201710348450A CN108959105A CN 108959105 A CN108959105 A CN 108959105A CN 201710348450 A CN201710348450 A CN 201710348450A CN 108959105 A CN108959105 A CN 108959105A
Authority
CN
China
Prior art keywords
address
bit
input
bank
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710348450.3A
Other languages
English (en)
Other versions
CN108959105B (zh
Inventor
张斯沁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201710348450.3A priority Critical patent/CN108959105B/zh
Publication of CN108959105A publication Critical patent/CN108959105A/zh
Application granted granted Critical
Publication of CN108959105B publication Critical patent/CN108959105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一种实现地址映射的方法及装置，包括：判断两个或两个以上主盘是否同时访问双倍速率同步动态随机存储器(DDR)；当两个或两个以上主盘同时访问DDR时，根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体(bank)。本发明实施例通过预设的地址预设规则将不同的主盘(master)的访问地址映射到不同的bank内，在多个master同时访问DDR，减小了bank冲突的概率，提高了DDR带宽。

Description

一种实现地址映射的方法及装置
技术领域
本文涉及但不限于片上系统技术，尤指一种实现地址映射的方法及装置。
背景技术
双倍速率同步动态随机存储器(DDR)在服务器、计算机、多媒体及智能家居等多个领域中广泛应用，随着产品的功能增强、超高清视频及虚拟现实等技术的发展，对片上系统SOC芯片的DDR的带宽要求也越来越高。
随着SOC芯片的主盘(Master)个数增多，多个Master同时访问DDR会增加同时访问DDR同一物理存储体(bank)的概率增大，会导致DDR带宽降低，目前，相关技术尚未提出有效的解决方案。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供一种实现地址映射的方法及装置，能够减小bank冲突的概率，提高DDR带宽。
本发明实施例提供了一种实现地址映射的方法，包括：
判断两个或两个以上主盘是否同时访问双倍速率同步动态随机存储器DDR；
当两个或两个以上主盘同时访问DDR时，根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体bank。
可选的，所述根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体包括：
将系统输入的地址与每一个物理存储体bank的起始地址和终止地址进行比对，当输入的地址落入其中一个bank的起始地址和终止地址之间时，按照第一地址映射规则在落入的bank中对输入的地址进行地址变换；和/或，
当系统输入的地址已经被使用时，按照第二地址映射规则对输入的地址进行地址反变换；和/或，
当系统输入的地址在所有bank的起始地址和终止地址外，且系统输入的地址未被使用，按照第三地址映射规则对输入的地址进行地址映射。
可选的，所述第一地址映射规则包括：
将输入的地址所落入的bank的低位插入到输入地址的第11比特和第12比特之间，将bank的输入地址中处于高位的第一相对比特和第二相对比特选出后，将未选出的其他输入地址按照一一对应的关系与从第十三比特位开始的输出地址实现映射；
其中，所述第一相对比特和所述第二相对比特从低位到高位连续排序。
可选的，所述第二地址映射规则包括：
将所述输入的地址所落入的bank的所述第一相对比特和所述第二相对比特的输出地址置0后，将输入地址从第14比特位开始与从第12比特位开始的未置0的输出地址按照一一对应关系实现映射。
可选的，所述根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体还包括：
若进行了所述地址变换，将比所述第二相对比特高一比特位的输入地址与第12比特的输入地址进行交换；
若进行了所述地址反变换，将比所述第二相对比特高一比特位的输出地址与第14比特的输出地址进行交换。
可选的，所述第三地址映射规则包括：
确定所述输入的地址所落入的bank中，按照输入地址与输出地址比特位相同的排序实现一一对应的映射。
可选的，所述主盘为处理器时，所述方法还包括：
将指令段和/或数据段映射到不同的bank。
另一方面，本发明实施例还提供一种实现地址映射的装置，包括：判断单元和映射单元；其中，
判断单元用于，判断两个或两个以上主盘是否同时访问双倍速率同步动态随机存储器DDR；
映射单元用于，当两个或两个以上主盘同时访问DDR时，根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体bank。
可选的，所述映射单元具体用于：
将系统输入的地址与每一个物理存储体bank的起始地址和终止地址进行比对，当输入的地址落入其中一个bank的起始地址和终止地址之间时，按照第一地址映射规则在落入的bank中对输入的地址进行地址变换；和/或，
当系统输入的地址已经被使用时，按照第二地址映射规则对输入的地址进行地址反变换；和/或，
当系统输入的地址在所有bank的起始地址和终止地址外，且系统输入的地址未被使用，按照第三地址映射规则对输入的地址进行地址映射。
可选的，所述第一地址映射规则包括：
将输入的地址所落入的bank的低位插入到输入地址的第11比特和第12比特之间，将bank的输入地址中处于高位的第一相对比特和第二相对比特选出后，将未选出的其他输入地址按照一一对应的关系与从第十三比特位开始的输出地址实现映射；
其中，所述第一相对比特和所述第二相对比特从低位到高位连续排序。
可选的，所述第二地址映射规则包括：
将所述输入的地址所落入的bank的所述第一相对比特和所述第二相对比特的输出地址置0后，将输入地址从第14比特位开始与从第12比特位开始的未置0的输出地址按照一一对应关系实现映射。
可选的，所述映射单元还用于：
若进行了所述地址变换，将比所述第二相对比特高一比特位的输入地址与第12比特的输入地址进行交换；
若进行了所述地址反变换，将比所述第二相对比特高一比特位的输出地址与第14比特的输出地址进行交换。
可选的，所述第三地址映射规则包括：
确定所述输入的地址所落入的bank中，按照输入地址与输出地址比特位相同的排序实现一一对应的映射。
可选的，所述主盘为处理器时，所述映射单元还用于：
将指令段和/或数据段映射到不同的bank。
与相关技术相比，本申请技术方案包括：判断两个或两个以上主盘是否同时访问双倍速率同步动态随机存储器(DDR)；当两个或两个以上主盘同时访问DDR时，根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体(bank)。本发明实施例通过预设的地址预设规则将不同的主盘(master)的访问地址映射到不同的bank内，在多个master同时访问DDR，减小了bank冲突的概率，提高了DDR带宽。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明实施例实现地址映射的方法的流程图；
图2为本发明可选实施例第一地址映射规则的示意图；
图3为本发明可选实施例第二地址映射规则的示意图；
图4为本发明可选实施例进行地址变换的示意图；
图5为本发明可选实施例进行地址变换的示意图；
图6为本发明实施例实现地址映射的装置的结构框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1为本发明实施例实现地址映射的方法的流程图，如图1所示，包括：
步骤100、判断两个或两个以上主盘是否同时访问双倍速率同步动态随机存储器(DDR)；
步骤101、当两个或两个以上主盘同时访问DDR时，根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体(bank)。
本发明实施例可以通过是否使能实施本发明实施例的地址映射规则，可以通过配置寄存器进行地址映射规则的存储。本发明实施例可以与相关技术中已有的地址映射方法相兼容。
可选的，本发明实施例根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体包括：
将系统输入的地址与每一个bank的起始地址和终止地址进行比对，当输入的地址落入其中一个bank的起始地址和终止地址之间时，按照第一地址映射规则在落入的bank中对输入的地址进行地址变换；和/或，
当系统输入的地址已经被使用时，按照第二地址映射规则对输入的地址进行地址反变换；这里，如果经过地址变换，假设地址1被映射到了地址2的位置，系统访问地址2，如果不进行地址反变换，则会改写地址1的数据，所以需要将地址2映射到地址1的位置；和/或，
当系统输入的地址在所有bank的起始地址和终止地址外，且系统输入的地址未被使用，按照第三地址映射规则对输入的地址进行地址映射。
可选的，本发明实施例第一地址映射规则包括：
将输入的地址所落入的bank的低位插入到输入地址的第11比特和第12比特之间，将bank的输入地址中处于高位的第一相对比特和第二相对比特选出后，将未选出的其他输入地址按照一一对应的关系与从第十三比特位开始的输出地址实现映射；
其中，第一相对比特和第二相对比特从低位到高位连续排序。
需要说明的时，处于高位为相关技术中已有的定义，例如、处于第12比特以上的地址，从低位到高位的连续排序为地址比特由小到大的排序，例如、第14比特和第15比特的地址为从低位到高位的连续排序，第25比特和第26比特的地址为从低位到高位的连续排序。
图2为本发明可选实施例第一地址映射规则的示意图，如图2所示，在输入地址的第11比特和第12比特之间插入了输入的地址所落入的bank的低位，输入的地址所落入的bank的低位通过左斜线填充的矩形表示，将bank的输入地址中处于高位的第一相对比特和第二相对比特(图2中的第27比特和第28比特)选出后，将未选出的其他输入地址按照一一对应的关系与从第十三比特位开始的输出地址实现映射。
可选的，本发明实施例第二地址映射规则包括：
将输入的地址所落入的bank的第一相对比特和第二相对比特的输出地址置0后，将输入地址从第14比特位开始与从第12比特位开始的未置0的输出地址按照一一对应关系实现映射。
图3为本发明可选实施例第二地址映射规则的示意图，如图3所示，将输入的地址所落入的bank的第一相对比特和第二相对比特(参照图2示例，为第27比特和第28比特)的输出地址置0后，将输入地址从第14比特位开始与从第12比特位开始的未置0的输出地址按照一一对应关系实现映射。
可选的，本发明实施例根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体还包括：
若进行了地址变换，将比第二相对比特高一比特位的输入地址与第12比特的输入地址进行交换。图4为本发明可选实施例进行地址变换的示意图，如图4所示，将比第二相对比特高一比特位(以图2示例的第28比特为例，比第二相对比特高一比特位为第29比特)的输入地址与第12比特的输入地址进行交换，这里，参照图2在输入地址的第11比特和第12比特之间插入了输入的地址所落入的bank的低位。
若进行了地址反变换，将比第二相对比特高一比特位的输出地址与第14比特的输出地址进行交换。图5为本发明可选实施例进行地址变换的示意图，如图5所示，将比第二相对比特高一比特位(以图2示例的第28比特为例，比第二相对比特高一比特位为第29比特)的输出地址与第14比特的输入地址进行交换，这里，参照图3在输入地址的第27比特和第28比特进行了置0处理。
可选的，本发明实施例第三地址映射规则包括：
确定输入的地址所落入的bank中，按照输入地址与输出地址比特位相同的排序实现一一对应的映射。
这里，按照输入地址与输出地址比特位相同的排序实现一一对应的映射包括：输入地址等于输出地址。
可选的，主盘为处理器时，本发明实施例方法还包括：
将指令段和/或数据段映射到不同的bank。
需要说明的是，本发明实施例处理器包括中央处理器(CPU)或图形处理器(DSP)。
本发明实施例通过预设的地址预设规则将不同的主盘(master)的访问地址映射到不同的bank内，在多个master同时访问DDR，减小了bank冲突的概率，提高了DDR带宽。
本发明实施例还提供一种计算机存储介质，计算机存储介质中存储有计算机可执行指令，计算机可执行指令用于执行上述实现地址映射的方法。
一种实现故障诊断的装置，包括：存储器和处理器；其中，
处理器被配置为执行存储器中的程序指令；
程序指令在处理器读取执行以下操作：
判断两个或两个以上主盘是否同时访问双倍速率同步动态随机存储器(DDR)；
当两个或两个以上主盘同时访问DDR时，根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体(bank)。
图6为本发明实施例实现地址映射的装置的结构框图，如图6所示，包括：判断单元和映射单元；其中，
判断单元用于，判断两个或两个以上主盘是否同时访问双倍速率同步动态随机存储器DDR；
映射单元用于，当两个或两个以上主盘同时访问DDR时，根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体bank。
可选的，映射单元具体用于：
将系统输入的地址与每一个物理存储体bank的起始地址和终止地址进行比对，当输入的地址落入其中一个bank的起始地址和终止地址之间时，按照第一地址映射规则在落入的bank中对输入的地址进行地址变换；和/或，
当系统输入的地址已经被使用时，按照第二地址映射规则对输入的地址进行地址反变换；和/或，
当系统输入的地址在所有bank的起始地址和终止地址外，且系统输入的地址未被使用，按照第三地址映射规则对输入的地址进行地址映射。
可选的，第一地址映射规则包括：
将输入的地址所落入的bank的低位插入到输入地址的第11比特和第12比特之间，将bank的输入地址中处于高位的第一相对比特和第二相对比特选出后，将未选出的其他输入地址按照一一对应的关系与从第十三比特位开始的输出地址实现映射；
其中，第一相对比特和第二相对比特从低位到高位连续排序。
可选的，第二地址映射规则包括：
将输入的地址所落入的bank的第一相对比特和第二相对比特的输出地址置0后，将输入地址从第14比特位开始与从第12比特位开始的未置0的输出地址按照一一对应关系实现映射。
可选的，映射单元还用于：
若进行了地址变换，将比第二相对比特高一比特位的输入地址与第12比特的输入地址进行交换；
若进行了地址反变换，将比第二相对比特高一比特位的输出地址与第14比特的输出地址进行交换。
可选的，第三地址映射规则包括：
确定输入的地址所落入的bank中，按照输入地址与输出地址比特位相同的排序实现一一对应的映射。
可选的，主盘为处理器时，映射单元还用于：
将指令段和/或数据段映射到不同的bank。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件(例如处理器)完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的每个模块/单元可以采用硬件的形式实现，例如通过集成电路来实现其相应功能，也可以采用软件功能模块的形式实现，例如通过处理器执行存储于存储器中的程序/指令来实现其相应功能。本发明不限制于任何特定形式的硬件和软件的结合。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (14)

1.一种实现地址映射的方法，其特征在于，包括：
判断两个或两个以上主盘是否同时访问双倍速率同步动态随机存储器DDR；
当两个或两个以上主盘同时访问DDR时，根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体bank。
2.根据权利要求1所述的方法，其特征在于，所述根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体包括：
将系统输入的地址与每一个物理存储体bank的起始地址和终止地址进行比对，当输入的地址落入其中一个bank的起始地址和终止地址之间时，按照第一地址映射规则在落入的bank中对输入的地址进行地址变换；和/或，
当系统输入的地址已经被使用时，按照第二地址映射规则对输入的地址进行地址反变换；和/或，
当系统输入的地址在所有bank的起始地址和终止地址外，且系统输入的地址未被使用，按照第三地址映射规则对输入的地址进行地址映射。
3.根据权利要求2所述的方法，其特征在于，所述第一地址映射规则包括：
将输入的地址所落入的bank的低位插入到输入地址的第11比特和第12比特之间，将bank的输入地址中处于高位的第一相对比特和第二相对比特选出后，将未选出的其他输入地址按照一一对应的关系与从第十三比特位开始的输出地址实现映射；
其中，所述第一相对比特和所述第二相对比特从低位到高位连续排序。
4.根据权利要求3所述的方法，其特征在于，所述第二地址映射规则包括：
将所述输入的地址所落入的bank的所述第一相对比特和所述第二相对比特的输出地址置0后，将输入地址从第14比特位开始与从第12比特位开始的未置0的输出地址按照一一对应关系实现映射。
5.根据权利要求3或4所述的方法，其特征在于，所述根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体还包括：
若进行了所述地址变换，将比所述第二相对比特高一比特位的输入地址与第12比特的输入地址进行交换；
若进行了所述地址反变换，将比所述第二相对比特高一比特位的输出地址与第14比特的输出地址进行交换。
6.根据权利要求1～4任一项所述的方法，其特征在于，所述第三地址映射规则包括：
确定所述输入的地址所落入的bank中，按照输入地址与输出地址比特位相同的排序实现一一对应的映射。
7.根据权利要求1～4任一项所述的方法，其特征在于，所述主盘为处理器时，所述方法还包括：
将指令段和/或数据段映射到不同的bank。
8.一种实现地址映射的装置，其特征在于，包括：判断单元和映射单元；其中，
判断单元用于，判断两个或两个以上主盘是否同时访问双倍速率同步动态随机存储器DDR；
映射单元用于，当两个或两个以上主盘同时访问DDR时，根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体bank。
9.根据权利要求8所述的装置，其特征在于，所述映射单元具体用于：
将系统输入的地址与每一个物理存储体bank的起始地址和终止地址进行比对，当输入的地址落入其中一个bank的起始地址和终止地址之间时，按照第一地址映射规则在落入的bank中对输入的地址进行地址变换；和/或，
当系统输入的地址已经被使用时，按照第二地址映射规则对输入的地址进行地址反变换；和/或，
当系统输入的地址在所有bank的起始地址和终止地址外，且系统输入的地址未被使用，按照第三地址映射规则对输入的地址进行地址映射。
10.根据权利要求9所述的装置，其特征在于，所述第一地址映射规则包括：
将输入的地址所落入的bank的低位插入到输入地址的第11比特和第12比特之间，将bank的输入地址中处于高位的第一相对比特和第二相对比特选出后，将未选出的其他输入地址按照一一对应的关系与从第十三比特位开始的输出地址实现映射；
其中，所述第一相对比特和所述第二相对比特从低位到高位连续排序。
11.根据权利要求10所述的装置，其特征在于，所述第二地址映射规则包括：
将所述输入的地址所落入的bank的所述第一相对比特和所述第二相对比特的输出地址置0后，将输入地址从第14比特位开始与从第12比特位开始的未置0的输出地址按照一一对应关系实现映射。
12.根据权利要求10或11所述的装置，其特征在于，所述映射单元还用于：
若进行了所述地址变换，将比所述第二相对比特高一比特位的输入地址与第12比特的输入地址进行交换；
若进行了所述地址反变换，将比所述第二相对比特高一比特位的输出地址与第14比特的输出地址进行交换。
13.根据权利要求8～11任一项所述的装置，其特征在于，所述第三地址映射规则包括：
确定所述输入的地址所落入的bank中，按照输入地址与输出地址比特位相同的排序实现一一对应的映射。
14.根据权利要求8～11任一项所述的装置，其特征在于，所述主盘为处理器时，所述映射单元还用于：
将指令段和/或数据段映射到不同的bank。
CN201710348450.3A 2017-05-17 2017-05-17 一种实现地址映射的方法及装置 Active CN108959105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710348450.3A CN108959105B (zh) 2017-05-17 2017-05-17 一种实现地址映射的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710348450.3A CN108959105B (zh) 2017-05-17 2017-05-17 一种实现地址映射的方法及装置

Publications (2)

Publication Number Publication Date
CN108959105A true CN108959105A (zh) 2018-12-07
CN108959105B CN108959105B (zh) 2023-12-22

Family

ID=64462485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710348450.3A Active CN108959105B (zh) 2017-05-17 2017-05-17 一种实现地址映射的方法及装置

Country Status (1)

Country Link
CN (1) CN108959105B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111858396A (zh) * 2020-07-27 2020-10-30 福州大学 一种存储器自适应地址映射方法及系统
CN111966607A (zh) * 2020-09-07 2020-11-20 湖南国科微电子股份有限公司 双倍速率存储器的访问方法及系统
WO2024066256A1 (zh) * 2022-09-28 2024-04-04 深圳市中兴微电子技术有限公司 存储器访问方法及系统、电子设备和计算机可读存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090313450A1 (en) * 2008-06-11 2009-12-17 Sony Corporation Memory control device and information processing apparatus
US20100274960A1 (en) * 2009-04-24 2010-10-28 Lee Kun-Bin Memory control method of memory device and memory control system thereof
US20140032873A1 (en) * 2011-12-28 2014-01-30 Serkan Ozdemir Workload adaptive address mapping
CN104850501A (zh) * 2015-04-29 2015-08-19 中国人民解放军国防科学技术大学 一种ddr存储器访存地址映射方法及访存地址映射单元
US20160275013A1 (en) * 2015-03-18 2016-09-22 International Business Machines Corporation Programmable memory mapping scheme with interleave properties
CN106356088A (zh) * 2015-07-15 2017-01-25 深圳市中兴微电子技术有限公司 一种数据处理方法及其装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090313450A1 (en) * 2008-06-11 2009-12-17 Sony Corporation Memory control device and information processing apparatus
US20100274960A1 (en) * 2009-04-24 2010-10-28 Lee Kun-Bin Memory control method of memory device and memory control system thereof
US20140032873A1 (en) * 2011-12-28 2014-01-30 Serkan Ozdemir Workload adaptive address mapping
US20160275013A1 (en) * 2015-03-18 2016-09-22 International Business Machines Corporation Programmable memory mapping scheme with interleave properties
CN104850501A (zh) * 2015-04-29 2015-08-19 中国人民解放军国防科学技术大学 一种ddr存储器访存地址映射方法及访存地址映射单元
CN106356088A (zh) * 2015-07-15 2017-01-25 深圳市中兴微电子技术有限公司 一种数据处理方法及其装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111858396A (zh) * 2020-07-27 2020-10-30 福州大学 一种存储器自适应地址映射方法及系统
CN111858396B (zh) * 2020-07-27 2023-07-28 福州大学 一种存储器自适应地址映射方法及系统
CN111966607A (zh) * 2020-09-07 2020-11-20 湖南国科微电子股份有限公司 双倍速率存储器的访问方法及系统
WO2024066256A1 (zh) * 2022-09-28 2024-04-04 深圳市中兴微电子技术有限公司 存储器访问方法及系统、电子设备和计算机可读存储介质

Also Published As

Publication number Publication date
CN108959105B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
TWI688922B (zh) 用於圖形硬體之非揮發性儲存之系統、儲存媒體及設備
US9934551B2 (en) Split storage of anti-aliased samples
WO2018194995A1 (en) Enhancing processing performance of artificial intelligence/machine hardware by data sharing and distribution as well as reuse of data in neuron buffer/line buffer
US7275123B2 (en) Method and apparatus for providing peer-to-peer data transfer within a computing environment
CN102597951B (zh) 一般目的使用的内部处理单元的存储器
CN108959105A (zh) 一种实现地址映射的方法及装置
JP2000112791A (ja) アドレス空間内のロ―カリティを視覚化する方法及び装置
US20230128653A1 (en) Memory device and method for controlling row hammer
CN105393228A (zh) 读写闪存中数据的方法、装置及用户设备
CN105474183A (zh) 存储器管理
CN107861888A (zh) Fpga卡用ddr的方法、系统、装置及可读存储介质
US11030714B2 (en) Wide key hash table for a graphics processing unit
US20240103755A1 (en) Data processing system and method for accessing heterogeneous memory system including processing unit
US20160034392A1 (en) Shared memory system
US11372756B2 (en) Memory pool management
US7483032B1 (en) Zero frame buffer
US20200327049A1 (en) Method and system for memory expansion with low overhead latency
CN109661650A (zh) 分布式共享存储器系统中的对象一致性
CN109634583B (zh) 一种基于SystemC和TLM模型的GPU颜色存储Cache模块的硬件及存储装置
CN203276273U (zh) 一种多gpu运算卡
US8842131B2 (en) System and method for framework clipping
CN109388584A (zh) 一种透过不同映址空间实现弹性且快速存取硬件内存队列方法
CN111625192B (zh) 一种元数据对象访问方法、装置、设备以及介质
US20240071446A1 (en) Apparatuses and methods for providing command having on-the-fly (otf) latency to memory
US20230088939A1 (en) Processing system that increases the capacity of a very fast memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant