JP3708493B2 - デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents
デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体 Download PDFInfo
- Publication number
- JP3708493B2 JP3708493B2 JP2002059998A JP2002059998A JP3708493B2 JP 3708493 B2 JP3708493 B2 JP 3708493B2 JP 2002059998 A JP2002059998 A JP 2002059998A JP 2002059998 A JP2002059998 A JP 2002059998A JP 3708493 B2 JP3708493 B2 JP 3708493B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- debug
- signal
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩの内部信号を解析してＬＳＩ内のハードウェアやソフトウェアのデバッグ（不具合を修正する）を行うデバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
【０００２】
【従来の技術】
一般に、ＬＳＩ（LSI : Large Scale Integration）内のハードウェアやソフトウェアのデバッグ作業は、ロジックアナライザやオシロスコープ等の測定機器を利用してＬＳＩの内部信号を観測、解析することにより行われる。従って、デバッグ作業により不具合のないＬＳＩを設計、製造するためには、より多くの内部信号を観測、解析することが重要となってくる。
【０００３】
【発明が解決しようとする課題】
ところが、より多くの数の内部信号を観測するために、ＬＳＩの出力端子の数を増やしてしまうと、ＬＳＩの構成が複雑となり規模が大きくなってしまうばかりでなく、ＬＳＩのコスト上昇に繋がってしまう。
【０００４】
このような課題を解決するために、ＬＳＩの出力端子数を増やさずに、出力端子から出力される内部信号を時間で切り換えるようにすることも考えられるが、この場合、複数の内部信号を同時に観測することができなくなるために、内部信号間の相関関係については解析することができず、ＬＳＩ全体のデバッグを正確に行うことができない。
【０００５】
本発明は、上記の技術的課題に鑑みてなされたものであり、その目的は、安価、且つ、簡単な構成でＬＳＩ全体のデバッグを容易に行うことを可能にするデバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することにある。
【０００６】
【課題を解決するための手段】
本発明は、デバッグの対象となる半導体集積回路と同一構成の半導体集積回路を複数用い、これら複数の半導体集積回路を同じ動作状態にして各半導体集積回路から互いに異なる内部信号を収集して、接続した半導体集積回路の個数に比例した内部信号を収集し、収集した内部信号に基づいて半導体集積回路の動作を解析する。この構成によれば、半導体集積回路の出力端子を増やしたり、出力端子から出力する内部信号を時間で切り換える必要が全くないので、半導体集積回路のコストを上昇させることなく、半導体集積回路全体のデバッグを容易に行うことができる。
【０００７】
なお、３個以上の半導体集積回路を接続し、接続した半導体集積回路の２個以上を同じ動作状態になるようして各半導体集積回路から互いに異なる内部信号を収集するようにしてもよい。
【０００８】
また、３個以上の半導体集積回路を同一の動作状態になるように接続し、そのうちの２個以上の半導体集積回路から互いに異なる内部信号を収集するようにしてもよい。
【０００９】
さらに、３個以上の半導体集積回路を接続し、そのうちの一つの半導体集積回路の動作状態をモニタすると共に、モニタされている半導体集積回路以外の半導体集積回路の動作状態をモニタされている半導体集積回路のそれと同じになるようにして、２個以上の半導体集積回路から互いに異なる内部信号を収集するようにしてもよい。
【００１０】
【発明の実施の形態】
本発明は、例えば図１に示すようなＬＳＩの内部信号を観測、解析するデバッグシステムに適用することができる。
【００１１】
［デバッグシステムの構成］
始めに、図１を参照して、本発明の実施の形態となるデバッグシステムの全体構成について説明する。
【００１２】
本発明の実施形態となるデバッグシステムは、図１に示すように、ソケット部１を介して、デバッグの対象となる基板２内のＬＳＩ３に対しデバッグ専用ボード４が電気的に接続された構成となっている。また、上記ＬＳＩ３は、基板２内の他の回路ブロック５と接続されている。
【００１３】
上記デバッグ専用ボード４は、電気配線を介してコンピュータシステム６と接続されている。また、デバッグ専用ボード４内には、ＬＳＩ３と同一構成のＬＳＩ（以下、ＬＳＩ３と区別するために、デバッグ用ＬＳＩと表記する）が複数設けられている。そして、ＬＳＩ３の出力端子、及び各デバッグ用ＬＳＩの出力端子は、対応する端子同士、電気配線７を介して互いに接続されている。
【００１４】
なお、この実施の形態においては、デバッグ専用ボード４内には、４つのデバッグ用ＬＳＩが設けられているが、本発明はこの数に限られることなく、観測する内部信号の数に応じてデバッグ用ＬＳＩの数を適宜増減させてもよい。
【００１５】
次に、図２，３を参照して、上記ＬＳＩ３（＝デバッグ用ＬＳＩ）の構成について説明する。
【００１６】
上記ＬＳＩ３は、図２に示すように、複数の内部信号出力端子８、複数のセレクト端子９、及び複数の通常出力端子１０を備え、各通常出力端子１０は、ソケット部１を介して、デバッグ用ＬＳＩの通常出力端子と接続されている。また、ＬＳＩ３の内部には、図３に示すように、ＬＳＩの各種機能を実現する回路ブロック１２以外に、デコーダ１１、セレクタ１３、ＡＮＤ回路１４、及びバッファ回路１５が設けられている。さらに、通常出力端子１０はセレクト端子９に入力される信号パターンが特定のパターンの時にのみ通常動作（内部信号を出力）し、それ以外の信号パターンの場合には内部信号の出力が禁止されるようになっている。
【００１７】
［デバッグシステムの動作］
次に、図４に示すフローチャートを参照して、上記デバッグシステムを利用したＬＳＩ３のデバッグ処理について説明する。
【００１８】
この図４に示すフローチャートは、デバッグ処理実行者（以下、オペレータと表記する）が、ＬＳＩ３とデバッグ専用ボード４とをソケット部１を介して接続することで開始となり、このデバッグ処理工程はステップＳ１の処理に移行する。
【００１９】
ステップＳ１の処理では、オペレータが、コンピュータシステム６を介して若しくは直接、ＬＳＩ３のセレクト端子９に対し通常出力端子１０からの出力を許可する信号パターンを入力する。これにより、ＬＳＩ３は通常動作するようになり、ＬＳＩ３の通常出力端子からは内部信号が出力される。このステップＳ１の処理が完了すると、このデバッグ処理工程はステップＳ２の処理へ移行する。
【００２０】
ステップＳ２の処理では、オペレータが、コンピュータシステム６を介して、各デバッグ用ＬＳＩのセレクト端子９に入力する例えばハイレベル／ローレベルの信号パターンを指定する。具体的には、各デバッグ用ＬＳＩ毎に異なる信号パターンを指定する。例えば、あるデバッグ用ＬＳＩに[ハイレベル，ローレベル]の信号パターンを入力したならば、他の一つのデバッグ用ＬＳＩには[ローレベル，ハイレベル]の信号パターンを入力する。これにより、各デバッグ用ＬＳＩの内部信号出力端子からは異なる内部信号が出力されることになる。
【００２１】
ここで、デバッグ用ＬＳＩのセレクト端子には通常出力端子１０からの出力を許可する信号パターン（上記の例で言えば、例えば[ハイレベル，ハイレベル]等）は指定しないものとする。これにより、デバッグ用ＬＳＩの通常出力端子１０からは内部信号が出力されないこととなるが、ＬＳＩ３の通常出力端子１０からは内部信号が出力され、その内部信号はデバッグ用ＬＳＩの対応する通常出力端子１０に伝達されるので、各デバッグ用ＬＳＩは見かけ上通常動作することとなる。このステップＳ２の処理が完了すると、このデバッグ処理工程はステップＳ３の処理へ移行する。
【００２２】
ステップＳ３の処理では、オペレータが、ＬＳＩ３のデバッグ処理の実行開始を指示する。オペレータからデバッグ処理の実行開始が指示されると、コンピュータシステム６は、ステップＳ２の処理において指定された信号パターンをデバッグ用ＬＳＩのセレクト端子９に出力する。このステップＳ３の処理が完了すると、このデバッグ処理工程はステップＳ４の処理に移行する。
【００２３】
ステップＳ４の処理では、各デバッグ用ＬＳＩ内のデコーダ１１が、セレクト端子９から入力された信号パターンに従って、選択出力する回路ブロック１２の内部信号を指定するセレクト信号を形成する。このステップＳ４の処理が完了すると、このデバッグ処理工程はステップＳ５の処理に移行する。
【００２４】
ステップＳ５の処理では、各デバッグ用ＬＳＩ内のデコーダ１１が、通常出力端子１０からの出力を禁止する出力禁止信号を形成し、出力禁止信号をＡＮＤ回路１４に出力する。これにより、通常出力端子１０からは回路ブロック１２の内部信号は出力されないようになり、このデバッグ処理工程はステップＳ５の処理からステップＳ６の処理へ移行する。
【００２５】
ステップＳ６の処理では、デバッグ用ＬＳＩ内のセレクタ１３が、デコーダ１１が形成したセレクト信号に基づいて、回路ブロック１２の内部信号を内部信号出力端子８に選択出力する。また、ＡＮＤ回路１４が、デコーダ１１からの出力禁止信号に従って通常出力端子１０の出力を制御するバッファ回路１５を動作させて、通常出力端子１０からの内部信号出力を禁止する。このステップＳ６の処理が完了すると、このデバッグ処理工程はステップＳ７の処理に移行する。
【００２６】
ステップＳ７の処理では、オペレータが、各デバッグ用ＬＳＩの内部信号出力端子８から出力された内部信号をコンピュータシステム６上で観測し、タイミング解析プログラム等を利用してＬＳＩ３のハードウェア、及びソフトウェアの不具合（バグ）を解析する。これにより、ステップＳ７の処理は完了し、このデバッグ処理工程はステップＳ８の処理に移行する。
【００２７】
ステップＳ８の処理では、オペレータが、内部信号の解析結果に基づいてＬＳＩ３のハードウェア、及びソフトウェアの不具合を修正する。これにより、一連のデバッグ処理工程が完了する。
【００２８】
［実施の形態の効果］
以上の説明から明らかなように、この実施の形態のデバッグシステムにおいては、ＬＳＩ３に対してデバッグ用ＬＳＩを複数個接続し、接続した各デバッグ用ＬＳＩから内部信号を収集するので、内部信号を収集するためだけにデバッグ対象ＬＳＩの出力端子を増やす必要がなく、また、出力端子から出力する内部信号を時間で切り換える必要性がなくなる。これにより、安価、且つ、簡単な構成でＬＳＩ全体のデバッグを容易に行うことができる。
【００２９】
また、この実施の形態のデバッグシステムにおいては、ＬＳＩ３と同じ動作状態のデバッグ用ＬＳＩからそれぞれ異なる内部信号を同時に収集することができるので、内部信号間の相関関係を観測し、ＬＳＩ全体のデバッグ処理を高精度に実行することができる。
【００３０】
［その他の実施の形態］
以上、本発明者によってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
【００３１】
例えば、上記説明においては、ステップＳ１〜ステップＳ８の処理が順に実行されるように記載したが、実際は、ステップＳ３〜ステップＳ５の処理はほぼ同時に実行されることになる。また、上記ステップＳ１〜ステップＳ８の処理の内、特に、ステップＳ１とステップＳ２の処理を順に実行すると、例えばオペレータがＬＳＩへ信号を与えるタイミングを間違えてしまった場合には、複数のＬＳＩから同時に信号が出力され、ＬＳＩが破壊してしまうようなトラブルが生じ得る。従って、このようなトラブルの発生を防ぐために、ステップＳ１とステップＳ２の処理は同時に実行することが望ましい。
【００３２】
また、上記の実施の形態においては、デバッグ専用ボード４とコンピュータシステム６とを接続してデバッグ処理を行うようにしたが、コンピュータシステム６の代わりに、例えばロジックアナライザ等の汎用の測定機器をデバッグ専用ボード４に接続してデバッグ処理を行うようにしてもよい。
【００３３】
また、上記の実施の形態においては、複数のセレクト端子を介してセレクト信号を入力することにより、動作状態を同じとした複数の半導体集積回路からそれぞれ異なる内部信号を出力させるようにしたが、本発明はこれに限られるものではない。例えば、より少数のセレクト端子を用いたセレクト情報のシリアル入力等、複数の半導体集積回路毎に異なる内部信号を出力するように制御可能であればよい。
【００３４】
なお、上記のデバッグシステムの動作は、プログラム化しコンピュータ読み取り可能な記録媒体に保存してもよい。そして、デバッグ処理を実行する際は、この記録媒体をコンピュータシステムに読み込ませ、コンピュータシステム内のメモリ等の記憶部にプログラムを格納し、デバッグプログラムを演算装置で実行することにより、本発明のデバッグ処理を実現することができる。
【００３５】
なお、ここでいうコンピュータ読み取り可能な記録媒体とは、例えば、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ等のプログラムを記録することができるようなコンピュータ読み取り可能な記録媒体等が含まれる。
【００３６】
【発明の効果】
本発明によれば、安価、且つ、簡単な構成で半導体集積回路全体のデバッグを容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態となるデバッグシステムの全体構成を示す模式図である。
【図２】図１に示すデバッグシステム内のＬＳＩの概観を示す模式図である。
【図３】図２に示すＬＳＩの内部構成を示す模式図である。
【図４】図１に示すデバッグシステムの動作を示すフローチャート図である。
【符号の説明】
１…ソケット部、２…基板、３…ＬＳＩ、４…デバッグ専用ボード、５…回路ブロック、６…コンピュータシステム、７…電気配線、８…内部信号出力端子、９…セレクト端子、１０…通常出力端子、１１…デコーダ、１２…回路ブロック、１３…セレクタ、１４…ＡＮＤ回路、１５…バッファ回路
【発明の属する技術分野】
本発明は、ＬＳＩの内部信号を解析してＬＳＩ内のハードウェアやソフトウェアのデバッグ（不具合を修正する）を行うデバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
【０００２】
【従来の技術】
一般に、ＬＳＩ（LSI : Large Scale Integration）内のハードウェアやソフトウェアのデバッグ作業は、ロジックアナライザやオシロスコープ等の測定機器を利用してＬＳＩの内部信号を観測、解析することにより行われる。従って、デバッグ作業により不具合のないＬＳＩを設計、製造するためには、より多くの内部信号を観測、解析することが重要となってくる。
【０００３】
【発明が解決しようとする課題】
ところが、より多くの数の内部信号を観測するために、ＬＳＩの出力端子の数を増やしてしまうと、ＬＳＩの構成が複雑となり規模が大きくなってしまうばかりでなく、ＬＳＩのコスト上昇に繋がってしまう。
【０００４】
このような課題を解決するために、ＬＳＩの出力端子数を増やさずに、出力端子から出力される内部信号を時間で切り換えるようにすることも考えられるが、この場合、複数の内部信号を同時に観測することができなくなるために、内部信号間の相関関係については解析することができず、ＬＳＩ全体のデバッグを正確に行うことができない。
【０００５】
本発明は、上記の技術的課題に鑑みてなされたものであり、その目的は、安価、且つ、簡単な構成でＬＳＩ全体のデバッグを容易に行うことを可能にするデバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することにある。
【０００６】
【課題を解決するための手段】
本発明は、デバッグの対象となる半導体集積回路と同一構成の半導体集積回路を複数用い、これら複数の半導体集積回路を同じ動作状態にして各半導体集積回路から互いに異なる内部信号を収集して、接続した半導体集積回路の個数に比例した内部信号を収集し、収集した内部信号に基づいて半導体集積回路の動作を解析する。この構成によれば、半導体集積回路の出力端子を増やしたり、出力端子から出力する内部信号を時間で切り換える必要が全くないので、半導体集積回路のコストを上昇させることなく、半導体集積回路全体のデバッグを容易に行うことができる。
【０００７】
なお、３個以上の半導体集積回路を接続し、接続した半導体集積回路の２個以上を同じ動作状態になるようして各半導体集積回路から互いに異なる内部信号を収集するようにしてもよい。
【０００８】
また、３個以上の半導体集積回路を同一の動作状態になるように接続し、そのうちの２個以上の半導体集積回路から互いに異なる内部信号を収集するようにしてもよい。
【０００９】
さらに、３個以上の半導体集積回路を接続し、そのうちの一つの半導体集積回路の動作状態をモニタすると共に、モニタされている半導体集積回路以外の半導体集積回路の動作状態をモニタされている半導体集積回路のそれと同じになるようにして、２個以上の半導体集積回路から互いに異なる内部信号を収集するようにしてもよい。
【００１０】
【発明の実施の形態】
本発明は、例えば図１に示すようなＬＳＩの内部信号を観測、解析するデバッグシステムに適用することができる。
【００１１】
［デバッグシステムの構成］
始めに、図１を参照して、本発明の実施の形態となるデバッグシステムの全体構成について説明する。
【００１２】
本発明の実施形態となるデバッグシステムは、図１に示すように、ソケット部１を介して、デバッグの対象となる基板２内のＬＳＩ３に対しデバッグ専用ボード４が電気的に接続された構成となっている。また、上記ＬＳＩ３は、基板２内の他の回路ブロック５と接続されている。
【００１３】
上記デバッグ専用ボード４は、電気配線を介してコンピュータシステム６と接続されている。また、デバッグ専用ボード４内には、ＬＳＩ３と同一構成のＬＳＩ（以下、ＬＳＩ３と区別するために、デバッグ用ＬＳＩと表記する）が複数設けられている。そして、ＬＳＩ３の出力端子、及び各デバッグ用ＬＳＩの出力端子は、対応する端子同士、電気配線７を介して互いに接続されている。
【００１４】
なお、この実施の形態においては、デバッグ専用ボード４内には、４つのデバッグ用ＬＳＩが設けられているが、本発明はこの数に限られることなく、観測する内部信号の数に応じてデバッグ用ＬＳＩの数を適宜増減させてもよい。
【００１５】
次に、図２，３を参照して、上記ＬＳＩ３（＝デバッグ用ＬＳＩ）の構成について説明する。
【００１６】
上記ＬＳＩ３は、図２に示すように、複数の内部信号出力端子８、複数のセレクト端子９、及び複数の通常出力端子１０を備え、各通常出力端子１０は、ソケット部１を介して、デバッグ用ＬＳＩの通常出力端子と接続されている。また、ＬＳＩ３の内部には、図３に示すように、ＬＳＩの各種機能を実現する回路ブロック１２以外に、デコーダ１１、セレクタ１３、ＡＮＤ回路１４、及びバッファ回路１５が設けられている。さらに、通常出力端子１０はセレクト端子９に入力される信号パターンが特定のパターンの時にのみ通常動作（内部信号を出力）し、それ以外の信号パターンの場合には内部信号の出力が禁止されるようになっている。
【００１７】
［デバッグシステムの動作］
次に、図４に示すフローチャートを参照して、上記デバッグシステムを利用したＬＳＩ３のデバッグ処理について説明する。
【００１８】
この図４に示すフローチャートは、デバッグ処理実行者（以下、オペレータと表記する）が、ＬＳＩ３とデバッグ専用ボード４とをソケット部１を介して接続することで開始となり、このデバッグ処理工程はステップＳ１の処理に移行する。
【００１９】
ステップＳ１の処理では、オペレータが、コンピュータシステム６を介して若しくは直接、ＬＳＩ３のセレクト端子９に対し通常出力端子１０からの出力を許可する信号パターンを入力する。これにより、ＬＳＩ３は通常動作するようになり、ＬＳＩ３の通常出力端子からは内部信号が出力される。このステップＳ１の処理が完了すると、このデバッグ処理工程はステップＳ２の処理へ移行する。
【００２０】
ステップＳ２の処理では、オペレータが、コンピュータシステム６を介して、各デバッグ用ＬＳＩのセレクト端子９に入力する例えばハイレベル／ローレベルの信号パターンを指定する。具体的には、各デバッグ用ＬＳＩ毎に異なる信号パターンを指定する。例えば、あるデバッグ用ＬＳＩに[ハイレベル，ローレベル]の信号パターンを入力したならば、他の一つのデバッグ用ＬＳＩには[ローレベル，ハイレベル]の信号パターンを入力する。これにより、各デバッグ用ＬＳＩの内部信号出力端子からは異なる内部信号が出力されることになる。
【００２１】
ここで、デバッグ用ＬＳＩのセレクト端子には通常出力端子１０からの出力を許可する信号パターン（上記の例で言えば、例えば[ハイレベル，ハイレベル]等）は指定しないものとする。これにより、デバッグ用ＬＳＩの通常出力端子１０からは内部信号が出力されないこととなるが、ＬＳＩ３の通常出力端子１０からは内部信号が出力され、その内部信号はデバッグ用ＬＳＩの対応する通常出力端子１０に伝達されるので、各デバッグ用ＬＳＩは見かけ上通常動作することとなる。このステップＳ２の処理が完了すると、このデバッグ処理工程はステップＳ３の処理へ移行する。
【００２２】
ステップＳ３の処理では、オペレータが、ＬＳＩ３のデバッグ処理の実行開始を指示する。オペレータからデバッグ処理の実行開始が指示されると、コンピュータシステム６は、ステップＳ２の処理において指定された信号パターンをデバッグ用ＬＳＩのセレクト端子９に出力する。このステップＳ３の処理が完了すると、このデバッグ処理工程はステップＳ４の処理に移行する。
【００２３】
ステップＳ４の処理では、各デバッグ用ＬＳＩ内のデコーダ１１が、セレクト端子９から入力された信号パターンに従って、選択出力する回路ブロック１２の内部信号を指定するセレクト信号を形成する。このステップＳ４の処理が完了すると、このデバッグ処理工程はステップＳ５の処理に移行する。
【００２４】
ステップＳ５の処理では、各デバッグ用ＬＳＩ内のデコーダ１１が、通常出力端子１０からの出力を禁止する出力禁止信号を形成し、出力禁止信号をＡＮＤ回路１４に出力する。これにより、通常出力端子１０からは回路ブロック１２の内部信号は出力されないようになり、このデバッグ処理工程はステップＳ５の処理からステップＳ６の処理へ移行する。
【００２５】
ステップＳ６の処理では、デバッグ用ＬＳＩ内のセレクタ１３が、デコーダ１１が形成したセレクト信号に基づいて、回路ブロック１２の内部信号を内部信号出力端子８に選択出力する。また、ＡＮＤ回路１４が、デコーダ１１からの出力禁止信号に従って通常出力端子１０の出力を制御するバッファ回路１５を動作させて、通常出力端子１０からの内部信号出力を禁止する。このステップＳ６の処理が完了すると、このデバッグ処理工程はステップＳ７の処理に移行する。
【００２６】
ステップＳ７の処理では、オペレータが、各デバッグ用ＬＳＩの内部信号出力端子８から出力された内部信号をコンピュータシステム６上で観測し、タイミング解析プログラム等を利用してＬＳＩ３のハードウェア、及びソフトウェアの不具合（バグ）を解析する。これにより、ステップＳ７の処理は完了し、このデバッグ処理工程はステップＳ８の処理に移行する。
【００２７】
ステップＳ８の処理では、オペレータが、内部信号の解析結果に基づいてＬＳＩ３のハードウェア、及びソフトウェアの不具合を修正する。これにより、一連のデバッグ処理工程が完了する。
【００２８】
［実施の形態の効果］
以上の説明から明らかなように、この実施の形態のデバッグシステムにおいては、ＬＳＩ３に対してデバッグ用ＬＳＩを複数個接続し、接続した各デバッグ用ＬＳＩから内部信号を収集するので、内部信号を収集するためだけにデバッグ対象ＬＳＩの出力端子を増やす必要がなく、また、出力端子から出力する内部信号を時間で切り換える必要性がなくなる。これにより、安価、且つ、簡単な構成でＬＳＩ全体のデバッグを容易に行うことができる。
【００２９】
また、この実施の形態のデバッグシステムにおいては、ＬＳＩ３と同じ動作状態のデバッグ用ＬＳＩからそれぞれ異なる内部信号を同時に収集することができるので、内部信号間の相関関係を観測し、ＬＳＩ全体のデバッグ処理を高精度に実行することができる。
【００３０】
［その他の実施の形態］
以上、本発明者によってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
【００３１】
例えば、上記説明においては、ステップＳ１〜ステップＳ８の処理が順に実行されるように記載したが、実際は、ステップＳ３〜ステップＳ５の処理はほぼ同時に実行されることになる。また、上記ステップＳ１〜ステップＳ８の処理の内、特に、ステップＳ１とステップＳ２の処理を順に実行すると、例えばオペレータがＬＳＩへ信号を与えるタイミングを間違えてしまった場合には、複数のＬＳＩから同時に信号が出力され、ＬＳＩが破壊してしまうようなトラブルが生じ得る。従って、このようなトラブルの発生を防ぐために、ステップＳ１とステップＳ２の処理は同時に実行することが望ましい。
【００３２】
また、上記の実施の形態においては、デバッグ専用ボード４とコンピュータシステム６とを接続してデバッグ処理を行うようにしたが、コンピュータシステム６の代わりに、例えばロジックアナライザ等の汎用の測定機器をデバッグ専用ボード４に接続してデバッグ処理を行うようにしてもよい。
【００３３】
また、上記の実施の形態においては、複数のセレクト端子を介してセレクト信号を入力することにより、動作状態を同じとした複数の半導体集積回路からそれぞれ異なる内部信号を出力させるようにしたが、本発明はこれに限られるものではない。例えば、より少数のセレクト端子を用いたセレクト情報のシリアル入力等、複数の半導体集積回路毎に異なる内部信号を出力するように制御可能であればよい。
【００３４】
なお、上記のデバッグシステムの動作は、プログラム化しコンピュータ読み取り可能な記録媒体に保存してもよい。そして、デバッグ処理を実行する際は、この記録媒体をコンピュータシステムに読み込ませ、コンピュータシステム内のメモリ等の記憶部にプログラムを格納し、デバッグプログラムを演算装置で実行することにより、本発明のデバッグ処理を実現することができる。
【００３５】
なお、ここでいうコンピュータ読み取り可能な記録媒体とは、例えば、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ等のプログラムを記録することができるようなコンピュータ読み取り可能な記録媒体等が含まれる。
【００３６】
【発明の効果】
本発明によれば、安価、且つ、簡単な構成で半導体集積回路全体のデバッグを容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態となるデバッグシステムの全体構成を示す模式図である。
【図２】図１に示すデバッグシステム内のＬＳＩの概観を示す模式図である。
【図３】図２に示すＬＳＩの内部構成を示す模式図である。
【図４】図１に示すデバッグシステムの動作を示すフローチャート図である。
【符号の説明】
１…ソケット部、２…基板、３…ＬＳＩ、４…デバッグ専用ボード、５…回路ブロック、６…コンピュータシステム、７…電気配線、８…内部信号出力端子、９…セレクト端子、１０…通常出力端子、１１…デコーダ、１２…回路ブロック、１３…セレクタ、１４…ＡＮＤ回路、１５…バッファ回路
Claims (7)
- デバッグ用半導体集積回路を複数有するデバッグ用基板と、デバッグの対象となる半導体集積回路の動作を解析する解析手段とを備えるデバッグシステムであって、
上記デバッグ用半導体集積回路は、上記半導体集積回路と同一構成であり、上記解析手段から入力される信号パターンに従って内部信号を選択的に出力する内部信号出力端子と、上記解析手段から所定の信号パターンが入力された時にのみ内部信号を出力する出力端子とを備え、
上記解析手段は、上記デバッグ用半導体集積回路を同じ動作状態にして各デバッグ用半導体集積回路から異なる内部信号を収集し、収集した内部信号に基づいて、上記半導体集積回路の動作を解析する
ことを特徴とするデバッグシステム。 - 請求項１に記載のデバッグシステムであって、
上記半導体集積回路の出力端子は、上記デバッグ用半導体集積回路の出力端子と接続され、上記複数のデバッグ用半導体集積回路の少なくとも一つに上記所定の信号パターンを入力する
ことを特徴とするデバッグシステム。 - 請求項１又は請求項２に記載のデバッグシステムであって、
上記デバッグ用半導体集積回路は、
収集する内部信号を指定する信号パターンを入力する複数のセレクト端子と、
上記セレクト端子に入力された信号パターンに従って内部信号を選択出力する複数の内部信号出力端子と、
上記複数のセレクト端子に所定の信号パターンが入力された時にのみ内部信号を出力する複数の出力端子とを有する
ことを特徴とするデバッグシステム。 - 請求項３に記載のデバッグシステムであって、
上記デバッグ用半導体集積回路は、
上記複数のセレクト端子に入力された信号パターンをデコードして、上記内部信号出力端子から出力する内部信号を指定するセレクト信号を形成するデコード部と、
上記セレクト信号に従って上記内部信号出力端子に出力する内部信号を選択するセレクタ部とを有する
ことを特徴とするデバッグシステム。 - デバッグの対象となる半導体集積回路と同一構成である複数のデバッグ用半導体集積回路のそれぞれに対して、収集する内部信号を指定する信号パターンを入力し、
上記複数のデバッグ用半導体集積回路を同じ動作状態にして上記各デバッグ用半導体集積回路の所定の出力端子から上記信号パターンに応じた内部信号を収集し、
収集した内部信号に基づいて上記半導体集積回路の動作を解析し、
上記複数のデバッグ用半導体集積回路の少なくとも一つについて、上記所定の出力端子以外の出力端子からの内部信号出力を禁止する信号パターンを入力する
ことを特徴とする半導体集積回路のデバッグ方法。 - デバッグの対象となる半導体集積回路と同一構成である複数のデバッグ用半導体集積回路のそれぞれに対して、収集する内部信号を指定する信号パターンを入力するステップと、
上記複数のデバッグ用半導体集積回路を同じ動作状態にして上記各デバッグ用半導体集積回路の所定の出力端子から上記信号パターンに応じた内部信号を収集するステップと、
収集した内部信号に基づいて上記半導体集積回路の動作を解析するステップと、
上記複数のデバッグ用半導体集積回路の少なくとも一つについて、上記所定の出力端子以外の出力端子からの内部信号出力を禁止する信号パターンを入力するステップと
をコンピュータに実行させることを特徴とする半導体集積回路のデバッグプログラム。 - デバッグの対象となる半導体集積回路と同一構成である複数のデバッグ用半導体集積回路のそれぞれに対して、収集する内部信号を指定する信号パターンを入力するステップと、
上記複数のデバッグ用半導体集積回路を同じ動作状態にして上記各デバッグ用半導体集積回路の所定の出力端子から上記信号パターンに応じた内部信号を収集するステップと、
収集した内部信号に基づいて上記半導体集積回路の動作を解析するステップと、
上記複数のデバッグ用半導体集積回路の少なくとも一つについて、上記所定の出力端子以外の出力端子からの内部信号出力を禁止する信号パターンを入力するステップと
をコンピュータに実行させることを特徴とする半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059998A JP3708493B2 (ja) | 2001-05-18 | 2002-03-06 | デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US10/145,228 US7111212B2 (en) | 2001-05-18 | 2002-05-14 | Debugging system for semiconductor integrated circuit |
| EP02010951A EP1291662B1 (en) | 2001-05-18 | 2002-05-16 | Debugging system for semiconductor integrated circuit |
| DE60208125T DE60208125D1 (de) | 2001-05-18 | 2002-05-16 | Fehlersuchsystem für Halbleiter-integrierte Schaltung |
| KR1020020027383A KR20020088390A (ko) | 2001-05-18 | 2002-05-17 | 반도체 집적 회로용 디버깅 시스템 |
| CN02120056A CN1387247A (zh) | 2001-05-18 | 2002-05-17 | 用于半导体集成电路的调试系统 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-149977 | 2001-05-18 | ||
| JP2001149977 | 2001-05-18 | ||
| JP2002059998A JP3708493B2 (ja) | 2001-05-18 | 2002-03-06 | デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003036184A JP2003036184A (ja) | 2003-02-07 |
| JP3708493B2 true JP3708493B2 (ja) | 2005-10-19 |
Family
ID=26615363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002059998A Expired - Fee Related JP3708493B2 (ja) | 2001-05-18 | 2002-03-06 | デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7111212B2 (ja) |
| EP (1) | EP1291662B1 (ja) |
| JP (1) | JP3708493B2 (ja) |
| KR (1) | KR20020088390A (ja) |
| CN (1) | CN1387247A (ja) |
| DE (1) | DE60208125D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003098225A (ja) * | 2001-09-25 | 2003-04-03 | Toshiba Corp | 半導体集積回路 |
| JP4242741B2 (ja) * | 2003-09-19 | 2009-03-25 | パナソニック株式会社 | デバッグ用信号処理回路 |
| JP4610919B2 (ja) | 2004-03-29 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| WO2008152557A1 (en) * | 2007-06-12 | 2008-12-18 | Nxp B.V. | Semiconductor device test method |
| US8489167B2 (en) * | 2009-09-30 | 2013-07-16 | Covidien Lp | Evaluation kit for medical monitoring module system and method |
| US9823306B2 (en) * | 2016-02-11 | 2017-11-21 | Texas Instruments Incorporated | Measuring internal signals of an integrated circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ZA825823B (en) | 1981-08-20 | 1983-07-27 | Westinghouse Brake & Signal | Combining replicated sub-system outputs |
| CA1197322A (en) * | 1983-12-29 | 1985-11-26 | Milan Slamka | Apparatus for the dynamic in-circuit testing of electronic digital circuit elements |
| US4710932A (en) * | 1986-01-15 | 1987-12-01 | Kashiwagi Hiroshi | Method of and apparatus for fault detection in digital circuits by comparison of test signals applied to a test circuit and a faultless reference circuit |
| JPH0277938A (ja) | 1988-09-14 | 1990-03-19 | Mitsubishi Electric Corp | Ｌｓｉ論理回路装置 |
| JPH06214819A (ja) | 1993-01-19 | 1994-08-05 | Toshiba Corp | 情報処理装置及びこの装置の評価システムならびに評価方法 |
| US6205560B1 (en) * | 1996-02-27 | 2001-03-20 | Via-Cyrix, Inc. | Debug system allowing programmable selection of alternate debug mechanisms such as debug handler, SMI, or JTAG |
| US5907671A (en) * | 1996-09-23 | 1999-05-25 | International Business Machines Corporation | Fault tolerant system based on voting |
| US6425101B1 (en) * | 1998-10-30 | 2002-07-23 | Infineon Technologies North America Corp. | Programmable JTAG network architecture to support proprietary debug protocol |
| US6412104B1 (en) * | 1999-02-01 | 2002-06-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit debugging system |
| JP4335999B2 (ja) * | 1999-05-20 | 2009-09-30 | 株式会社ルネサステクノロジ | プロセッサ内蔵半導体集積回路装置 |
| US6584590B1 (en) * | 1999-08-13 | 2003-06-24 | Lucent Technologies Inc. | JTAG port-sharing device |
| US6779145B1 (en) * | 1999-10-01 | 2004-08-17 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
| US6732311B1 (en) * | 2000-05-04 | 2004-05-04 | Agere Systems Inc. | On-chip debugger |
-
2002
- 2002-03-06 JP JP2002059998A patent/JP3708493B2/ja not_active Expired - Fee Related
- 2002-05-14 US US10/145,228 patent/US7111212B2/en not_active Expired - Lifetime
- 2002-05-16 EP EP02010951A patent/EP1291662B1/en not_active Expired - Lifetime
- 2002-05-16 DE DE60208125T patent/DE60208125D1/de not_active Expired - Lifetime
- 2002-05-17 CN CN02120056A patent/CN1387247A/zh active Pending
- 2002-05-17 KR KR1020020027383A patent/KR20020088390A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1291662B1 (en) | 2005-12-21 |
| JP2003036184A (ja) | 2003-02-07 |
| CN1387247A (zh) | 2002-12-25 |
| KR20020088390A (ko) | 2002-11-27 |
| EP1291662A3 (en) | 2003-08-06 |
| DE60208125D1 (de) | 2006-01-26 |
| EP1291662A2 (en) | 2003-03-12 |
| US20020194542A1 (en) | 2002-12-19 |
| US7111212B2 (en) | 2006-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277900B2 (ja) | プログラム検査方法、プログラム検査装置及び、検査プログラムを記憶したコンピュータ読み取り可能な記憶媒体 | |
| US7650547B2 (en) | Apparatus for locating a defect in a scan chain while testing digital logic | |
| US6732311B1 (en) | On-chip debugger | |
| US7974800B2 (en) | Method, apparatus, and program for detecting the correlation between repeating events | |
| JPH05233352A (ja) | マイクロプロセッサ | |
| JP3708493B2 (ja) | デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| CN112527710B (zh) | 一种jtag数据捕获分析系统 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JPH05119122A (ja) | スキヤン回路のテストパターン生成方法 | |
| JP2004164113A (ja) | マルチｃｐｕのリセット回路およびリセット方法 | |
| JP2007206074A (ja) | テスト結果ストリーム中の混合モードコンテンツの処理 | |
| JPS62206468A (ja) | プローブポイント決定装置 | |
| JPH07198784A (ja) | 演算論理診断装置 | |
| JP3464855B2 (ja) | テスト回路の接続検証方法および接続検証装置 | |
| JP4344114B2 (ja) | 電子装置における内部接続状態の検出方法、電子装置および電子装置用内部接続状態検出システム | |
| JP3180303B2 (ja) | プリント板における論理素子間接続状態の診断方法 | |
| JP2002250753A (ja) | スキャンテスト回路とそのテスト方法、およびフリップフロップの初期設定方法 | |
| JPH04172277A (ja) | 論理回路の診断方式 | |
| JP2005031036A (ja) | 半導体回路ａｃタイミングテスト装置及びその方法 | |
| JPH08106404A (ja) | ソフトウェアテスト用ドライバ自動生成装置 | |
| JPH02310478A (ja) | 半導体検査装置 | |
| JPH09281189A (ja) | Ｌｓｉの不良解析に用いるｌｓｉテスター | |
| JPH07174823A (ja) | 半導体集積回路装置及び半導体集積回路装置に対するテスト方法 | |
| JPH07240445A (ja) | Ｉｃ試験装置のデータ表示制御方法 | |
| JPH02248877A (ja) | 論理回路パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050803 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |