CN1387247A - 用于半导体集成电路的调试系统 - Google Patents
用于半导体集成电路的调试系统 Download PDFInfo
- Publication number
- CN1387247A CN1387247A CN02120056A CN02120056A CN1387247A CN 1387247 A CN1387247 A CN 1387247A CN 02120056 A CN02120056 A CN 02120056A CN 02120056 A CN02120056 A CN 02120056A CN 1387247 A CN1387247 A CN 1387247A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- semiconductor integrated
- internal signal
- signal
- out terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
采用多个结构与受到调试的LSI(大规模集成电路)相同的半导体集成电路,以此,分别从处于相同工作条件下的这些集成电路中采集不同的内部信号,其中根据所采集的内部信号来分析LSI的工作。通过这样做,就不需要添加LSI的输出端子或者每隔一段时间就切换从输出端子输出的内部信号。这实现了以低成本和简单配置来调试整个LSI。
Description
本申请涉及2001年5月18日提交的日本特许公报No.2001-149977和2002年3月6日提交的日本特许公报No.2002-059998,基于该特许公报,根据巴黎公约本申请要求优先权,并将该特许公报的内容通过引用合并于此。
技术领域
本发明涉及用于分析LSI(大规模集成电路)的内部信号和调试(确定缺陷或错误的位置)LSI内的硬件或软件的调试系统、半导体集成电路及其调试方法、用于半导体集成电路的调试程序以及将用于半导体集成电路的调试程序记录于其中的计算机可读的记录媒体。
技术背景
一般,利用测量装置、如逻辑分析器或示波器来观察和分析LSI的内部信号,从而执行对LSI(LSI:大规模集成电路)内硬件和软件的调试处理。因此,为了设计和制造没有缺陷或错误的LSI,尽可能多地通过调试处理来观察和分析内部信号是重要的。
但是,在增加LSI的输出端子、以便尽可能多地观察内部信号的情况下,LSI可能具有复杂的结构和大的体积,还可能变得昂贵。
为了克服这类问题,可以考虑每隔一段时间就切换从输出端子输出的内部信号,因此无法同时观察多个内部信号,使得内部信号之间的相关性不可分析,导致不能精确地执行整个LSI的调试。
发明内容
因此,考虑到上述问题,本发明的一个目的是提供一种调试系统、半导体集成电路及其调试方法、用于半导体集成电路的调试程序以及其中记录了所述用于半导体集成电路的调试程序的计算机可读记录媒体,所有这些能够以低成本和简单配置容易地调试整个LSI。
在本发明中,采用多个具有与受到调试的半导体集成电路相同结构的半导体集成电路,以此,在同样的工作条件下,从那些半导体集成电路中分别采集不同的内部信号,其中采集与所连接的半导体集成电路的数目成比例的内部信号,并且根据采集的内部信号来分析所述半导体集成电路的工作。
根据这种配置,没有必要添加半导体集成电路的输出端子或者每隔一段时间切换从输出端子输出的内部信号,从而实现整个半导体集成电路的调试而不增加其成本。
还有可能连接三个或三个以上的半导体集成电路,其中,在那些电路中的两个或两个以上电路处于相同工作条件下的同时,从各个半导体集成电路中采集全然不同的内部信号。
也有可能在相同工作条件下连接三个或三个以上半导体集成电路,从这些连接的半导体集成电路中的两个或两个以上电路中采集全然不同的内部信号。
还有可能连接三个或三个以上的半导体集成电路,其中,监视这些电路中的一个电路的工作条件,并且从两个或两个以上半导体集成电路中采集全然不同的内部信号,使得除被监视的半导体集成电路以外的半导体集成电路的工作条件与被监视的半导体集成电路的工作条件相同。
一旦理解了将要联系附图来描述的说明性实施例,本发明的其他和进一步的目的和特点会变得显而易见,或者会在所附 书中被指出,而一旦在实际应用中采用本发明,本领域的技术人员会想到各种这里未提到的优点。
附图说明
图1是说明根据本发明的实施例的调试系统的整个结构的简化示意图;
图2是表示图1中的调试系统内的LSI的外观的简化示意图;
图3是表示图2中LSI的内部结构的简化示意图;以及
图4是表示调试系统的操作的流程图。
具体实施方式
下面会参照附图来描述本发明的各种实施例。应当指出,在全部图中,相同或类似的参考标号适用于相同或类似的部分和元件,并且省略或简化对相同或类似部分和元件的描述。
本发明可用于调试系统,它观察和分析图1所示的LSI的内部信号。
调试系统的结构
参考图1描述根据本发明的实施例的调试系统的整个结构。
如图1所示,这样配置本实施例的调试系统,使得调试专用板4经插接单元1电连接到板2内的LSI3,调试所述板2。LSI3还连接到板2中的其他电路块5。
调试专用板4经电线连接到计算机系统6,并且其中设有多个结构与LSI3相同的LSI(下文称为调试LSI以便与LSI3区别)。LSI3的输出端子和调试LSI的输出端子通过电线7与相应的端子互相连接。
应当理解,在本实施例中,调试专用板4中设有四个调试LSI,但是,本发明不限于这个数目,其中还有可能根据要观察的内部信号的数目添加或减少调试LSI。
接着,参考图2和3描述LSI 3的结构(=调试LSI)。
如图2所示,LSI3具有多个内部信号输出端子8、多个选择器端子9以及多个常规输出端子10。而且,常规输出端子10经插接单元1与调试LSI的各端子连接。
如图3所示,在LSI3内,除用于实现LSI的各种功能的电路块12以外,还设置了解码器11、选择器13、“与”电路14和缓冲器电路15。
常规输出端子10仅在输入选择器端子9中的信号图形是特定的一种时,执行常规操作(输出内部信号),在除所述特定的一种以外的信号图形的情况下,禁止所述常规输出端子10输出内部信号。
调试系统的操作
下面参考图4来描述利用上述调试系统对LSI3的调试处理。
图4的流程图中所示的处理以此开始,即调试处理的执行者(下文称为操作者)通过插接单元1把LSI3与调试专用板4连接,此时,调试处理进行到步骤S1。
在步骤S1,操作者直接地或通过计算机系统6向LSI3的选择器端子9输入信号图形,该图形表明允许从常规输出端子10输出。
这使LSI3能执行常规操作,并且从LSI3的常规输出端子输出内部信号。这完成了步骤S1的处理,于是,调试处理从步骤S1进行到步骤S2。
在步骤S2中,操作者通过操作计算机系统6,指定要输入各个调试LSI的选择器端子9的信号图形,例如,高电平/低电平。
更具体地说,操作者指定对于各个调试LSI都不相同的信号图形。例如,当操作者在一个调试LSI中输入高电平/低电平的信号图形时,操作者在另一个调试LSI中输入低电平/高电平的不同信号图形。通过这样做,从各个调试LSI的内部信号输出端子输出对于各个调试LSI都不相同的内部信号。
应当指出,操作者不给调试LSI的选择器端子9指定这种指示允许常规输出端子10输出的信号图形(在上述示例情况中,例如为高电平/高电平)。
通过这样做,不从调试LSI的常规输出端子10输出内部信号,但是,从LSI3的常规输出端子10输出内部信号,而且信号被发送到调试LSI的相应的常规输出端子10,使得调试LSI表面上执行常规操作。这完成步骤S2的处理,于是,调试处理从步骤S2进行到步骤S3。
在步骤S3,操作者指示执行对LSI3的调试处理。根据该指示,计算机系统6把操作者在步骤S2中指定的信号图形输出到调试LSI的选择器端子9。这完成步骤S3的处理,此时,调试处理从步骤S3进行到步骤S4。
在步骤S4,各个调试LSI中的解码器11根据计算机系统6输入调试LSI的选择器端子9中的信号图形,产生选择信号,以便指定用于选择性输出的电路块12的内部信号。这完成步骤S4的处理,此时,调试处理从步骤S4进行到步骤S5。
在步骤S5,各个调试LSI中的解码器11产生输出禁止信号,该信号禁止从调试LSI的常规输出端子10输出,然后向“与”电路14输出所述输出禁止信号。这使常规输出端子10不输出电路块12的内部信号,此时,调试处理从步骤S5进行到步骤S6。
在步骤S6中,各个调试LSI中的选择器13根据解码器11所产生的选择信号,选择电路块12的内部信号并将其输出到内部信号输出端子8。此外,响应解码器11产生的输出禁止信号,“与”电路操作缓冲器电路15,后者控制常规输出端子10的输出,以便禁止从常规输出端子10输出。这完成步骤S6的处理,此时,调试处理从步骤S6进行到步骤S7。
在步骤S7,操作者利用计算机系统6观察从各个调试LSI的内部信号输出端子8输出的内部信号,并且利用工具、如定时分析程序来分析LSI3的硬件或软件中存在的问题或错误(缺陷)。这完成步骤S7的处理,此时,调试处理从步骤S7进行到步骤S8。
在步骤S8,根据分析结果,操作者确定LSI3的硬件或软件内的缺陷或错误。这就完成了一系列的调试处理。
如从前面的详细描述中明白的,在根据本实施例的调试系统中,因为内部信号是从连接到LSI3的多个调试LSI收集的,所以不需要添加LSI3的输出端子来用于收集内部信号,也不需要每隔一段时间切换从输出端子输出的内部信号。这实现了以低成本和简单配置来调试整个LSI。
此外,在本实施例的调试系统中,可以同时从与LSI3处于同样的工作条件下的调试LSI收集都互不相同的内部信号,从而使操作者可以观察内部信号之间的相关,并且高精确地执行整个LSI的调试处理。
其他实施例
前述是对本发明人所作的本发明的最佳实施例的描述,应当理解,作为实施例的部分描述的前述描述和附图不限定本发明。因此应当理解,只要不背离本发明的范围和技术思想,本发明可以在除这里专门描述的以外的、随设计等而定的任何修改形式中实施。
例如,尽管在前面的描述中,依次执行从步骤S1到步骤S8的处理,但是应当理解,从步骤S3到步骤S5的处理基本上是同时执行的。实际上,在步骤S1到步骤S8的处理之中,在依次执行步骤S1和步骤S2的处理的情况下,如果操作者给LSI错误的定时信号,则同时从多个LSI输出信号,从而造成诸如损坏LSI之类的问题。因此,最好同时执行步骤S1和步骤S2的处理,以便防止这类问题的发生。
根据前述实施例,尽管通过互相连接调试专用板4和计算机系统6来执行调试处理,但是,也可以把通用测量装置、如逻辑分析器等代替计算机系统6连接到调试专用板4上,从而执行所述处理。
对于前述实施例,通过多个选择器端子输入选择信号,从处于同样的工作条件下的多个集成电路输出都不相同的内部信号。但是,应当理解这并非一种限制。例如,最好是比如用较少选择器端子串行输入选择信息,多个半导体集成电路是可控制的,以便输出对各个半导体集成电路都不同的内部信号。
可以将上述调试系统的操作以程序的形式存储于存储媒体中,从中可以读入计算机。当执行调试处理时,将存储媒体读入计算机系统,并且把程序存储在计算机系统内的存储部分、如存储器中。然后,运算单元执行所述程序,以便实现上述调试处理的操作。
这种情况下使用的术语“存储媒体”指的是其中可以存储程序的计算机可读存储媒体,如半导体存储器、磁盘、光盘、磁光盘、磁带等等。
Claims (12)
1.一种调试系统,它包括:
用于调试的板,该板具有多个半导体集成电路,这些集成电路与受到调试的半导体集成电路的结构相同;以及
分析装置,用于从所述板内的各个半导体集成电路采集不同的内部信号,而这些半导体集成电路处于相同的工作条件下,并且用于根据所述采集的内部信号来分析半导体集成电路的工作。
2.如权利要求1所述的调试系统,其特征在于:所述半导体集成电路具有选择输出端子,用于根据所述分析装置输入的信号图形来选择性地输出所述半导体集成电路的所述内部信号。
3.如权利要求2所述的调试系统,其特征在于:仅仅在所述分析装置输入预定信号图形时,所述半导体集成电路的除所述选择输出端子以外的输出端子才输出所述内部信号。
4.如权利要求3所述的调试系统,其特征在于:所述半导体集成电路的所述输出端子连接到所述板内的其他半导体集成电路的相应的输出端子,并且所述预定的信号图形被输入到所述多个半导体集成电路中的至少一个集成电路中。
5.一种半导体集成电路,它包括:
多个第一端子,用于输入指定要采集的内部信号的信号图形;
多个第二端子,用于根据输入所述第一端子的所述信号图形、选择性地输出所述内部信号;以及
多个第三端子,用于仅仅当预定信号图形被输入到所述第一端子中时、输出所述内部信号。
6.如权利要求5所述的半导体集成电路,其特征在于还包括:
解码器,用于对输入所述第一端子中的所述信号图形进行解码,并且产生选择器信号来指定要从所述第二端子输出的内部信号;以及
选择器,用于根据所述选择器信号、选择要从所述第二端子输出的内部信号。
7.一种半导体集成电路的调试方法,它包括以下步骤:
在用于调试的板内的多个半导体集成电路中,输入指定要收集的内部信号的信号图形,所述多个半导体集成电路与受到调试的半导体集成电路的结构相同;
响应所述信号图形,从所述板内的所述各个半导体集成电路的预定输出端采集所述内部信号,而这些半导体集成电路处于相同的工作条件下;以及
根据所述采集的内部信号来分析所述半导体集成电路的工作。
8.一种半导体集成电路的调试方法,它包括以下步骤:
把除所述预定输出端子以外的输出端子与其他半导体集成电路的相应的输出端子相连;以及
禁止所述多个半导体集成电路中的至少一个集成电路从除所述预定输出端子以外的输出端子输出内部信号。
9.一种在计算机上执行的用于半导体集成电路的调试程序,它包括:
在用于调试的板内的多个半导体集成电路中、输入指定要收集的内部信号的信号图形的步骤,所述多个半导体集成电路与受到调试的半导体集成电路的结构相同;
响应所述信号图形、从所述板内的所述各个半导体集成电路的预定输出端采集所述内部信号的步骤,而这些半导体集成电路处于相同的工作条件下;以及
根据所述采集的内部信号来分析所述半导体集成电路的工作的步骤。
10.一种计算机可读的记录媒体,其中记录了在计算机上执行的用于半导体集成电路的调试程序,所述程序包括:
在用于调试的板内的多个半导体集成电路中、输入指定要收集的内部信号的信号图形的步骤,所述多个半导体集成电路与受到调试的半导体集成电路的结构相同;
响应所述信号图形、从所述板内的所述各个半导体集成电路的预定输出端采集所述内部信号的步骤,而这些半导体集成电路处于相同的工作条件下;以及
根据所述采集的内部信号来分析所述半导体集成电路的工作的步骤。
11.如权利要求10所述的计算机可读的记录媒体,其特征在于所述程序还包括:
把除所述预定输出端子以外的输出端子与其他半导体集成电路的相应的输出端子相连的步骤;以及
禁止所述多个半导体集成电路中的至少一个集成电路从除所述预定输出端子以外的输出端子输出内部信号的步骤。
12.一种调试系统,它包括:
用于调试的板,该板具有多个半导体集成电路,这些集成电路与受到调试的半导体集成电路的结构相同;以及
分析单元,用于从所述板内的各个半导体集成电路采集不同的内部信号,而这些半导体集成电路处于相同的工作条件下,并且用于根据所述采集的内部信号来分析半导体集成电路的工作。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP149977/01 | 2001-05-18 | ||
JP2001149977 | 2001-05-18 | ||
JP2002059998A JP3708493B2 (ja) | 2001-05-18 | 2002-03-06 | デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP59998/02 | 2002-03-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1387247A true CN1387247A (zh) | 2002-12-25 |
Family
ID=26615363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN02120056A Pending CN1387247A (zh) | 2001-05-18 | 2002-05-17 | 用于半导体集成电路的调试系统 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7111212B2 (zh) |
EP (1) | EP1291662B1 (zh) |
JP (1) | JP3708493B2 (zh) |
KR (1) | KR20020088390A (zh) |
CN (1) | CN1387247A (zh) |
DE (1) | DE60208125D1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100568006C (zh) * | 2003-09-19 | 2009-12-09 | 松下电器产业株式会社 | 调试电路 |
CN108603914A (zh) * | 2016-02-11 | 2018-09-28 | 德克萨斯仪器股份有限公司 | 测量集成电路的内部信号 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003098225A (ja) * | 2001-09-25 | 2003-04-03 | Toshiba Corp | 半導体集積回路 |
JP4610919B2 (ja) * | 2004-03-29 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
WO2008152557A1 (en) * | 2007-06-12 | 2008-12-18 | Nxp B.V. | Semiconductor device test method |
US8489167B2 (en) * | 2009-09-30 | 2013-07-16 | Covidien Lp | Evaluation kit for medical monitoring module system and method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ZA825823B (en) | 1981-08-20 | 1983-07-27 | Westinghouse Brake & Signal | Combining replicated sub-system outputs |
CA1197322A (en) * | 1983-12-29 | 1985-11-26 | Milan Slamka | Apparatus for the dynamic in-circuit testing of electronic digital circuit elements |
US4710932A (en) * | 1986-01-15 | 1987-12-01 | Kashiwagi Hiroshi | Method of and apparatus for fault detection in digital circuits by comparison of test signals applied to a test circuit and a faultless reference circuit |
JPH0277938A (ja) | 1988-09-14 | 1990-03-19 | Mitsubishi Electric Corp | Lsi論理回路装置 |
JPH06214819A (ja) | 1993-01-19 | 1994-08-05 | Toshiba Corp | 情報処理装置及びこの装置の評価システムならびに評価方法 |
US6205560B1 (en) * | 1996-02-27 | 2001-03-20 | Via-Cyrix, Inc. | Debug system allowing programmable selection of alternate debug mechanisms such as debug handler, SMI, or JTAG |
US5907671A (en) * | 1996-09-23 | 1999-05-25 | International Business Machines Corporation | Fault tolerant system based on voting |
US6425101B1 (en) * | 1998-10-30 | 2002-07-23 | Infineon Technologies North America Corp. | Programmable JTAG network architecture to support proprietary debug protocol |
US6412104B1 (en) * | 1999-02-01 | 2002-06-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit debugging system |
JP4335999B2 (ja) * | 1999-05-20 | 2009-09-30 | 株式会社ルネサステクノロジ | プロセッサ内蔵半導体集積回路装置 |
US6584590B1 (en) * | 1999-08-13 | 2003-06-24 | Lucent Technologies Inc. | JTAG port-sharing device |
US6779145B1 (en) * | 1999-10-01 | 2004-08-17 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
US6732311B1 (en) * | 2000-05-04 | 2004-05-04 | Agere Systems Inc. | On-chip debugger |
-
2002
- 2002-03-06 JP JP2002059998A patent/JP3708493B2/ja not_active Expired - Fee Related
- 2002-05-14 US US10/145,228 patent/US7111212B2/en not_active Expired - Lifetime
- 2002-05-16 EP EP02010951A patent/EP1291662B1/en not_active Expired - Lifetime
- 2002-05-16 DE DE60208125T patent/DE60208125D1/de not_active Expired - Lifetime
- 2002-05-17 CN CN02120056A patent/CN1387247A/zh active Pending
- 2002-05-17 KR KR1020020027383A patent/KR20020088390A/ko not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100568006C (zh) * | 2003-09-19 | 2009-12-09 | 松下电器产业株式会社 | 调试电路 |
CN108603914A (zh) * | 2016-02-11 | 2018-09-28 | 德克萨斯仪器股份有限公司 | 测量集成电路的内部信号 |
CN108603914B (zh) * | 2016-02-11 | 2021-07-06 | 德克萨斯仪器股份有限公司 | 测量集成电路的内部信号 |
Also Published As
Publication number | Publication date |
---|---|
JP3708493B2 (ja) | 2005-10-19 |
US20020194542A1 (en) | 2002-12-19 |
EP1291662B1 (en) | 2005-12-21 |
KR20020088390A (ko) | 2002-11-27 |
EP1291662A2 (en) | 2003-03-12 |
US7111212B2 (en) | 2006-09-19 |
JP2003036184A (ja) | 2003-02-07 |
DE60208125D1 (de) | 2006-01-26 |
EP1291662A3 (en) | 2003-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7571400B2 (en) | Chip design verifying and chip testing apparatus and method | |
US6122761A (en) | IC chip tester using compressed digital test data and a method for testing IC chip using the tester | |
JP2519009B2 (ja) | マルチメディアコンピュ―タ診断システム | |
CN1737600A (zh) | 用于自动测试设置的装置和方法 | |
US20090076751A1 (en) | Systems and methods for measuring signal waveforms | |
US20090172476A1 (en) | Test Executive System with Memory Leak Detection for User Code Modules | |
US20060143536A1 (en) | Test executive with external process isolation for user code modules | |
CN1664600A (zh) | 基于二分法的电路连线导通测试方法 | |
CN110489319B (zh) | 一种接口性能测试分析方法、存储介质 | |
EP1016089A1 (en) | Memory tester with data compression | |
US5537537A (en) | Burn-in diagnostic technique for a disc driving apparatus | |
CN1387247A (zh) | 用于半导体集成电路的调试系统 | |
JP4022297B2 (ja) | 判定基準の動的変更可能な半導体測定装置 | |
CN114356820B (zh) | 基于ate设备芯片测试的加速方法、装置及测试机系统 | |
CN1243250C (zh) | 半导体测试系统的数据失效存储压缩 | |
CN1230885C (zh) | 一种边界扫描芯片容错测试方法及系统 | |
CN1167117C (zh) | 测试电路的方法和装置 | |
CN215005730U (zh) | 一种电源芯片的测试系统 | |
CN101031711A (zh) | 用于使功能模块的管理系统运行的方法 | |
CN102778629A (zh) | 自动测量pcb上所安装电子电路装置的电连接的方法和装置 | |
CN1438490A (zh) | 程序变换系统与夹具设计系统 | |
CN1797411A (zh) | 实现数模混合型集成电路验证的方法及装置 | |
US5802074A (en) | Method and apparatus for the non-invasive testing of printed circuit board assemblies | |
Frost et al. | A description of two automated control systems for the electron microprobe | |
US6687863B1 (en) | Integrated circuit internal signal monitoring apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |