CN1167117C - 测试电路的方法和装置 - Google Patents

测试电路的方法和装置 Download PDF

Info

Publication number
CN1167117C
CN1167117C CNB011017449A CN01101744A CN1167117C CN 1167117 C CN1167117 C CN 1167117C CN B011017449 A CNB011017449 A CN B011017449A CN 01101744 A CN01101744 A CN 01101744A CN 1167117 C CN1167117 C CN 1167117C
Authority
CN
China
Prior art keywords
test
tests
circuit
batch
skip over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011017449A
Other languages
English (en)
Other versions
CN1309422A (zh
Inventor
�V����ķ
丘昂·V·法姆
J�����ն�
保罗·J·胡普尔
A
马克·A·米勒
罗斯·A·阿拉斯帕
�ɳ��
卡赛·马沙尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1309422A publication Critical patent/CN1309422A/zh
Application granted granted Critical
Publication of CN1167117C publication Critical patent/CN1167117C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31707Test strategies
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及进行电路测试的方法和一个因而包含一个数据分析器,一个测试程序服务器,一个数据存储单元和测试器的装置。一个实施例包含提供多个软件可开关测试程序和第一批多个集成电路,并且包含在第一批多个集成电路上运行软件可开关测试程序。该方法还包含收集并存储测试程序产生的数据并且提供第二批多个集成电路,其中一个分析器程序使用收集并存储的数据确定软件可开关测试中哪些测试是可略过测试。根据分析器程序的运行,在第二批多个集成电路的第一部分上自动运行不包含可略过测试的测试程序。

Description

测试电路的方法和装置
技术领域
本发明涉及测试电路,更具体地讲是涉及使用可能旁路测试组来测试电路。
背景技术
在集成电路制造过程中,测试是必须但又是耗时和昂贵的过程。这就是是进行圆片级测试还是进行组装后测试的原因。需要有足够的测试来保证产品可靠。但不必要的额外测试增加了投放市场的总体时间和制造费用。当前的测试方法进行了大量不必要的,增加投放市场时间和费用的测试。因而需要减少测试时间并且消除不必要的测试以便改进加工时间和费用,同时仍然可以保证产品可靠。
发明内容
根据本发明的一方面,提供一种进行电路测试的过程,其特征在于:在第一批多个电路上运行多个测试;存储与第一批多个电路上运行的测试相关的数据;从存储数据判定多个测试中哪些是可略过的测试;提供第二批多个电路;并且在测试第二批多个电路的第一部分时自动略过可略过的测试;在第二批多个电路的第二部分运行可略过测试;并且在检测到至少一个可略过测试失败之后,在第二批多个集成电路的全部剩余未测试电路上运行包括全部可略过测试的多个测试。
根据本发明的另一方面,提供一种测试电路的装置,其特征在于:测试器,其中测试器执行多个测试;与测试器连接的数据存储单元,用于存储由测试器产生的信息;与数据存储单元和测试程序服务器连接的数据分析器,该数据分析器根据数据存储单元中存储的信息产生一列从多个测试中选出的将被略过的测试;并且与测试器和数据分析器连接的测试程序服务器,用于向测试器自动提供多个测试和一列可略过的测试;其中除了采用可略过测试周期性测试之外,测试器略过可略过测试,并且根据检测到可略过测试的失败,测试器采用包括可略过测试的全部多个测试。
根据本发明的另一方面,提供一种进行电路测试的过程,其特征在于:测试多个批次,其中每一个批次包括多个电路,并且测试包括:在多个批次中每个批次的每一个电路上运行多个软件开关测试;并且在完成多个批次中每个批次的测试之后,将获得的数据存储到存储单元并分析获得的数据,从而判定多个软件开关测试中哪些是可略过测试;接收下一批次;并且在下一批次的第一部分上运行不包含可略过测试的多个软件开关测试。
根据本发明的另一方面,提供一种进行电路测试的过程,其特征在于:根据分析第一批多个电路上运行多个测试获得的数据,选择性建立可略过测试列,其中可略过测试列包括多个测试的子集;在选择性建立可略过测试列之后,提供第二批多个电路;判断是否已经建立可略过测试列;根据判定已经建立可略过测试列,采用可略过测试列测试第二批多个电路,其中测试第二批多个电路包括:在第二批多个电路的第一部分上运行多个测试,但不包括可略过测试列上的测试;并且在第二批多个电路的第二部分上运行包含可略过测试列上的测试的全部多个测试。
根据本发明的另一方面,提供一种进行电路测试的过程,其特征在于:基于在第一批多个电路上运行的多个测试获得的数据建立可略过测试列,其中可略过测试列包括多个测试的子集;采用可略过测试列测试不同于第一批多个电路的第二批多个电路,其中测试除了采用可略过测试列中的测试周期性测试至少一部分第二批多个电路之外,包括在第二批多个电路上运行不包含可略过测试列中测试的多个软件开关测试,其中在测试第二批多个电路时没有改变可略过测试列,并且其中在测试第二批多个电路时,如果检测到可略过测试列中任何测试的失败,采用可略过测试列中的测试来测试第二批多个电路的任何剩余未测试电路。
附图说明
通过例子来图解本发明,本发明不受附图的限制,其中类似索引号表示类似的单元,其中:
图1以模块图的形式图解了基于本发明一个实施例的测试系统;
图2以流程图的形式图解了基于本发明一个实施例的,测试集成电路的方法。
本领域的普通技术人员可以理解,主要为了简单和清晰而图解了图中的单元,并且没有必要按比例绘制。例如,图中某些单元的尺寸相对于其它单元相对被夸大以便改进对本发明实施例的理解。
具体实施方式
本发明的实施例包含一个测试系统和一个测试集成电路的方法,该方法通过自动减除不必要的测试来减少测试时间。
图1图解了基于本发明一个实施例的,能够测试集成电路的测试系统。测试系统10包含数据存储器12,数据分析器14,测试程序服务器16,和测试器18和19。测试器18和19均被连接到测试程序服务器16。数据存储器12,数据分析器14和测试程序服务器16均可以是一个单独的数据处理单元,也可以均由一个单独的处理单元来承担。在一个实施例中,数据存储器12是一个用于数据存储的Oracle数据库。在一个实施例中,数据分析器14是一个运行软件的Unix机器,并且测试程序服务器16是一个能够与测试器18和19通信的Unix文件服务器。测试器18和19可以被称作自动测试设备,无论是在圆片级还是在封装之后,该设备均可以对集成电路进行各种测试。后面会参照图2的流程图对测试系统10的操作做进一步的描述。
图2图解了一个流程图20,该流程图图解了一个基于本发明一个实施例的,测试集成电路的方法。可以在整个集成电路处理过程中的任意时刻执行这个测试方法,例如可以在圆片级或封装后进行测试。
流程图20从模块22开始,其中在模块22创建测试程序。这些测试程序是由诸如图1的测试器18和19的测试器在集成电路上运行的程序。这些测试程序可以包含目前已有的,被加以修改以便用于图1的测试系统10的测试程序,也可以包含为测试系统10独立创建的测试程序。凭借测试系统,这些测试程序在集成电路上进行各种不同的测试。这些测试程序通常进行测试以保证集成电路,器件或圆片满足客户技术要求。
一旦创建了这些测试程序,流程便进行到模块24,在该模块中软件开关被加到这些测试程序中。这些软件开关根据数据分析器14的输出允许或禁止各种测试组,从而创建软件可开关的测试组。通过使用软件标志,分支语句或任意其它允许测试器略过一个测试组的软件装置可以实现软件开关。在定义这些测试组时,考虑到各种因素,例如测试相关性,关键测试,以及某些测试是否彼此独立或同时进行。
关键测试是那些不应当被略过的测试。这取决于是否客户要求或工程本身需要这些测试必须被进行。如上所述,另一个要考虑的因素是测试相关性。在许多测试程序中,某些特定的测试依赖于另一个前面的测试的测量结果。例如,一个测试从一个管脚上采样到一个电压,并且五个后续的测试对其它管脚上相对于第一个测量的电压进行采样。在这种情况下,可以说五个后续的测试依赖于第一个测试。这意味着第一个测试不能被略过,除非对其有依赖的各个测试也被略过。并且,在测试程序中,某些测试被自然组合在一起,另外还有些测试甚至需要同时进行。例如,一组连续性测试可以立即找到20个管脚上的短路情况。在这些情况下,由于仍然必须执行其它的同时测试,减除一个单独的测试不对设备的测试时间产生影响。因而,考虑到这些因素,可以一起略过的测试被组合在一起。
在一个配置文件中定义这些软件可开关测试组。这个配置文件也定义了在可以创建一个包含可略过测试组的略过测试列表之前所需要的最小分析。在配置文件中还定义了内部用于对各个通过测试系统的批次(10t)测试组进行的测试程序分析的参数。后面会参照流程图中后续的步骤讨论这些参数。配置文件还定义了测试程序内的测试组,以及这些测试组之间的相关性。根据测试系统的需要可以通过各种方式建立这个配置文件。可以在这个配置文件或一个包含配置信息的文件组中定义会在运行测试程序时需要的所有参数。一旦创建了测试程序,定义了测试组,加入了软件开关并且产生了配置文件,就可以在模块26开始测试。
象在模块30和32中那样,用完整的测试程序对各个批次进行测试,直到以后的分析得到了足够的数据。即,没有被略过的批次。在各个批次被测试并且结果数据被传送到数据存储单元12之后,自动对新数据和相同测试程序以前产生的数据进行一次详细的分析。数据分析器14将不把任何测试标成可略过的,直到遇到某个普适样本。这个样本的尺寸取决于程序的流程。例如,如果在规定的测试流程中第一次测试了某个测试组,数据分析器14可以使用一个最小样本尺寸,等于“批次最小数量”乘以“在一个圆片批次中的管芯(die)最大数量”,其中这些数值是从配置文件中取出的。但如果测试组以前已经测试过了,由于只需要累积较少的数据并且封装批次是圆片批次的子集,所以代之使用“批次最小数量”乘以“一个封装批次中的器件最大数量”。在各个程序配置文件中规定的这些数值由了解这部分内容的人员,例如产品工程师来提供,并且因器件的不同而不同。因而,足够进行统计分析和创建一个略过测试列表的数据量(即最小样本尺寸)因被测试的器件,某些器件对特定测试的灵敏度(这种测试可能要求较大的样本尺寸),或客户或设计者的要求的不同而不同。
在收集到足够数据以进行令人满意的统计分析之后,数据分析器14自动创建一个列出在测试程序中能够被略过的测试组。在创建这个包含略过测试的略过测试列表文件之后,测试程序自动检测这个文件并且运行一种使用这个文件的新流程。参照图2的判决模块28可以更好地理解这一点。
判决模块28检测一个可略过测试列表文件是否可用。如果一个可略过测试列表文件可用,这意味着已经得到足够的数据并且被存储在数据存储单元12中以便进行产生一个可略过测试列表文件的统计分析。如果这个可略过测试列表文件不可用,则尚未得到足够的数据并且流程继续到运行所有测试的模块30。继续这些测试直到在判决模块32检测到该批次的结束。在已经处理该批次之后,流程继续到把一个数据文件写到存储在数据存储单元12上的数据库中的模块44。这个数据文件包含被当作模块30上运行的测试的结果来累积的数据。一旦数据存储器12被更新,数据分析器14便检测这种更新并且在模块46中进行一次分析。
在进行其分析时,数据分析器14使用数据存储器12中存储的数据和模块24中创建的配置文件以达到一个允许的故障率。例如,在一个实施例中,分析应用使用的故障率为每百万部件3.4个缺陷(3.4PPM),或每294,118个测试部件中有一个缺陷部件。在某些实施例中,根据这个3.4PPM比值和规定的样本尺寸可以计算出一个置信度。把故障率与样本尺寸相乘并且舍减成最接近的整数便产生了测试器允许的最大故障数量。例如,在一个201,579的样本尺寸中,要达到3.4PPM只能允许零个故障。类似地,在一个333,366的样本尺寸中,要达到相同比值只能允许一个故障。因而,根据配置文件中定义的样本尺寸,可以允许不同的故障计数。
如果(1)在统计上达到了有效的最小样本尺寸,(2)一个测试组的故障率不超过允许的故障率,并且(3)可以消除其所有相关测试组,则该测试组能够被略过。并且,如果对于最小样本尺寸没有足够的数据,则在发现一个故障的情况下可以重新启动在前面被略过的所有测试。另外,数据分析器14在模块46中进行的分析适于一个针对特定位置上特定测试平台的特定器件的特定流程。这是由于存在依赖于生产位置的不同生产环境,和测试平台。因而,各种不同的流程,环境,或处理参数会需要不同的统计分析。
可选地,如果在分析模块46内没有足够的数据来进行统计分析以产生一个可略过测试列表,并且通过前面的运行测试已经有一个可略过测试列表,则在一个可选的实施例中,数据分析器14可以选择使用已经存在的可略过测试列表。数据分析器14可以选择从可略过测试列表中除去某些测试组;但由于没有足够的数据可用来向可略过测试列表增加新的测试组,所以不能增加新的测试。
由于数据分析器14可以是一个与测试程序服务器16和测试器18和19分离的单元,数据分析器14可以在测试器18和19继续测试圆片或器件的同时进行其分析。这有助于减少总的测试时间。一旦完成了分析,并且已经得到一个足够的样本尺寸,则判决模块48上的流程继续到模块50,在该模块中把一个可略过测试列表文件写到测试程序服务器16中。这个可略过测试列表包含那些在后续测试批次中可以被略过的测试组。并且,相应设置测试程序中的对应软件开关以便允许测试器略过这些测试。根据数据分析器14在模块46中进行的分析自动产生这个可略过测试列表。一旦可略过测试在可略过测试列表文件中被列出,测试程序便自动检测这个文件并且知道运行一种新的流程。如下面参照判决模块38和40所述,这种新的流程自动略过可略过测试列表中的那些测试以便节省宝贵的测试时间。因而,可略过测试列表允许减少测试时间并且降低生产费用。
如上所述,每当在模块26测试一个新批次时,便进行一次检查以确定一个可略过测试列表文件是否可用。如上所述,如果没有可用的可略过测试列表文件,则没有得到用于统计分析的足够数据并且会在模块30进行所有的测试。但如果一个可略过测试列表文件可用,则流程继续到判决模块38,在该模块中确定所测试的特定设备是落在一个初始测试间隔内还是处于一个周期性测试样本中。对于具有一个可用的可略过测试列表文件的各个批次,在批次的整个测试过程中存在某些会运行完全测试的周期。在第一部分批次中会运行完全测试,并且在整个批次中会具有规定的样本速率。由于各个批次的制造过程不同并且批次与批次之间会有所不同,在各个批次的初始部分运行的完全测试为数据分析器14提供了关于各个特定批次的完整数据。在样本周期内运行的完全测试保证那些被略过的测试应当继续被略过。即,如果在一个这样的运行完全测试的时间内在被略过的测试中出现一个故障,则禁止使用被略过的列表并且对该批次的剩余部分进行完全测试。并且,如果被略过测试中的故障致使超过其允许的故障率,则在测试下一个批次之前会从可略过测试列表中除去该测试。
如果被测试的器件没有落在这个必须运行完全测试的初始或周期性样本中,则流程继续到运行测试程序的缩减版本的模块40中。这个缩减的版本略过那些被列在略过测试列表中的测试组。如果在运行测试的缩减版本之后在该批次内还有其它要测试的器件,则流程在判决模块42会返回到判决模块38,在该模块中会继续对该批次进行测试。如果在判决模块38中器件没有落在初始或周期性样本中,则在模块34中进行所有的测试。
在判决模块36进行一次分析以确定一个被略过的测试是否失败。如果当在模块34运行所有测试时有任何可略过测试失败,则测试器被返回到完全测试模式并且如模块30所示对批次的剩余部分进行所有的测试。但如果在模块34中在初始或周期性样本上选择所有测试并且没有可略过测试出现失败,则流程从判决模块36继续到判决模块42,在该模块中会继续以上述方式对批次的剩余部分进行测试。直到下一个器件没有落在初始或周期性样本中时,才会运行测试的缩减版本。一旦在判决模块42遇到批次的结束,则流程会返回到模块44,在该模块中包含测试结果的数据文件被写到数据存储单元12内的数据库中。
再次地,数据分析器14确定一个更新被写到数据存储器12中并且根据检测到的更新自动开始执行其分析。通过检测数据存储单元12被新测试结果更新的时间,数据分析器14可以自动并实时地执行其分析。再次地,执行如上所述的相同分析。根据新进行的分析的结果,更新可略过测试列表文件,其中如果一个可略过测试失败并且超出允许的故障率,则从略过测试列表中除去该测试。如果从另一个测试组得到了足够的数据,则这个测试组可以被加到可略过测试列表中以便用于下一个批次。如果得到足够的数据并且通过统计分析确定其可以再次被略过,则一个被除去的可略过测试可以被再次加入。
在前面的说明中已经参照具体实施例描述了本发明。但本领域的技术人员会理解,在不偏离如下面权利要求书所述的本发明的范围的情况下可以进行各种修改和改变。相应地,说明书和附图应当被认为是图解性的而不是限制性的,并且试图将所有这样的修改包含在本发明的范围内。
已经针对具体实施例描述了本发明的好处,优点和问题解决方案。但是这些好处,优点,问题解决方案和任何会导致任意好处,优点或解决方案更加明确的成分不会被解释成任何或全部权利要求的关键,必须或必要的特性或要素。正如这里所使用的,术语“包括”或任何其它的变体被认为是非穷举性的包括,使得包括一列要素的一个过程,方法,物品或装置不仅包含那些要素,而且也可以包含没有明确列出或与这样的过程,方法,物品或装置有内在联系的其它要素。

Claims (9)

1.一种进行电路测试的过程,其特征在于:
在第一批多个电路上运行多个测试;
存储与第一批多个电路上运行的测试相关的数据;
从存储数据判定多个测试中哪些是可略过的测试;
提供第二批多个电路;并且
在测试第二批多个电路的第一部分时自动略过可略过的测试;
在第二批多个电路的第二部分运行可略过测试;并且
在检测到至少一个可略过测试失败之后,在第二批多个集成电路的全部剩余未测试电路上运行包括全部可略过测试的多个测试。
2.如权利要求1所述的过程,其中第一批多个电路包括多批次,每一批次包括多个电路,并且其中第二批多个电路在一个后续批次中。
3.一种测试电路的装置,其特征在于:
测试器,其中测试器执行多个测试;
与测试器连接的数据存储单元,用于存储由测试器产生的信息;
与数据存储单元和测试程序服务器连接的数据分析器,该数据分析器根据数据存储单元中存储的信息产生一列从多个测试中选出的将被略过的测试;并且
与测试器和数据分析器连接的测试程序服务器,用于向测试器自动提供多个测试和一列可略过的测试;
其中除了采用可略过测试周期性测试之外,测试器略过可略过测试,并且根据检测到可略过测试的失败,测试器采用包括可略过测试的全部多个测试。
4.一种进行电路测试的过程,其特征在于:
测试多个批次,其中每一个批次包括多个电路,并且测试包括:
在多个批次中每个批次的每一个电路上运行多个软件开关测试;并且
在完成多个批次中每个批次的测试之后,将获得的数据存储到存储单元并分析获得的数据,从而判定多个软件开关测试中哪些是可略过测试;
接收下一批次;并且
在下一批次的第一部分上运行不包含可略过测试的多个软件开关测试。
5.如权利要求4所述的过程,其特征还在于:
在下一批次第一部分上运行不包含可略过测试的多个软件开关测试之前,在下一批次的第二部分上运行包含可略过测试的多个软件开关测试,其中在测试下一批次第一部分之前没有改变可略过测试判定。
6.一种进行电路测试的过程,其特征在于:
根据分析第一批多个电路上运行多个测试获得的数据,选择性建立可略过测试列,其中可略过测试列包括多个测试的子集;
在选择性建立可略过测试列之后,提供第二批多个电路;
判断是否已经建立可略过测试列;
根据判定已经建立可略过测试列,采用可略过测试列测试第二批多个电路,其中测试第二批多个电路包括:
在第二批多个电路的第一部分上运行多个测试,但不包括可略过测试列上的测试;并且
在第二批多个电路的第二部分上运行包含可略过测试列上的测试的全部多个测试。
7.如权利要求6所述的过程,其特征还在于:
判定可略过测试列上的任何测试在第二批多个电路的第二部分上是否失败;并且
根据判定可略过测试列的任何测试在第二批多个电路的第二部分上失败,在第二批多个电路的任何剩余未测试电路上运行包括可略过测试上的测试的全部多个测试。
8.如权利要求6所述的过程,其中根据判定没有建立可略过测试列,在第二批多个电路的全部电路上运行全部多个测试。
9.一种进行电路测试的过程,其特征在于:
基于在第一批多个电路上运行的多个测试获得的数据建立可略过测试列,其中可略过测试列包括多个测试的子集;
采用可略过测试列测试不同于第一批多个电路的第二批多个电路,其中测试除了采用可略过测试列中的测试周期性测试至少一部分第二批多个电路之外,包括在第二批多个电路上运行不包含可略过测试列中测试的多个软件开关测试,其中在测试第二批多个电路时没有改变可略过测试列,并且其中在测试第二批多个电路时,如果检测到可略过测试列中任何测试的失败,采用可略过测试列中的测试来测试第二批多个电路的任何剩余未测试电路。
CNB011017449A 2000-01-26 2001-01-23 测试电路的方法和装置 Expired - Fee Related CN1167117C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/491,433 2000-01-26
US09/491,433 US6532559B1 (en) 2000-01-26 2000-01-26 Method and apparatus for testing a circuit

Publications (2)

Publication Number Publication Date
CN1309422A CN1309422A (zh) 2001-08-22
CN1167117C true CN1167117C (zh) 2004-09-15

Family

ID=23952198

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011017449A Expired - Fee Related CN1167117C (zh) 2000-01-26 2001-01-23 测试电路的方法和装置

Country Status (6)

Country Link
US (1) US6532559B1 (zh)
CN (1) CN1167117C (zh)
HK (1) HK1038985B (zh)
MY (1) MY129101A (zh)
SG (1) SG101949A1 (zh)
TW (1) TWI265584B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10028912A1 (de) * 2000-06-10 2001-12-20 Bosch Gmbh Robert Herstellungsverfahren für ein elektronisches Gerät
JP4134567B2 (ja) * 2002-02-05 2008-08-20 沖電気工業株式会社 半導体装置のテスト方法及びテストシステム
CN101159498B (zh) * 2007-11-07 2010-12-29 中兴通讯股份有限公司 一种射频硬件模块的测试方法
CN102901902A (zh) * 2011-07-28 2013-01-30 飞思卡尔半导体公司 半导体器件的并联电源连接的测试方法
TWI453436B (zh) * 2012-05-04 2014-09-21 Raydium Semiconductor Corp 積體電路可靠度測試方法
CN102740332B (zh) * 2012-05-31 2016-01-06 青岛海信移动通信技术股份有限公司 移动终端测试方法及测试装置
US9482718B2 (en) * 2014-01-13 2016-11-01 Texas Instruments Incorporated Integrated circuit
CN104317704A (zh) * 2014-09-30 2015-01-28 中国电子科技集团公司第四十一研究所 一种生产线自动测试系统的测量软件集成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206582A (en) * 1988-05-18 1993-04-27 Hewlett-Packard Company Control system for automated parametric test equipment
US5717607A (en) * 1995-10-16 1998-02-10 Ford Motor Company Computer program, system and method to reduce sample size in accelerated reliability verification tests
JP2962239B2 (ja) * 1996-09-27 1999-10-12 日本電気株式会社 半導体集積回路検査装置およびその検査方法
US5694402A (en) * 1996-10-22 1997-12-02 Texas Instruments Incorporated System and method for structurally testing integrated circuit devices
KR100299716B1 (ko) * 1997-07-24 2001-09-06 가야시마 고조 Ic시험장치및방법
US6145106A (en) * 1997-12-31 2000-11-07 Nec Usa Inc. State relaxation based subsequence removal method for fast static compaction in sequential circuits
US6167545A (en) * 1998-03-19 2000-12-26 Xilinx, Inc. Self-adaptive test program

Also Published As

Publication number Publication date
HK1038985A1 (en) 2002-04-04
US6532559B1 (en) 2003-03-11
MY129101A (en) 2007-03-30
CN1309422A (zh) 2001-08-22
TWI265584B (en) 2006-11-01
HK1038985B (zh) 2005-05-27
SG101949A1 (en) 2004-02-27

Similar Documents

Publication Publication Date Title
CN100587507C (zh) 测试制造后的集成电路器件的方法和系统
US6154714A (en) Method for using wafer navigation to reduce testing times of integrated circuit wafers
US8788237B2 (en) Methods and apparatus for hybrid outlier detection
US6055463A (en) Control system and method for semiconductor integrated circuit test process
US5787190A (en) Method and apparatus for pattern recognition of wafer test bins
US8606536B2 (en) Methods and apparatus for hybrid outlier detection
US20020010560A1 (en) System for mapping logical functional test data of logical integrated circuits to physical representation using pruned diagnostic list
US10067186B2 (en) Method and apparatus for generating featured test pattern
US6701204B1 (en) System and method for finding defective tools in a semiconductor fabrication facility
US6857090B2 (en) System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices
CN1167117C (zh) 测试电路的方法和装置
CN117421217B (zh) 一种软件功能自动测试方法、系统、终端及介质
WO2007098426A2 (en) Methods and apparatus for data analysis
CN103646888A (zh) 一种晶圆可接受性测试系统及方法
JP4190748B2 (ja) 半導体不良解析用のcadツール及び半導体不良解析方法
JP2000243794A (ja) 半導体ウエハの解析方法
CN111782695A (zh) Mpw多产品联测的数据处理方法、存储介质及计算机设备
CN1570873A (zh) 电脑生产线的测试工具集成系统及方法
CN1238728C (zh) 检测电路板的方法
Jahangiri et al. Value-added defect testing techniques
US20050114058A1 (en) Method for analyzing inspected data, apparatus and its program
CN1510729A (zh) 圆片测试参数分析方法
CN1123780C (zh) 筛选ict测试盲点以制造目检罩板的系统与方法
KR100583528B1 (ko) 결함 정보 통합 관리 시스템 및 방법
WO2023166585A1 (ja) 半導体試験結果分析装置、半導体試験結果分析方法およびコンピュータプログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040813

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040813

Address after: Texas in the United States

Patentee after: FreeScale Semiconductor

Address before: Illinois Instrunment

Patentee before: Motorola, Inc.

C56 Change in the name or address of the patentee

Owner name: FISICAL SEMICONDUCTOR INC.

Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP.

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: FREESCALE SEMICONDUCTOR, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040915

Termination date: 20190123