JP4134567B2 - 半導体装置のテスト方法及びテストシステム - Google Patents
半導体装置のテスト方法及びテストシステム Download PDFInfo
- Publication number
- JP4134567B2 JP4134567B2 JP2002028143A JP2002028143A JP4134567B2 JP 4134567 B2 JP4134567 B2 JP 4134567B2 JP 2002028143 A JP2002028143 A JP 2002028143A JP 2002028143 A JP2002028143 A JP 2002028143A JP 4134567 B2 JP4134567 B2 JP 4134567B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- ate
- summary data
- semiconductor device
- test item
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置のテスト方法及びその実施のためのテストシステムに関する。
【０００２】
【従来の技術】
近年の大規模集積回路（ＬＳＩ）のプロセス技術の微細化、高機能化にともない半導体装置の製造後の電気的及び機能的なテスト時間及びそのためのテスト設備への投資の増大が、半導体装置の製造コストの増加に与える影響は無視できないものとなっている。
【０００３】
半導体装置の高機能化により、必要なテスト項目はますます多岐にわたり、増加の一途をたどっている。しかしながら、現実のテスト工程において、例えば数十ロットの半導体装置を処理したときに、１００万個あたり数個程度、すなわちほとんど不良の生じないテスト項目についてテストを行うことは、時間的にもコスト的にも問題があるといえる。
【０００４】
例えば、特許第３０４０２３３号公報には、複数個のテスト項目からなり複数個の被検査半導体装置サンプル（以下、単にＤＵＴ：Ｄｅｖｉｃｅ ＵｎｄｅｒＴｅｓｔとも称する。）を同時測定する一連の検査を、サンプルを入れ替えて繰り返し行う検査方法において、直前の一連の検査における複数個のテスト項目の順番（シーケンス）を、不良発生率が高い順に随時変更して実施する半導体装置のテスト方法が記載されている。
【０００５】
以下、図面を参照して、この従来技術につき説明する。
【０００６】
図８は、上記特許公報により開示されている半導体装置のテスト方法の概略的な工程フローをその実施のための装置の概略的な構成と併せて示す図である。この方法を実施するためには、自動ＬＳＩテスト装置（以下、単にＡＴＥ：Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｅｑｕｉｐｍｅｎｔとも称する。）が使用される。
【０００７】
図８において、ＡＴＥ１３０には、想定されるＤＣテスト及びファンクションテストのためのプログラムが内蔵され、これらのテストプログラムシーケンスを決定して配列し、個々のテストプログラムの実行及び制御までを行うテスト項目シーケンス決定部１３２と、それぞれのテスト項目で発生するＦＡＩＬ数をカウントするためのＦＡＩＬテストカウント部１３４とを含んでいる。
【０００８】
工程フロー中、ＤＣテストとは、ＤＵＴの電気的な直流テストを意味する。ファンクションテストとは、種々のＤＵＴに特有の機能の検査を意味する（以下、単にＦＣＴとも称する）。ＰＡＳＳとは各テスト項目の終了段階で、ＤＵＴに不良がないことを意味する。この場合には、次のテスト項目に進むことができる。ＦＡＩＬとは各テストの結果、ＤＵＴに何らかの不良が発見されたことを意味する（以下、特に断り無くこれらを本明細書中で同様の意味で使用する。）。この場合にはＤＵＴは、ソケットから即時除去される。そして、別のＤＵＴを当該ソケットに再セットして、テストは続行される。
【０００９】
次に具体的なテスト方法の工程フローにつき説明する。テスト項目は、１つのＤＣテスト及びファンクションテスト１〜４を含むファンクションテスト群からなる。これらのテスト項目は、いずれも自動ＬＳＩテスト装置、すなわちＡＴＥ１３０により実行される。このＡＴＥ１３０は、複数個のＤＵＴをセットするための複数個のソケットを具えている。
【００１０】
実際には複数個のＤＵＴが並列的に同時にテストされるのが一般的であるが、ここでは１つのＤＵＴでテストを行う例につき説明する。ここで、実行される全テスト項目はループ状に繰り返すように設定されている。すなわち、ファンクションテスト４までテストが終了すると再びＤＣテストに戻って、テスト項目を同じ流れで繰り返すようにされている。
【００１１】
まず、ＤＵＴをソケットにセットする。テストの開始と共に、ＤＣテストに対応するテストプログラムによりテストが実行される。この結果、何らかの不良が発見されれば、ＦＡＩＬと判定される。これに応じて即時、ソケットからＤＵＴを除去する操作を行い、これを不良品として処理してテストを終了する。従って、この場合には、空いたソケットには別のＤＵＴがセットされ、次のテスト項目、すなわちファンクションテスト１を第一のテスト項目として引き続きテストが実行される。このファンクションテスト１で不良が発見されなければ、ＰＡＳＳと判定され、さらに次のテスト項目のファンクションテスト２に進むこととなる。
【００１２】
同様にして、順次のテスト項目においてＦＡＩＬ判定及び不良品としての処理、又はＰＡＳＳ判定及び次テスト項目への進行を繰り返す。それぞれのテスト項目でのＦＡＩＬ判定数は、テスト中にテストカウント部にてカウントが行われる。そして、ループ状のテスト項目を順不同にすべてＰＡＳＳした場合のみ、当該ＤＵＴは良品として選別され、ここでテストは終了する。
【００１３】
【発明が解決しようとする課題】
このように、テスト項目シーケンスをＦＡＩＬ数が多い順番に再配列する方法によれば、最終的に不良となるＤＵＴの発見を早めることはできるので、ある程度、テスト時間の短縮及びコスト削減に効果があるものと思われる。
【００１４】
しかしながら、現実には半導体装置の量産段階においては、ＦＡＩＬ数が多いテスト項目は試験生産等によりほぼ判明していることが多い。従って、テスト項目シーケンスの再配列のみでは、半導体装置のテストステップにおけるコスト削減のための本質的な課題である効率的なテスト項目の削減という課題を解決するのは困難である。
【００１５】
また、テスト項目の選択、削除処理等のテストプログラムの編集処理は、非常に困難な作業であるにもかかわらずテスト技術者の判断及び手技によりすべてが実行されているのが現状である。従って、人為的なサマリーデータの判読ミスやプログラミングミス等を生じやすく、このような要因によってもテスト工程の効率の悪化及びテスト設備の設備投資に無駄が生じてしまう等という問題がある。
【００１６】
さらにまた、多くの半導体装置の品種に対するテストプログラムの変更に迅速に対応することが困難であるという問題がある。
【００１７】
この発明は、上述の問題点に鑑みなされたものであり、この発明の目的は、半導体装置のテスト工程において、実質的に不要なテスト項目の効率的な抽出、削除又は回復動作等を含むテストプログラムの編集によるテスト項目の最適化がテスト工程中、リアルタイムかつ迅速に可能であり、またテスト項目シーケンスの編集処理を自動化することでサマリーデータの判読ミスやプログラミングミスを防ぎ、テスト工程の効率の改善及びテスト設備への過剰投資を抑制することを可能とする半導体装置のテスト方法及びその実施のための装置を提供することにある。
【００１８】
【課題を解決するための手段】
上述の問題の解決を図るため、この発明の半導体装置のテスト方法によれば、製造された１ロットの半導体装置の総数量のうち、一部の数量において、基準自動ＬＳＩテスト装置のＡＴＥ処理部が、サマリーデータの収集及び形成を行うステップと、基準ＡＴＥが、形成されたサマリーデータを、通信回線を介して、ホストコンピュータに送信するステップと、ホストコンピュータが、サマリーデータを記録部に保存するステップと、記録部に保存されたサマリーデータを、判断部が読み込むステップと、判断部が、品質管理基準値を読み込むステップと、判断部が、読み込まれたサマリーデータと品質管理基準値とを比較及び判断して、編集対象のテスト項目を決定するステップと、判断部の決定に基づいて、編集対象のテスト項目を含むテストプログラムを編集部が編集するステップと、ホストコンピュータの送受信部が、編集されたテストプログラムを通信回線を介して複数台の量産ＡＴＥにインストールするステップと、インストールされたテストプログラムを用いて、複数台の量産ＡＴＥが、残りすべての数量の半導体装置のテストを実行するステップとを含むことを特徴とする。
【００１９】
この方法により、半導体装置のテスト工程において、実質的に不要なテスト項目の効率的な抽出、削除又は回復動作等を含むテストプログラムの編集によるテスト項目の最適化が、テスト工程中、リアルタイムかつ迅速に可能であり、またテスト項目シーケンスの編集処理を、複数台のＡＴＥにより並列的に実行し、かつこれを自動化することでサマリーデータの判読ミスやプログラミングミスを防ぎ、テスト工程の効率の改善及びテスト設備への過剰投資を抑制することを可能とする。
【００２０】
この明細書中、テスト項目又はプログラムの「削除」とは、必ずしもこれら自体の削除を意味しない。すなわち、例えばプログラム自体は存在するものの、なんらかの処理（マスク処理等）により、実行されない状態にする場合も含まれる。このときシーケンス中に存在するが、例えばマスク処理されたプログラムは、スキップされて１つ後に配列されるプログラムが実行されることとなる。このような例えばマスク処理されたプログラムを実行可能なように回復するためには、マスク処理を解除する処理が行われる。
【００２１】
また、この発明のテスト装置によれば、ロット毎、かつテスト項目毎の半導体装置のＦＡＩＬ数をカウントし、これをまとめたサマリーデータ及びテストプログラムを記録するための記録部、サマリーデータを読み込んで品質管理基準値と比較及び判断を行うことができるように記録部に接続されている判断部、判断部の決定に基づいて、編集対象のテスト項目を決定し、テストプログラムの編集を行うことができるように記録部に接続されている編集部、並びにサマリーデータ及びテストプログラムの送受信を行うことができるように記録部に接続されている送受信部を具えるホストコンピュータと、ホストコンピュータの送受信部に、通信回線を介してサマリーデータ及びテストプログラムの送受信を行うことができるようにそれぞれ接続された複数台のＡＴＥであって、サマリーデータを形成するＡＴＥ処理部を具え、サマリーデータを通信回線を介して、ホストコンピュータに送信できる少なくとも１台の基準ＡＴＥ、及びホストコンピュータにより編集されたテストプログラムがインストールされ、インストールされたテストプログラムを用いて、残りすべての数量の半導体装置のテストを実行できる、基準ＡＴＥ以外の複数台の量産ＡＴＥを含む複数台のＡＴＥとを具える。
【００２２】
この発明のテスト装置によれば、テスト項目の削除、又は回復処理、すなわちテストプログラムの編集処理を、通信回線を介して、迅速かつ容易に複数のＡＴＥについても並列的に自動化処理することができるので、この発明のテスト工程を効率よく実施することができる。
【００２３】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。なお、図中、数値条件、各構成成分の大きさ、形状及び配置関係は、この発明が理解できる程度に例示的かつ概略的に示してあるに過ぎず、この発明はこれに限定されるものではない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合がある。
【００２４】
まず、この発明の半導体装置テストシステムの構成について、図１を参照して説明する。図１はこの発明の半導体装置テストシステム１０の構成を概略的に示す図である。
【００２５】
半導体装置テストシステム１０は、ホストコンピュータ２０と、ＡＴＥ群３０と、ホストコンピュータ２０とＡＴＥ群３０とを接続するための通信回線４０とを含んでいる。
【００２６】
ホストコンピュータ２０は、記録部２２、判断部２４、編集部２６及び送受信部２８を具えている。ここで記録部２２は、大容量の記憶媒体により構成されている。この記録部２２は、ホストコンピュータ２０内に内蔵されていてもその外部に接続されていてもよいが、例えば磁気ディスク装置、具体的にはハードディスクドライブ等により構成されている。機能的には各種データ、プログラム等を格納及び保存するための構成である。
【００２７】
判断部２４は、複数のデータを読み込んでこれらのデータ及び判断等行うことが可能な機能部である。
【００２８】
編集部２６とは、判断部２４の処理結果に基づいてプログラム等のソフトウェアの編集を行うことが可能な機能部である。
【００２９】
送受信部２８とは、外部に接続された他の装置に対して、データ、プログラム等の送受信を行うことが可能な機能部である。これらは相互に関連して機能できるような構成とされている。
【００３０】
ここで、記録部２２以外の具体的なハードウェアの構成の詳細な説明は、この発明の要旨ではないので省略するが、機能的な側面から、判断部２４と、編集部２６と、送受信部２８とに相当する構成を少なくとも有している。
【００３１】
ＡＴＥ群３０は、少なくとも１台の基準ＡＴＥ３０ａと他に複数台のＡＴＥ、すなわち量産ＡＴＥ１、量産ＡＴＥ２、量産ＡＴＥ３、・・・、及び量産ＡＴＥｎを有する量産ＡＴＥ群３０ｂとを含んでいる。
【００３２】
ＡＴＥ群３０を構成する基準ＡＴＥ３０ａ及び量産ＡＴＥ群３０ｂは、いずれも同一の構成の装置とするのがよい。
【００３３】
ＡＴＥ記録部３２は、メインプログラム３４ａとパターンプログラム３４ｂとを含むテストプログラム３４を格納している。
【００３４】
メインプログラム３４ａとは、パターンプログラム、すなわちファンクションテストの実施シーケンス及びＤＣテストのプログラムが書き込まれていて、テスト回路の設定、ＤＣテスト及びパターンプログラムの起動、計測、データ取得、データの比較解析等を制御するプログラムソフトウェアである。
【００３５】
パターンプログラム３４ｂとは、複数項目のファンクションテストを実行するプログラムソフトウェアである。これは、それぞれのファンクションテストの項目毎にモジュール化されていてもよい。
【００３６】
ここで半導体装置のテスト工程について、メインプログラム３２ａとパターンプログラム３２ｂとの関係で説明すると、ファンクションテストの実行を行うのは、パターンプログラム３４ｂ（モジュール）であって、直接的にはメインプログラム３４ａではない。メインプログラム３４ａに記述されているのは、複数個のファンクションテストのテスト項目の実行順序（シーケンス）である。すなわち、メインプログラム３４ａは、決定されたファンクションテストのテスト項目の配列に従って、パターンプログラム（モジュール）を起動し、特定のテスト項目のファンクションテストをパターンプログラムに実行させる。
【００３７】
ＡＴＥ処理部３６とは、通信回線４０を介したホストコンピュータ２０の送受信部２８との相互の通信と、各テスト項目におけるＦＡＩＬ数をカウントするＦＡＩＬテストカウントと、カウントされたＦＡＩＬ数をロット毎かつテスト項目毎に集計してまとめたサマリーデータ作成とを制御する機能部である。
【００３８】
基準ＡＴＥ３０ａ及び量産ＡＴＥ群３０ｂを構成するそれぞれのＡＴＥの具体的な装置構成については、この発明の要旨ではないので詳細には説明しないが、機能的な側面から、一般的なＡＴＥの半導体装置テスト機能に加えて、メインプログラム３４ａ及びパターンプログラム３４ｂとを格納するＡＴＥ記録部３２と、ＡＴＥ処理部３６とに相当する構成を少なくとも具えている。
【００３９】
ＡＴＥ群３０を構成するそれぞれのＡＴＥは、ホストコンピュータ２０の送受信部２８と、通信回線４０により接続されることで互いにデータ通信が可能なように構成されている。
【００４０】
ここでいう通信回線４０とは、有線又は無線とを問わない。すなわち電気、光又は電波等の媒体によりデータ通信が可能であればよい。具体的には例えばイーサネット（登録商標）を使用するのがよい。その接続トポロジは、図１においてはいわゆるバス型で接続した例を示したがこれに限定されず、例えばスター型等に変更することもできる。
【００４１】
以下、図を参照してこの発明の半導体装置テストシステム１０によるテスト方法について説明する。
【００４２】
〈１．品質管理基準値の設定〉
まず、開始前の前提として、品質管理基準値を設定する。ここでいう品質管理基準値とは、製造された半導体装置の１ロット（又は１ロットのうちの所定の数量）において、最終的な許容される不良品混入率から計算された各テスト項目毎に許容されるＦＡＩＬ数を意味する。この品質管理基準値は各テスト項目毎に独立した基準値として設定される。この品質管理基準値は、テストの実行に先立って設定され、ホストコンピュータ２０の記録部２２に格納しておく。
【００４３】
〈２．サマリーデータの収集〉
次に、基準ＡＴＥ３０ａによるサマリーデータの収集について説明する。
【００４４】
一般に、半導体装置の製造ロットには、ウェハレベルでのロットとパッケージレベルでのロットとが存在する。いずれのロットの場合にも、この発明のテスト方法及びテストシステムに適用して好適である。例えばウェハレベルの場合には、１ロットの数は通常２０〜５０枚である。パッケージレベルの場合には、通常１０００〜２０万個である。
【００４５】
基準ＡＴＥ３０ａによるフルテストは、ウェハレベル又はパッケージレベルの半導体装置の品種、その品質管理基準、所要時間等を考慮して適切に設定された数量のＤＵＴにより行われるが、好ましくは１ロットの総数のうち、１０％程度の数量のＤＵＴを無作為抽出して行うのがよい。
【００４６】
このとき行われるテスト項目は、特定の品種の半導体装置に必要とされるすべてのテスト項目、すなわちフルテスト項目である。
【００４７】
無作為抽出された１０％程度の数量のＤＵＴが基準ＡＴＥ３０ａによりテストされ、フルテスト項目の各テスト項目毎のＦＡＩＬ数が、ＡＴＥ処理部３６により計数され、サマリーデータが形成される。このサマリーデータは、通信回線４０を介して送信され、ホストコンピュータ２０の送受信部２８により受信された後、記録部２２に格納される。
【００４８】
〈３．テストプログラムの編集判断ステップ〉
図２は、ホストコンピュータ２０の判断部２４によるメインプログラムの編集ステップ、具体的には、テスト項目のメインプログラムにおけるテスト項目の維持、削除及び／又は回復を判断して実行するステップを説明するためのフローチャートである。なお、以下の説明において、処理ステップをＳとして示す。
【００４９】
ここでは実行されるＤＣテスト及びファンクションテストのテスト項目がＸ個存在するものと仮定して説明する。ここでｉ番目のテスト項目に対応するサマリーデータの値をｎ（ｉ）で表し、ｉ番目のテスト項目に対応する品質管理基準値はＸ（ｉ）で表すものとする。
【００５０】
メインプログラム３４ａの編集は、ホストコンピュータ２０において行われる。編集の開始に際して、ホストコンピュータ２０の判断部２４は、記録部２２に格納されていた品質管理基準値を読み込む（Ｓ１）。次いでホストコンピュータ２０の判断部２４は、同じく記録部２２に格納されていたサマリーデータを読み込む（Ｓ２）。
【００５１】
品質管理基準値を読み込むステップ（Ｓ１）とサマリーデータを読み込むステップ（Ｓ２）とは、逆に行われてもよい。
【００５２】
次に読み込まれた同一項目についてのサマリーデータと品質管理基準値との比較がそれぞれ順次に行われる。すなわち、テスト項目にそれぞれ対応するサマリーデータｎ（ｉ）が対応する品質管理基準値Ｘ（ｉ）と等しいか、又は大きいかどうかを比較する（Ｓ３）。Ｎｏ、すなわちサマリーデータｎ（ｉ）が基準値Ｘ（ｉ）と等しいか又は下回る場合には、当該テスト項目は削除される（Ｓ４）。一方、Ｙｅｓ、すなわちサマリーデータｎ（ｉ）が基準値Ｘ（ｉ）を超える場合には、当該テスト項目は工程中に維持されるか、又は既に削除されている場合には回復処理が行われる（Ｓ５）。
【００５３】
このようにＳ３〜Ｓ５のステップがＸ個のテスト項目すべてに対して順次行われる。すなわち、Ｓ４又はＳ５のステップが終了したとき、ｉがＸより大きいかどうか比較される（Ｓ６）。Ｎｏ、すなわちiがＸより小さい場合には、ｉをｉ＋１として（Ｓ７）、Ｓ３に戻って、ｉとＸとが等しくなるまでＳ３〜Ｓ５のステップをループ状に繰り返す。Ｙｅｓ、すなわちｉがＸと等しくなったときには、すべてのテスト項目について、判断及び編集がなされたこととなる。
【００５４】
次いで、編集部２６は、編集されたメインプログラム３４ａをコンパイルして有効化する（Ｓ８）。コンパイルされたメインプログラム３４ａは、通信回線４０を介して、ホストコンピュータの送受信部２８により、量産ＡＴＥ群３０ｂそれぞれに、及び必要な場合には基準ＡＴＥ３０ａにも送信され、それぞれのＡＴＥ記録部３２にインストールされる（Ｓ９）。この一連のステップにより量産ＡＴＥ群３０ｂのテストプログラムの編集は終了する。
【００５５】
【実施例】
以下、主として図３〜６を参照して、より具体的なテスト項目の編集動作について説明する。なお、ＤＵＴはある特定の品種のパッケージの形態であるものとし、１ロットの数量は例えば１万個であるものと仮定する。この１ロットの総数量のうち１０％、すなわち１０００個を無作為抽出して、基準ＡＴＥ３０ａによりテストを行い、サマリーデータの収集を行うものとする。また、品質管理基準値、すなわち各テスト項目において許容されるＦＡＩＬ数の設定値はいずれも「２」と設定されていて、ホストコンピュータ２０の記録部２２に予め格納されているものとする。
【００５６】
〈１．フルテスト項目の編集処理〉
図３は、基準ＡＴＥ３０ａのためのフルテスト項目の編集処理を説明するための図である。
【００５７】
この編集処理は、ホストコンピュータ２０の判断部２４により行われる。まず、テストされるＤＵＴに必要なＤＣテスト及びファンクションテストのテスト項目のテーブルであるプログラムテーブル５２を形成して記録部２２に格納しておく。次いで、フルテストを効率よく行うために、ＤＣテスト及びファンクションテストの項目の並べ替えが行われる。例えば試験生産等により、予めＦＡＩＬしやすいテスト項目がわかっている場合にはこの項目を繰り上げるか、又は例えば基本的なＤＣテストの順番をＦＡＩＬ数にかかわらず繰り上げるといったように、特にメインプログラム３４ａが直接実行するＤＣテストとファンクションテストとの関係で最適化された基準ＡＴＥプログラムシーケンス５４を決定し、これを含めたメインプログラム３４ａ全体の編集処理を編集部２６により行う。そして、編集されたメインプログラム３４ａを記録部２２に格納する。ここで編集されるメインプログラム３４ａは、基準ＡＴＥ３０ａのＡＴＥ記録部３２に存在するものを通信回線４０を介して、ホストコンピュータ２０の記録部２２に格納したものであっても、予め記録部２２に格納されたものであってもよい。
【００５８】
編集処理された基準ＡＴＥプログラムシーケンス５４を含むメインプログラム３４ａは、記録部２２から読み出されて編集部２６によりコンパイルが行われた後、通信回線４０を介して、基準ＡＴＥ３０ａに送出される。送出されたメインプログラムは、これを受信した基準ＡＴＥ３０ａのＡＴＥ記録部３２に、（上書き）インストールされる。ここまでの動作により、基準ＡＴＥ３０ａのテスト項目の自動編集処理は終了し、必要と判断されたフルテスト項目の基準ＡＴＥ３０ａによる実行が可能となる。
【００５９】
〈２．サマリーデータ〉
図４は、基準ＡＴＥ３０ａにより収集及び形成されたサマリーデータの例（１）を示す図である。現ロット及び過去の前３ロットのサマリーデータである。ＤＣテストとファンクションテストのグループ毎にまとめて示してある。従って、図３で示した実際に実行された基準ＡＴＥプログラムシーケンス５４とは異なる配列となっている。囲み６２は、ＤＣテスト１〜８において、囲み６４はファンクションテスト１〜８において、ＦＡＩＬ数が、テスト項目に対応する品質管理基準値、すなわちこの例では「２」と等しいか又は下回ったテスト項目を示している。従って、各ロットの量産ＡＴＥで行われるテストにおいては、ＤＣテスト５〜８及びファンクションテスト４〜８は省略する（図２のステップＳ３及びＳ４）ことが可能と判断される。
【００６０】
図５は、基準ＡＴＥ３０ａにより収集及び形成されたサマリーデータの例（２）を示す図である。囲み６６及び囲み６８は、前ロットまでは省略することができたが、現ロットにおいては基準ＡＴＥ３０ａによるフルテスト（必要と判断されたすべてのテスト項目）の結果が、設定された品質管理基準値、すなわち「２」を超えてしまったため量産ＡＴＥ群３０ｂにおけるテストにおいては回復されるべきと判断される（図２のステップＳ３及びＳ５）テスト項目を示している。従ってこのロットの量産ＡＴＥ群３０ｂで行われるテストにおいては、ＤＣテスト５及びファンクションテスト４に対応するプログラムは、上述したようにホストコンピュータ２０により回復され、実行されることとなる。
【００６１】
〈３．削除動作の詳細な説明〉
以下、主として図６を参照して、テスト項目を削除するテスト項目編集処理について説明する。
【００６２】
図６は、テスト項目の削除動作を説明するためのブロック図である。プログラムテーブル７２中、斜線を付して示した削除対象プログラム７２ａ、すなわちＤＣテスト５〜８及びファンクションテスト４〜８は、基準ＡＴＥ３０ａにおけるフルテストの結果（図４の囲み６２及び６４に対応）から抽出され、ホストコンピュータ２０の判断部２４により、現ロットの量産ＡＴＥ群３０ｂにおけるテストにおいて実施する必要なしと判断された（図２のステップＳ３及びＳ４）テスト項目である。量産ＡＴＥプログラムシーケンス７４とは、量産ＡＴＥ群３０ｂがテストを実施するためのプログラムのシーケンスである。
【００６３】
この編集処理は、ホストコンピュータ２０の判断部２４及び編集部２６により実行される。既に説明したとおり、ホストコンピュータ２０は、まず品質管理基準値を読み込む（図２のＳ１）。次いで基準ＡＴＥ３０ａが収集したサマリーデータ（この例では図４）のサマリーデータを読み込む（図２のＳ２）ものとする。ホストコンピュータ２０の判断部２４は、プログラムテーブル７２の各テスト項目に対応する、品質管理基準値とサマリーデータの値とを比較及び判断する（図２のＳ３）。このとき、比較されるサマリーデータは現ロットに関するものだけであるものとするが、過去のロットの結果を含めて例えば各テスト項目毎の平均値を使用することもできる。判断部２４は、図４のサマリーデータにおける囲み６２及び６４の値は、品質管理基準値を超えていないと判断する（Ｓ３でＮｏ）。そして、編集部２６はメインプログラム３４ａの囲み６２及び６４に対応するテスト項目を抽出した後、これを削除するテスト項目編集処理を行う（図２のＳ４）。
【００６４】
このとき、判断部２４は、量産ＡＴＥ群３０ｂによるテストを効率よく行うために、例えば読み込まれたサマリーデータの各テスト項目毎に不良と判断される可能性が高い順番に、すなわち不良の出やすい項目を繰り上げることで、配列の最適化された量産ＡＴＥプログラムシーケンス７４を決定して、記録部２２に格納する。次いで編集部２６は、決定された量産ＡＴＥプログラムシーケンス７４を記録部２２から読み出して、テスト項目の編集処理を行う。そして、編集部２６によりメインプログラム３４ａは、コンパイルされる（図２のＳ８）。然る後、当該メインプログラム３４ａは、ホストコンピュータ２０の送受信部２８から通信回線４０を介して、量産ＡＴＥ群３０ｂに送出される。送出されたメインプログラム３４ａは、量産ＡＴＥ群３０ｂを構成する個々のＡＴＥの記録部３２に、同時かつ並列的に（上書き）インストールされる（図１及び図２のＳ９）。ここまでで、複数台の量産ＡＴＥ群３０ｂにおけるテスト項目の同時かつ並列的な自動編集処理は終了し、最小限かつ最適なシーケンスのテスト項目での複数台での量産ＡＴＥ群３０ｂによるテストが効率的に実行可能となる。
【００６５】
然る後、基準ＡＴＥ３０ａによるフルテスト実行済みのＤＵＴを除く、残り９０％の数量のＤＵＴのテストが実行されるが、このステップは、複数のＡＴＥを含む量産ＡＴＥ群３０ｂにより、並列的に行われる。そしてロット毎に、基準ＡＴＥ３０ａによるサマリーデータの収集を兼ねたフルテスト及び量産ＡＴＥ群３０ｂによるテストが繰り返し実行されることとなる。
【００６６】
〈３．回復動作の詳細な説明〉
引き続き、主として図７を参照して、一度は削除されたテスト項目を回復するテスト項目編集処理について説明する。ここでは、上述した削除動作により、ＤＣテスト５〜８及びファンクションテスト４〜８は、量産ＡＴＥプログラムシーケンス８４には存在していないものとする。
【００６７】
図７は、テスト項目の回復動作を説明するためのブロック図である。プログラムテーブル８２中、斜線を付して示した回復対象プログラム８２ａ、すなわちＤＣテスト５及びファンクションテスト４は、基準ＡＴＥ３０ａにおけるフルテストの結果（図５の囲み６６及び６８に対応）により、現ロットの量産ＡＴＥ３０ｂにおけるテストにおいて回復対象と判断されたプログラムである。量産ＡＴＥプログラムシーケンス８４とは、量産ＡＴＥ３０ｂに実際にインストールされるメインプログラム３４ａに含まれるテストプログラムのシーケンスである。
【００６８】
この編集処理も、ホストコンピュータ２０の判断部２４及び編集部２６により実行される。上述したとおり、判断部２４は、まず品質管理基準値を読み込む（図２のＳ１）。次いで基準ＡＴＥ３０ａが収集したサマリーデータ（この例では図５のサマリーデータ）を読み込むものとする（図２のＳ２）。判断部２４は、プログラムテーブル８２の各テスト項目に対応する、品質管理基準値とサマリーデータの値とを比較及び判断する（図２のＳ３）。このとき、上述と同様に比較されるサマリーデータは現ロットに関するものだけであるものとする。
【００６９】
次いで判断部２４は、図５のサマリーデータにおける囲み６６及び６８の値が品質管理基準値を超えていると判断する。そして、編集部２６は、判断部２４の回復決定に基づいて、回復対象プログラム８２ａ、すなわちＤＣテスト５及びファンクションテスト４を回復するテスト項目編集処理を行う（図２のＳ５）。
【００７０】
さらに判断部２４は、必要ならば、上述と同様にテストを効率よく行うために、ＤＣテスト及びファンクションテストの項目の並べ替えを行う。これによりテスト項目の削除、回復等の編集に加え、特にメインプログラム３４ａが直接実行するＤＣテストとファンクションテストとの関係においてもそのシーケンスが最適化された量産ＡＴＥプログラムシーケンス８４が決定される。判断部２４は、決定されたプログラムシーケンス８４に基づいてテスト項目編集処理を行う。そして、編集部２６は編集処理されたメインプログラム３４ａに対してコンパイルを行い、記録部２２に格納する。（図２のＳ８）。然る後、当該メインプログラム３４ａは、記録部２２から読み出されて送受信部２８から通信回線４０を介して、量産ＡＴＥ群３０ｂに送出される。送出されたメインプログラムは、量産ＡＴＥ群３０ｂを構成する個々のＡＴＥのＡＴＥ記録部３２に、（上書き）インストールされる。ここまでの動作により、複数台の量産ＡＴＥ群３０ｂにおけるテスト項目の同時かつ並列的な自動編集処理は終了し、最小限かつ最適なシーケンスのテスト項目で、複数台の量産ＡＴＥ群３０ｂによるテストの実行が可能となる。
【００７１】
然る後、基準ＡＴＥ３０ａによるフルテスト実行済みのＤＵＴを除く、残り９０％の数量のＤＵＴのテストが行われるが、このステップは、複数のＡＴＥを含む量産ＡＴＥ群３０ｂにより、並列的に行われる。そして半導体装置のロット毎に、基準ＡＴＥ３０ａによるサマリーデータの収集を兼ねたフルテスト及び量産ＡＴＥ群３０ｂによる最小限かつ最適なテスト項目でのテストが繰り返し行われることとなる。
【００７２】
【発明の効果】
上述した説明から明らかなように、この発明の半導体装置のテストシステムの構成によれば、半導体装置のテスト工程において、実質的に不要であるテスト項目の判断を効率的に行うことができる。また、テスト項目の削除、又は回復処理、すなわちテストプログラムの編集を複数のＡＴＥについても並列的にリアルタイムで自動化処理することができるので、テスト工程を効率よく実施することができる。従ってテスト工程及びテスト工程のための設備への投資のコストを削減することができる。また、半導体装置の製造におけるトータルのコスト削減にも大いに寄与する。
【図面の簡単な説明】
【図１】図１は、この発明の半導体装置テストシステムの構成を概略的に説明するための図である。
【図２】図２は、テストプログラムの編集ステップ、すなわちテスト項目の選択、削除及び／又は回復動作を説明するためのフローを示す図である。
【図３】図３は、基準ＡＴＥ３０ａのためのフルテスト項目の編集処理を説明するための図である。
【図４】図４は、基準ＡＴＥ３０ａにより収集及び形成されたサマリーデータの例（１）を示す図である。
【図５】図５は、基準ＡＴＥ３０ａにより収集及び形成されたサマリーデータの例（２）を示す図である。
【図６】図６は、テスト項目の削除処理動作を示すブロック図である。
【図７】図７は、テスト項目の回復処理動作を示すブロック図である。
【図８】図８は、従来技術を説明するための図である。
【符号の説明】
１０：半導体装置テストシステム
２０：ホストコンピュータ
２２：記録部
２４：判断部
２６：編集部
２８：送受信部
３０：ＡＴＥ群
３０ａ：基準ＡＴＥ
３０ｂ：量産ＡＴＥ群
３２：ＡＴＥ記録部
３４：テストプログラム
３４ａ：メインプログラム
３４ｂ：パターンプログラム
３６：ＡＴＥ処理部
４０：通信回線
５２、７２、８２：プログラムテーブル
５４：基準ＡＴＥプログラムシーケンス
６２：囲み（ＤＣテスト項目削除対象）
６４：囲み（ファンクションテスト項目削除対象）
６６：囲み（ＤＣテスト項目回復対象）
６８：囲み（ファンクションテスト項目回復対象）
７２ａ：削除対象プログラム
７４、８４：量産ＡＴＥプログラムシーケンス
８２ａ：回復対象プログラム
【発明の属する技術分野】
この発明は、半導体装置のテスト方法及びその実施のためのテストシステムに関する。
【０００２】
【従来の技術】
近年の大規模集積回路（ＬＳＩ）のプロセス技術の微細化、高機能化にともない半導体装置の製造後の電気的及び機能的なテスト時間及びそのためのテスト設備への投資の増大が、半導体装置の製造コストの増加に与える影響は無視できないものとなっている。
【０００３】
半導体装置の高機能化により、必要なテスト項目はますます多岐にわたり、増加の一途をたどっている。しかしながら、現実のテスト工程において、例えば数十ロットの半導体装置を処理したときに、１００万個あたり数個程度、すなわちほとんど不良の生じないテスト項目についてテストを行うことは、時間的にもコスト的にも問題があるといえる。
【０００４】
例えば、特許第３０４０２３３号公報には、複数個のテスト項目からなり複数個の被検査半導体装置サンプル（以下、単にＤＵＴ：Ｄｅｖｉｃｅ ＵｎｄｅｒＴｅｓｔとも称する。）を同時測定する一連の検査を、サンプルを入れ替えて繰り返し行う検査方法において、直前の一連の検査における複数個のテスト項目の順番（シーケンス）を、不良発生率が高い順に随時変更して実施する半導体装置のテスト方法が記載されている。
【０００５】
以下、図面を参照して、この従来技術につき説明する。
【０００６】
図８は、上記特許公報により開示されている半導体装置のテスト方法の概略的な工程フローをその実施のための装置の概略的な構成と併せて示す図である。この方法を実施するためには、自動ＬＳＩテスト装置（以下、単にＡＴＥ：Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｅｑｕｉｐｍｅｎｔとも称する。）が使用される。
【０００７】
図８において、ＡＴＥ１３０には、想定されるＤＣテスト及びファンクションテストのためのプログラムが内蔵され、これらのテストプログラムシーケンスを決定して配列し、個々のテストプログラムの実行及び制御までを行うテスト項目シーケンス決定部１３２と、それぞれのテスト項目で発生するＦＡＩＬ数をカウントするためのＦＡＩＬテストカウント部１３４とを含んでいる。
【０００８】
工程フロー中、ＤＣテストとは、ＤＵＴの電気的な直流テストを意味する。ファンクションテストとは、種々のＤＵＴに特有の機能の検査を意味する（以下、単にＦＣＴとも称する）。ＰＡＳＳとは各テスト項目の終了段階で、ＤＵＴに不良がないことを意味する。この場合には、次のテスト項目に進むことができる。ＦＡＩＬとは各テストの結果、ＤＵＴに何らかの不良が発見されたことを意味する（以下、特に断り無くこれらを本明細書中で同様の意味で使用する。）。この場合にはＤＵＴは、ソケットから即時除去される。そして、別のＤＵＴを当該ソケットに再セットして、テストは続行される。
【０００９】
次に具体的なテスト方法の工程フローにつき説明する。テスト項目は、１つのＤＣテスト及びファンクションテスト１〜４を含むファンクションテスト群からなる。これらのテスト項目は、いずれも自動ＬＳＩテスト装置、すなわちＡＴＥ１３０により実行される。このＡＴＥ１３０は、複数個のＤＵＴをセットするための複数個のソケットを具えている。
【００１０】
実際には複数個のＤＵＴが並列的に同時にテストされるのが一般的であるが、ここでは１つのＤＵＴでテストを行う例につき説明する。ここで、実行される全テスト項目はループ状に繰り返すように設定されている。すなわち、ファンクションテスト４までテストが終了すると再びＤＣテストに戻って、テスト項目を同じ流れで繰り返すようにされている。
【００１１】
まず、ＤＵＴをソケットにセットする。テストの開始と共に、ＤＣテストに対応するテストプログラムによりテストが実行される。この結果、何らかの不良が発見されれば、ＦＡＩＬと判定される。これに応じて即時、ソケットからＤＵＴを除去する操作を行い、これを不良品として処理してテストを終了する。従って、この場合には、空いたソケットには別のＤＵＴがセットされ、次のテスト項目、すなわちファンクションテスト１を第一のテスト項目として引き続きテストが実行される。このファンクションテスト１で不良が発見されなければ、ＰＡＳＳと判定され、さらに次のテスト項目のファンクションテスト２に進むこととなる。
【００１２】
同様にして、順次のテスト項目においてＦＡＩＬ判定及び不良品としての処理、又はＰＡＳＳ判定及び次テスト項目への進行を繰り返す。それぞれのテスト項目でのＦＡＩＬ判定数は、テスト中にテストカウント部にてカウントが行われる。そして、ループ状のテスト項目を順不同にすべてＰＡＳＳした場合のみ、当該ＤＵＴは良品として選別され、ここでテストは終了する。
【００１３】
【発明が解決しようとする課題】
このように、テスト項目シーケンスをＦＡＩＬ数が多い順番に再配列する方法によれば、最終的に不良となるＤＵＴの発見を早めることはできるので、ある程度、テスト時間の短縮及びコスト削減に効果があるものと思われる。
【００１４】
しかしながら、現実には半導体装置の量産段階においては、ＦＡＩＬ数が多いテスト項目は試験生産等によりほぼ判明していることが多い。従って、テスト項目シーケンスの再配列のみでは、半導体装置のテストステップにおけるコスト削減のための本質的な課題である効率的なテスト項目の削減という課題を解決するのは困難である。
【００１５】
また、テスト項目の選択、削除処理等のテストプログラムの編集処理は、非常に困難な作業であるにもかかわらずテスト技術者の判断及び手技によりすべてが実行されているのが現状である。従って、人為的なサマリーデータの判読ミスやプログラミングミス等を生じやすく、このような要因によってもテスト工程の効率の悪化及びテスト設備の設備投資に無駄が生じてしまう等という問題がある。
【００１６】
さらにまた、多くの半導体装置の品種に対するテストプログラムの変更に迅速に対応することが困難であるという問題がある。
【００１７】
この発明は、上述の問題点に鑑みなされたものであり、この発明の目的は、半導体装置のテスト工程において、実質的に不要なテスト項目の効率的な抽出、削除又は回復動作等を含むテストプログラムの編集によるテスト項目の最適化がテスト工程中、リアルタイムかつ迅速に可能であり、またテスト項目シーケンスの編集処理を自動化することでサマリーデータの判読ミスやプログラミングミスを防ぎ、テスト工程の効率の改善及びテスト設備への過剰投資を抑制することを可能とする半導体装置のテスト方法及びその実施のための装置を提供することにある。
【００１８】
【課題を解決するための手段】
上述の問題の解決を図るため、この発明の半導体装置のテスト方法によれば、製造された１ロットの半導体装置の総数量のうち、一部の数量において、基準自動ＬＳＩテスト装置のＡＴＥ処理部が、サマリーデータの収集及び形成を行うステップと、基準ＡＴＥが、形成されたサマリーデータを、通信回線を介して、ホストコンピュータに送信するステップと、ホストコンピュータが、サマリーデータを記録部に保存するステップと、記録部に保存されたサマリーデータを、判断部が読み込むステップと、判断部が、品質管理基準値を読み込むステップと、判断部が、読み込まれたサマリーデータと品質管理基準値とを比較及び判断して、編集対象のテスト項目を決定するステップと、判断部の決定に基づいて、編集対象のテスト項目を含むテストプログラムを編集部が編集するステップと、ホストコンピュータの送受信部が、編集されたテストプログラムを通信回線を介して複数台の量産ＡＴＥにインストールするステップと、インストールされたテストプログラムを用いて、複数台の量産ＡＴＥが、残りすべての数量の半導体装置のテストを実行するステップとを含むことを特徴とする。
【００１９】
この方法により、半導体装置のテスト工程において、実質的に不要なテスト項目の効率的な抽出、削除又は回復動作等を含むテストプログラムの編集によるテスト項目の最適化が、テスト工程中、リアルタイムかつ迅速に可能であり、またテスト項目シーケンスの編集処理を、複数台のＡＴＥにより並列的に実行し、かつこれを自動化することでサマリーデータの判読ミスやプログラミングミスを防ぎ、テスト工程の効率の改善及びテスト設備への過剰投資を抑制することを可能とする。
【００２０】
この明細書中、テスト項目又はプログラムの「削除」とは、必ずしもこれら自体の削除を意味しない。すなわち、例えばプログラム自体は存在するものの、なんらかの処理（マスク処理等）により、実行されない状態にする場合も含まれる。このときシーケンス中に存在するが、例えばマスク処理されたプログラムは、スキップされて１つ後に配列されるプログラムが実行されることとなる。このような例えばマスク処理されたプログラムを実行可能なように回復するためには、マスク処理を解除する処理が行われる。
【００２１】
また、この発明のテスト装置によれば、ロット毎、かつテスト項目毎の半導体装置のＦＡＩＬ数をカウントし、これをまとめたサマリーデータ及びテストプログラムを記録するための記録部、サマリーデータを読み込んで品質管理基準値と比較及び判断を行うことができるように記録部に接続されている判断部、判断部の決定に基づいて、編集対象のテスト項目を決定し、テストプログラムの編集を行うことができるように記録部に接続されている編集部、並びにサマリーデータ及びテストプログラムの送受信を行うことができるように記録部に接続されている送受信部を具えるホストコンピュータと、ホストコンピュータの送受信部に、通信回線を介してサマリーデータ及びテストプログラムの送受信を行うことができるようにそれぞれ接続された複数台のＡＴＥであって、サマリーデータを形成するＡＴＥ処理部を具え、サマリーデータを通信回線を介して、ホストコンピュータに送信できる少なくとも１台の基準ＡＴＥ、及びホストコンピュータにより編集されたテストプログラムがインストールされ、インストールされたテストプログラムを用いて、残りすべての数量の半導体装置のテストを実行できる、基準ＡＴＥ以外の複数台の量産ＡＴＥを含む複数台のＡＴＥとを具える。
【００２２】
この発明のテスト装置によれば、テスト項目の削除、又は回復処理、すなわちテストプログラムの編集処理を、通信回線を介して、迅速かつ容易に複数のＡＴＥについても並列的に自動化処理することができるので、この発明のテスト工程を効率よく実施することができる。
【００２３】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。なお、図中、数値条件、各構成成分の大きさ、形状及び配置関係は、この発明が理解できる程度に例示的かつ概略的に示してあるに過ぎず、この発明はこれに限定されるものではない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合がある。
【００２４】
まず、この発明の半導体装置テストシステムの構成について、図１を参照して説明する。図１はこの発明の半導体装置テストシステム１０の構成を概略的に示す図である。
【００２５】
半導体装置テストシステム１０は、ホストコンピュータ２０と、ＡＴＥ群３０と、ホストコンピュータ２０とＡＴＥ群３０とを接続するための通信回線４０とを含んでいる。
【００２６】
ホストコンピュータ２０は、記録部２２、判断部２４、編集部２６及び送受信部２８を具えている。ここで記録部２２は、大容量の記憶媒体により構成されている。この記録部２２は、ホストコンピュータ２０内に内蔵されていてもその外部に接続されていてもよいが、例えば磁気ディスク装置、具体的にはハードディスクドライブ等により構成されている。機能的には各種データ、プログラム等を格納及び保存するための構成である。
【００２７】
判断部２４は、複数のデータを読み込んでこれらのデータ及び判断等行うことが可能な機能部である。
【００２８】
編集部２６とは、判断部２４の処理結果に基づいてプログラム等のソフトウェアの編集を行うことが可能な機能部である。
【００２９】
送受信部２８とは、外部に接続された他の装置に対して、データ、プログラム等の送受信を行うことが可能な機能部である。これらは相互に関連して機能できるような構成とされている。
【００３０】
ここで、記録部２２以外の具体的なハードウェアの構成の詳細な説明は、この発明の要旨ではないので省略するが、機能的な側面から、判断部２４と、編集部２６と、送受信部２８とに相当する構成を少なくとも有している。
【００３１】
ＡＴＥ群３０は、少なくとも１台の基準ＡＴＥ３０ａと他に複数台のＡＴＥ、すなわち量産ＡＴＥ１、量産ＡＴＥ２、量産ＡＴＥ３、・・・、及び量産ＡＴＥｎを有する量産ＡＴＥ群３０ｂとを含んでいる。
【００３２】
ＡＴＥ群３０を構成する基準ＡＴＥ３０ａ及び量産ＡＴＥ群３０ｂは、いずれも同一の構成の装置とするのがよい。
【００３３】
ＡＴＥ記録部３２は、メインプログラム３４ａとパターンプログラム３４ｂとを含むテストプログラム３４を格納している。
【００３４】
メインプログラム３４ａとは、パターンプログラム、すなわちファンクションテストの実施シーケンス及びＤＣテストのプログラムが書き込まれていて、テスト回路の設定、ＤＣテスト及びパターンプログラムの起動、計測、データ取得、データの比較解析等を制御するプログラムソフトウェアである。
【００３５】
パターンプログラム３４ｂとは、複数項目のファンクションテストを実行するプログラムソフトウェアである。これは、それぞれのファンクションテストの項目毎にモジュール化されていてもよい。
【００３６】
ここで半導体装置のテスト工程について、メインプログラム３２ａとパターンプログラム３２ｂとの関係で説明すると、ファンクションテストの実行を行うのは、パターンプログラム３４ｂ（モジュール）であって、直接的にはメインプログラム３４ａではない。メインプログラム３４ａに記述されているのは、複数個のファンクションテストのテスト項目の実行順序（シーケンス）である。すなわち、メインプログラム３４ａは、決定されたファンクションテストのテスト項目の配列に従って、パターンプログラム（モジュール）を起動し、特定のテスト項目のファンクションテストをパターンプログラムに実行させる。
【００３７】
ＡＴＥ処理部３６とは、通信回線４０を介したホストコンピュータ２０の送受信部２８との相互の通信と、各テスト項目におけるＦＡＩＬ数をカウントするＦＡＩＬテストカウントと、カウントされたＦＡＩＬ数をロット毎かつテスト項目毎に集計してまとめたサマリーデータ作成とを制御する機能部である。
【００３８】
基準ＡＴＥ３０ａ及び量産ＡＴＥ群３０ｂを構成するそれぞれのＡＴＥの具体的な装置構成については、この発明の要旨ではないので詳細には説明しないが、機能的な側面から、一般的なＡＴＥの半導体装置テスト機能に加えて、メインプログラム３４ａ及びパターンプログラム３４ｂとを格納するＡＴＥ記録部３２と、ＡＴＥ処理部３６とに相当する構成を少なくとも具えている。
【００３９】
ＡＴＥ群３０を構成するそれぞれのＡＴＥは、ホストコンピュータ２０の送受信部２８と、通信回線４０により接続されることで互いにデータ通信が可能なように構成されている。
【００４０】
ここでいう通信回線４０とは、有線又は無線とを問わない。すなわち電気、光又は電波等の媒体によりデータ通信が可能であればよい。具体的には例えばイーサネット（登録商標）を使用するのがよい。その接続トポロジは、図１においてはいわゆるバス型で接続した例を示したがこれに限定されず、例えばスター型等に変更することもできる。
【００４１】
以下、図を参照してこの発明の半導体装置テストシステム１０によるテスト方法について説明する。
【００４２】
〈１．品質管理基準値の設定〉
まず、開始前の前提として、品質管理基準値を設定する。ここでいう品質管理基準値とは、製造された半導体装置の１ロット（又は１ロットのうちの所定の数量）において、最終的な許容される不良品混入率から計算された各テスト項目毎に許容されるＦＡＩＬ数を意味する。この品質管理基準値は各テスト項目毎に独立した基準値として設定される。この品質管理基準値は、テストの実行に先立って設定され、ホストコンピュータ２０の記録部２２に格納しておく。
【００４３】
〈２．サマリーデータの収集〉
次に、基準ＡＴＥ３０ａによるサマリーデータの収集について説明する。
【００４４】
一般に、半導体装置の製造ロットには、ウェハレベルでのロットとパッケージレベルでのロットとが存在する。いずれのロットの場合にも、この発明のテスト方法及びテストシステムに適用して好適である。例えばウェハレベルの場合には、１ロットの数は通常２０〜５０枚である。パッケージレベルの場合には、通常１０００〜２０万個である。
【００４５】
基準ＡＴＥ３０ａによるフルテストは、ウェハレベル又はパッケージレベルの半導体装置の品種、その品質管理基準、所要時間等を考慮して適切に設定された数量のＤＵＴにより行われるが、好ましくは１ロットの総数のうち、１０％程度の数量のＤＵＴを無作為抽出して行うのがよい。
【００４６】
このとき行われるテスト項目は、特定の品種の半導体装置に必要とされるすべてのテスト項目、すなわちフルテスト項目である。
【００４７】
無作為抽出された１０％程度の数量のＤＵＴが基準ＡＴＥ３０ａによりテストされ、フルテスト項目の各テスト項目毎のＦＡＩＬ数が、ＡＴＥ処理部３６により計数され、サマリーデータが形成される。このサマリーデータは、通信回線４０を介して送信され、ホストコンピュータ２０の送受信部２８により受信された後、記録部２２に格納される。
【００４８】
〈３．テストプログラムの編集判断ステップ〉
図２は、ホストコンピュータ２０の判断部２４によるメインプログラムの編集ステップ、具体的には、テスト項目のメインプログラムにおけるテスト項目の維持、削除及び／又は回復を判断して実行するステップを説明するためのフローチャートである。なお、以下の説明において、処理ステップをＳとして示す。
【００４９】
ここでは実行されるＤＣテスト及びファンクションテストのテスト項目がＸ個存在するものと仮定して説明する。ここでｉ番目のテスト項目に対応するサマリーデータの値をｎ（ｉ）で表し、ｉ番目のテスト項目に対応する品質管理基準値はＸ（ｉ）で表すものとする。
【００５０】
メインプログラム３４ａの編集は、ホストコンピュータ２０において行われる。編集の開始に際して、ホストコンピュータ２０の判断部２４は、記録部２２に格納されていた品質管理基準値を読み込む（Ｓ１）。次いでホストコンピュータ２０の判断部２４は、同じく記録部２２に格納されていたサマリーデータを読み込む（Ｓ２）。
【００５１】
品質管理基準値を読み込むステップ（Ｓ１）とサマリーデータを読み込むステップ（Ｓ２）とは、逆に行われてもよい。
【００５２】
次に読み込まれた同一項目についてのサマリーデータと品質管理基準値との比較がそれぞれ順次に行われる。すなわち、テスト項目にそれぞれ対応するサマリーデータｎ（ｉ）が対応する品質管理基準値Ｘ（ｉ）と等しいか、又は大きいかどうかを比較する（Ｓ３）。Ｎｏ、すなわちサマリーデータｎ（ｉ）が基準値Ｘ（ｉ）と等しいか又は下回る場合には、当該テスト項目は削除される（Ｓ４）。一方、Ｙｅｓ、すなわちサマリーデータｎ（ｉ）が基準値Ｘ（ｉ）を超える場合には、当該テスト項目は工程中に維持されるか、又は既に削除されている場合には回復処理が行われる（Ｓ５）。
【００５３】
このようにＳ３〜Ｓ５のステップがＸ個のテスト項目すべてに対して順次行われる。すなわち、Ｓ４又はＳ５のステップが終了したとき、ｉがＸより大きいかどうか比較される（Ｓ６）。Ｎｏ、すなわちiがＸより小さい場合には、ｉをｉ＋１として（Ｓ７）、Ｓ３に戻って、ｉとＸとが等しくなるまでＳ３〜Ｓ５のステップをループ状に繰り返す。Ｙｅｓ、すなわちｉがＸと等しくなったときには、すべてのテスト項目について、判断及び編集がなされたこととなる。
【００５４】
次いで、編集部２６は、編集されたメインプログラム３４ａをコンパイルして有効化する（Ｓ８）。コンパイルされたメインプログラム３４ａは、通信回線４０を介して、ホストコンピュータの送受信部２８により、量産ＡＴＥ群３０ｂそれぞれに、及び必要な場合には基準ＡＴＥ３０ａにも送信され、それぞれのＡＴＥ記録部３２にインストールされる（Ｓ９）。この一連のステップにより量産ＡＴＥ群３０ｂのテストプログラムの編集は終了する。
【００５５】
【実施例】
以下、主として図３〜６を参照して、より具体的なテスト項目の編集動作について説明する。なお、ＤＵＴはある特定の品種のパッケージの形態であるものとし、１ロットの数量は例えば１万個であるものと仮定する。この１ロットの総数量のうち１０％、すなわち１０００個を無作為抽出して、基準ＡＴＥ３０ａによりテストを行い、サマリーデータの収集を行うものとする。また、品質管理基準値、すなわち各テスト項目において許容されるＦＡＩＬ数の設定値はいずれも「２」と設定されていて、ホストコンピュータ２０の記録部２２に予め格納されているものとする。
【００５６】
〈１．フルテスト項目の編集処理〉
図３は、基準ＡＴＥ３０ａのためのフルテスト項目の編集処理を説明するための図である。
【００５７】
この編集処理は、ホストコンピュータ２０の判断部２４により行われる。まず、テストされるＤＵＴに必要なＤＣテスト及びファンクションテストのテスト項目のテーブルであるプログラムテーブル５２を形成して記録部２２に格納しておく。次いで、フルテストを効率よく行うために、ＤＣテスト及びファンクションテストの項目の並べ替えが行われる。例えば試験生産等により、予めＦＡＩＬしやすいテスト項目がわかっている場合にはこの項目を繰り上げるか、又は例えば基本的なＤＣテストの順番をＦＡＩＬ数にかかわらず繰り上げるといったように、特にメインプログラム３４ａが直接実行するＤＣテストとファンクションテストとの関係で最適化された基準ＡＴＥプログラムシーケンス５４を決定し、これを含めたメインプログラム３４ａ全体の編集処理を編集部２６により行う。そして、編集されたメインプログラム３４ａを記録部２２に格納する。ここで編集されるメインプログラム３４ａは、基準ＡＴＥ３０ａのＡＴＥ記録部３２に存在するものを通信回線４０を介して、ホストコンピュータ２０の記録部２２に格納したものであっても、予め記録部２２に格納されたものであってもよい。
【００５８】
編集処理された基準ＡＴＥプログラムシーケンス５４を含むメインプログラム３４ａは、記録部２２から読み出されて編集部２６によりコンパイルが行われた後、通信回線４０を介して、基準ＡＴＥ３０ａに送出される。送出されたメインプログラムは、これを受信した基準ＡＴＥ３０ａのＡＴＥ記録部３２に、（上書き）インストールされる。ここまでの動作により、基準ＡＴＥ３０ａのテスト項目の自動編集処理は終了し、必要と判断されたフルテスト項目の基準ＡＴＥ３０ａによる実行が可能となる。
【００５９】
〈２．サマリーデータ〉
図４は、基準ＡＴＥ３０ａにより収集及び形成されたサマリーデータの例（１）を示す図である。現ロット及び過去の前３ロットのサマリーデータである。ＤＣテストとファンクションテストのグループ毎にまとめて示してある。従って、図３で示した実際に実行された基準ＡＴＥプログラムシーケンス５４とは異なる配列となっている。囲み６２は、ＤＣテスト１〜８において、囲み６４はファンクションテスト１〜８において、ＦＡＩＬ数が、テスト項目に対応する品質管理基準値、すなわちこの例では「２」と等しいか又は下回ったテスト項目を示している。従って、各ロットの量産ＡＴＥで行われるテストにおいては、ＤＣテスト５〜８及びファンクションテスト４〜８は省略する（図２のステップＳ３及びＳ４）ことが可能と判断される。
【００６０】
図５は、基準ＡＴＥ３０ａにより収集及び形成されたサマリーデータの例（２）を示す図である。囲み６６及び囲み６８は、前ロットまでは省略することができたが、現ロットにおいては基準ＡＴＥ３０ａによるフルテスト（必要と判断されたすべてのテスト項目）の結果が、設定された品質管理基準値、すなわち「２」を超えてしまったため量産ＡＴＥ群３０ｂにおけるテストにおいては回復されるべきと判断される（図２のステップＳ３及びＳ５）テスト項目を示している。従ってこのロットの量産ＡＴＥ群３０ｂで行われるテストにおいては、ＤＣテスト５及びファンクションテスト４に対応するプログラムは、上述したようにホストコンピュータ２０により回復され、実行されることとなる。
【００６１】
〈３．削除動作の詳細な説明〉
以下、主として図６を参照して、テスト項目を削除するテスト項目編集処理について説明する。
【００６２】
図６は、テスト項目の削除動作を説明するためのブロック図である。プログラムテーブル７２中、斜線を付して示した削除対象プログラム７２ａ、すなわちＤＣテスト５〜８及びファンクションテスト４〜８は、基準ＡＴＥ３０ａにおけるフルテストの結果（図４の囲み６２及び６４に対応）から抽出され、ホストコンピュータ２０の判断部２４により、現ロットの量産ＡＴＥ群３０ｂにおけるテストにおいて実施する必要なしと判断された（図２のステップＳ３及びＳ４）テスト項目である。量産ＡＴＥプログラムシーケンス７４とは、量産ＡＴＥ群３０ｂがテストを実施するためのプログラムのシーケンスである。
【００６３】
この編集処理は、ホストコンピュータ２０の判断部２４及び編集部２６により実行される。既に説明したとおり、ホストコンピュータ２０は、まず品質管理基準値を読み込む（図２のＳ１）。次いで基準ＡＴＥ３０ａが収集したサマリーデータ（この例では図４）のサマリーデータを読み込む（図２のＳ２）ものとする。ホストコンピュータ２０の判断部２４は、プログラムテーブル７２の各テスト項目に対応する、品質管理基準値とサマリーデータの値とを比較及び判断する（図２のＳ３）。このとき、比較されるサマリーデータは現ロットに関するものだけであるものとするが、過去のロットの結果を含めて例えば各テスト項目毎の平均値を使用することもできる。判断部２４は、図４のサマリーデータにおける囲み６２及び６４の値は、品質管理基準値を超えていないと判断する（Ｓ３でＮｏ）。そして、編集部２６はメインプログラム３４ａの囲み６２及び６４に対応するテスト項目を抽出した後、これを削除するテスト項目編集処理を行う（図２のＳ４）。
【００６４】
このとき、判断部２４は、量産ＡＴＥ群３０ｂによるテストを効率よく行うために、例えば読み込まれたサマリーデータの各テスト項目毎に不良と判断される可能性が高い順番に、すなわち不良の出やすい項目を繰り上げることで、配列の最適化された量産ＡＴＥプログラムシーケンス７４を決定して、記録部２２に格納する。次いで編集部２６は、決定された量産ＡＴＥプログラムシーケンス７４を記録部２２から読み出して、テスト項目の編集処理を行う。そして、編集部２６によりメインプログラム３４ａは、コンパイルされる（図２のＳ８）。然る後、当該メインプログラム３４ａは、ホストコンピュータ２０の送受信部２８から通信回線４０を介して、量産ＡＴＥ群３０ｂに送出される。送出されたメインプログラム３４ａは、量産ＡＴＥ群３０ｂを構成する個々のＡＴＥの記録部３２に、同時かつ並列的に（上書き）インストールされる（図１及び図２のＳ９）。ここまでで、複数台の量産ＡＴＥ群３０ｂにおけるテスト項目の同時かつ並列的な自動編集処理は終了し、最小限かつ最適なシーケンスのテスト項目での複数台での量産ＡＴＥ群３０ｂによるテストが効率的に実行可能となる。
【００６５】
然る後、基準ＡＴＥ３０ａによるフルテスト実行済みのＤＵＴを除く、残り９０％の数量のＤＵＴのテストが実行されるが、このステップは、複数のＡＴＥを含む量産ＡＴＥ群３０ｂにより、並列的に行われる。そしてロット毎に、基準ＡＴＥ３０ａによるサマリーデータの収集を兼ねたフルテスト及び量産ＡＴＥ群３０ｂによるテストが繰り返し実行されることとなる。
【００６６】
〈３．回復動作の詳細な説明〉
引き続き、主として図７を参照して、一度は削除されたテスト項目を回復するテスト項目編集処理について説明する。ここでは、上述した削除動作により、ＤＣテスト５〜８及びファンクションテスト４〜８は、量産ＡＴＥプログラムシーケンス８４には存在していないものとする。
【００６７】
図７は、テスト項目の回復動作を説明するためのブロック図である。プログラムテーブル８２中、斜線を付して示した回復対象プログラム８２ａ、すなわちＤＣテスト５及びファンクションテスト４は、基準ＡＴＥ３０ａにおけるフルテストの結果（図５の囲み６６及び６８に対応）により、現ロットの量産ＡＴＥ３０ｂにおけるテストにおいて回復対象と判断されたプログラムである。量産ＡＴＥプログラムシーケンス８４とは、量産ＡＴＥ３０ｂに実際にインストールされるメインプログラム３４ａに含まれるテストプログラムのシーケンスである。
【００６８】
この編集処理も、ホストコンピュータ２０の判断部２４及び編集部２６により実行される。上述したとおり、判断部２４は、まず品質管理基準値を読み込む（図２のＳ１）。次いで基準ＡＴＥ３０ａが収集したサマリーデータ（この例では図５のサマリーデータ）を読み込むものとする（図２のＳ２）。判断部２４は、プログラムテーブル８２の各テスト項目に対応する、品質管理基準値とサマリーデータの値とを比較及び判断する（図２のＳ３）。このとき、上述と同様に比較されるサマリーデータは現ロットに関するものだけであるものとする。
【００６９】
次いで判断部２４は、図５のサマリーデータにおける囲み６６及び６８の値が品質管理基準値を超えていると判断する。そして、編集部２６は、判断部２４の回復決定に基づいて、回復対象プログラム８２ａ、すなわちＤＣテスト５及びファンクションテスト４を回復するテスト項目編集処理を行う（図２のＳ５）。
【００７０】
さらに判断部２４は、必要ならば、上述と同様にテストを効率よく行うために、ＤＣテスト及びファンクションテストの項目の並べ替えを行う。これによりテスト項目の削除、回復等の編集に加え、特にメインプログラム３４ａが直接実行するＤＣテストとファンクションテストとの関係においてもそのシーケンスが最適化された量産ＡＴＥプログラムシーケンス８４が決定される。判断部２４は、決定されたプログラムシーケンス８４に基づいてテスト項目編集処理を行う。そして、編集部２６は編集処理されたメインプログラム３４ａに対してコンパイルを行い、記録部２２に格納する。（図２のＳ８）。然る後、当該メインプログラム３４ａは、記録部２２から読み出されて送受信部２８から通信回線４０を介して、量産ＡＴＥ群３０ｂに送出される。送出されたメインプログラムは、量産ＡＴＥ群３０ｂを構成する個々のＡＴＥのＡＴＥ記録部３２に、（上書き）インストールされる。ここまでの動作により、複数台の量産ＡＴＥ群３０ｂにおけるテスト項目の同時かつ並列的な自動編集処理は終了し、最小限かつ最適なシーケンスのテスト項目で、複数台の量産ＡＴＥ群３０ｂによるテストの実行が可能となる。
【００７１】
然る後、基準ＡＴＥ３０ａによるフルテスト実行済みのＤＵＴを除く、残り９０％の数量のＤＵＴのテストが行われるが、このステップは、複数のＡＴＥを含む量産ＡＴＥ群３０ｂにより、並列的に行われる。そして半導体装置のロット毎に、基準ＡＴＥ３０ａによるサマリーデータの収集を兼ねたフルテスト及び量産ＡＴＥ群３０ｂによる最小限かつ最適なテスト項目でのテストが繰り返し行われることとなる。
【００７２】
【発明の効果】
上述した説明から明らかなように、この発明の半導体装置のテストシステムの構成によれば、半導体装置のテスト工程において、実質的に不要であるテスト項目の判断を効率的に行うことができる。また、テスト項目の削除、又は回復処理、すなわちテストプログラムの編集を複数のＡＴＥについても並列的にリアルタイムで自動化処理することができるので、テスト工程を効率よく実施することができる。従ってテスト工程及びテスト工程のための設備への投資のコストを削減することができる。また、半導体装置の製造におけるトータルのコスト削減にも大いに寄与する。
【図面の簡単な説明】
【図１】図１は、この発明の半導体装置テストシステムの構成を概略的に説明するための図である。
【図２】図２は、テストプログラムの編集ステップ、すなわちテスト項目の選択、削除及び／又は回復動作を説明するためのフローを示す図である。
【図３】図３は、基準ＡＴＥ３０ａのためのフルテスト項目の編集処理を説明するための図である。
【図４】図４は、基準ＡＴＥ３０ａにより収集及び形成されたサマリーデータの例（１）を示す図である。
【図５】図５は、基準ＡＴＥ３０ａにより収集及び形成されたサマリーデータの例（２）を示す図である。
【図６】図６は、テスト項目の削除処理動作を示すブロック図である。
【図７】図７は、テスト項目の回復処理動作を示すブロック図である。
【図８】図８は、従来技術を説明するための図である。
【符号の説明】
１０：半導体装置テストシステム
２０：ホストコンピュータ
２２：記録部
２４：判断部
２６：編集部
２８：送受信部
３０：ＡＴＥ群
３０ａ：基準ＡＴＥ
３０ｂ：量産ＡＴＥ群
３２：ＡＴＥ記録部
３４：テストプログラム
３４ａ：メインプログラム
３４ｂ：パターンプログラム
３６：ＡＴＥ処理部
４０：通信回線
５２、７２、８２：プログラムテーブル
５４：基準ＡＴＥプログラムシーケンス
６２：囲み（ＤＣテスト項目削除対象）
６４：囲み（ファンクションテスト項目削除対象）
６６：囲み（ＤＣテスト項目回復対象）
６８：囲み（ファンクションテスト項目回復対象）
７２ａ：削除対象プログラム
７４、８４：量産ＡＴＥプログラムシーケンス
８２ａ：回復対象プログラム
Claims (6)
- 製造された１ロットの半導体装置の総数量のうち、一部の数量において、基準ＡＴＥ（自動ＬＳＩテスト装置）のＡＴＥ処理部が、サマリーデータの収集及び形成を行うステップと、
前記基準ＡＴＥが、形成された前記サマリーデータを、通信回線を介して、ホストコンピュータに送信するステップと、
前記ホストコンピュータが、前記サマリーデータを記録部に保存するステップと、
前記記録部に保存された前記サマリーデータを、判断部が読み込むステップと、
前記判断部が、品質管理基準値を読み込むステップと、
前記判断部が、読み込まれた前記サマリーデータと前記品質管理基準値とを比較及び判断して、編集対象のテスト項目を決定するステップと、
前記判断部の決定に基づいて、前記編集対象のテスト項目を含むテストプログラムを編集部が編集するステップと、
前記ホストコンピュータの送受信部が、編集された前記テストプログラムを通信回線を介して複数台の量産ＡＴＥにインストールするステップと、
インストールされた前記テストプログラムを用いて、前記複数台の量産ＡＴＥが、残りすべての数量の半導体装置のテストを実行するステップとを含むことを特徴とする半導体装置のテスト方法。 - 請求項１に記載の半導体装置のテスト方法において、
前記判断部が、読み込まれた前記サマリーデータと前記品質管理基準値とを比較及び判断して、編集対象のテスト項目を決定するステップが、特定のロットかつ特定のテスト項目における前記サマリーデータの値が前記品質管理基準値を超える場合には、該特定のテスト項目を維持すること又は編集対象のテスト項目として回復することを決定し、前記サマリーデータの値が前記品質管理基準値と等しいか又は下回る場合には、編集対象のテスト項目として該特定のテスト項目の削除を決定するものであることを特徴とする半導体装置のテスト方法。 - 請求項１又は２に記載の半導体装置のテスト方法において、
前記サマリーデータの収集及び形成を行うステップは、製造された１ロットの半導体装置の総数量のうち、一部の数量において、前記基準ＡＴＥの前記ＡＴＥ処理部がすべてのテスト項目のテストを行うステップであることを特徴とする半導体装置のテスト方法。 - 請求項１から３のいずれか一項に記載の半導体装置のテスト方法において、
前記サマリーデータの収集及び形成を行うステップは、前記基準ＡＴＥの前記ＡＴＥ処理部が各テスト項目におけるＦＡＩＬ数をカウントするＦＡＩＬテストカウントと、カウントされたＦＡＩＬ数とをロット毎かつテスト項目毎に集計してまとめるステップであることを特徴とする半導体装置のテスト方法。 - 請求項１から４のいずれか一項に記載の半導体装置のテスト方法において、
前記品質管理基準値を読み込むステップは、前記判断部がテスト項目毎に許容されるＦＡＩＬ数である前記品質管理基準値を読み込むステップであることを特徴とする半導体装置のテスト方法。 - ロット毎、かつテスト項目毎の半導体装置のＦＡＩＬ数をカウントし、これをまとめたサマリーデータ及びテストプログラムを記録するための記録部、当該サマリーデータを読み込んで品質管理基準値と比較及び判断を行うことができるように前記記録部に接続されている判断部、該判断部の決定に基づいて、編集対象の前記テスト項目を決定し、前記テストプログラムの編集を行うことができるように前記記録部に接続されている編集部、並びに前記サマリーデータ及び前記テストプログラムの送受信を行うことができるように前記記録部に接続されている送受信部を具えるホストコンピュータと、
該ホストコンピュータの前記送受信部に、通信回線を介して前記サマリーデータ及び前記テストプログラムの送受信を行うことができるようにそれぞれ接続されている複数台のＡＴＥであって、前記サマリーデータを形成するＡＴＥ処理部を具え、該サマリーデータを通信回線を介して、前記ホストコンピュータに送信できる少なくとも１台の基準ＡＴＥ、及び前記ホストコンピュータにより編集された前記テストプログラムがインストールされ、インストールされた前記テストプログラムを用いて、残りすべての数量の半導体装置のテストを実行できる、前記基準ＡＴＥ以外の複数台の量産ＡＴＥを含む前記複数台のＡＴＥとを具えることを特徴とする半導体装置テストシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002028143A JP4134567B2 (ja) | 2002-02-05 | 2002-02-05 | 半導体装置のテスト方法及びテストシステム |
| US10/247,686 US20030149923A1 (en) | 2002-02-05 | 2002-09-20 | Semiconductor device testing method and test system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002028143A JP4134567B2 (ja) | 2002-02-05 | 2002-02-05 | 半導体装置のテスト方法及びテストシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003227862A JP2003227862A (ja) | 2003-08-15 |
| JP4134567B2 true JP4134567B2 (ja) | 2008-08-20 |
Family
ID=27654642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002028143A Expired - Fee Related JP4134567B2 (ja) | 2002-02-05 | 2002-02-05 | 半導体装置のテスト方法及びテストシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030149923A1 (ja) |
| JP (1) | JP4134567B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5140905B2 (ja) * | 2005-02-01 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置の試験システム及び試験方法 |
| JP2013113663A (ja) * | 2011-11-28 | 2013-06-10 | Advantest Corp | 試験モジュール生成装置、試験手順生成装置、生成方法、プログラム、および試験装置 |
| JP2016167657A (ja) * | 2015-03-09 | 2016-09-15 | 株式会社リコー | 伝送管理システム、伝送システム、伝送管理方法、及びプログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3976940A (en) * | 1975-02-25 | 1976-08-24 | Fairchild Camera And Instrument Corporation | Testing circuit |
| US5589765A (en) * | 1995-01-04 | 1996-12-31 | Texas Instruments Incorporated | Method for final testing of semiconductor devices |
| US5592077A (en) * | 1995-02-13 | 1997-01-07 | Cirrus Logic, Inc. | Circuits, systems and methods for testing ASIC and RAM memory devices |
| US5528603A (en) * | 1995-05-01 | 1996-06-18 | Micron Technology, Inc. | Apparatus and method for testing an integrated circuit using a voltage reference potential and a reference integrated circuit |
| KR100245799B1 (ko) * | 1997-06-30 | 2000-03-02 | 윤종용 | 검사조건 자동 작성 및 전송시 스템 및 방법 |
| US6167545A (en) * | 1998-03-19 | 2000-12-26 | Xilinx, Inc. | Self-adaptive test program |
| US6532559B1 (en) * | 2000-01-26 | 2003-03-11 | Motorola, Inc. | Method and apparatus for testing a circuit |
| KR100385948B1 (ko) * | 2000-12-09 | 2003-06-02 | 삼성전자주식회사 | 테스트 시간을 최적화하는 반도체 장치의 테스트 방법 |
| KR100429116B1 (ko) * | 2001-05-14 | 2004-04-28 | 삼성전자주식회사 | 반도체 ｉｃ 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법 |
-
2002
- 2002-02-05 JP JP2002028143A patent/JP4134567B2/ja not_active Expired - Fee Related
- 2002-09-20 US US10/247,686 patent/US20030149923A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003227862A (ja) | 2003-08-15 |
| US20030149923A1 (en) | 2003-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7777515B2 (en) | Methods and systems for semiconductor testing using reference dice | |
| JP2616413B2 (ja) | リペアデータの編集装置およびリペアデータの編集方法 | |
| US20090254788A1 (en) | Techniques for Logic Built-In Self-Test Diagnostics of Integrated Circuit Devices | |
| US20110000829A1 (en) | System and method for binning at final test | |
| US7877714B2 (en) | System and method to optimize semiconductor power by integration of physical design timing and product performance measurements | |
| US6857090B2 (en) | System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices | |
| US7164283B2 (en) | Auto-recovery wafer testing apparatus and wafer testing method | |
| US20090327824A1 (en) | Techniques for performing a logic built-in self-test in an integrated circuit device | |
| US6557132B2 (en) | Method and system for determining common failure modes for integrated circuits | |
| US7474979B1 (en) | Integrated circuit device test system and method | |
| JP4134567B2 (ja) | 半導体装置のテスト方法及びテストシステム | |
| US5566187A (en) | Method for identifying untestable faults in logic circuits | |
| Huang et al. | Advancements in diagnosis driven yield analysis (DDYA): A survey of state-of-the-art scan diagnosis and yield analysis technologies | |
| CN110164803A (zh) | 一种释放机台程式的方法及系统 | |
| US6907378B2 (en) | Empirical data based test optimization method | |
| CN109444570B (zh) | 一种基于存储器的电子产品故障诊断模块及方法 | |
| JP2956663B2 (ja) | 半導体ウエハ装置のテスト方法 | |
| US20050075835A1 (en) | System and method of real-time statistical bin control | |
| Ng et al. | Improving efficiency of IC burn-In testing | |
| JP3614838B2 (ja) | 半導体検査システム及び半導体デバイスの検査方法 | |
| CN101807266B (zh) | 半导体制造中的成品管理方法 | |
| JPH07142547A (ja) | チップ毎に冗長回路を有するｉｃメモリのテスト方法お よびテストシステム | |
| JPH01244380A (ja) | Ｉｃ試験装置 | |
| Yang et al. | Enabling baseline yield improvement with diagnosis driven yield analysis | |
| Koyama et al. | Yield management for development and manufacture of integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |