JP4134567B2 - 半導体装置のテスト方法及びテストシステム - Google Patents

半導体装置のテスト方法及びテストシステム Download PDF

Info

Publication number
JP4134567B2
JP4134567B2 JP2002028143A JP2002028143A JP4134567B2 JP 4134567 B2 JP4134567 B2 JP 4134567B2 JP 2002028143 A JP2002028143 A JP 2002028143A JP 2002028143 A JP2002028143 A JP 2002028143A JP 4134567 B2 JP4134567 B2 JP 4134567B2
Authority
JP
Japan
Prior art keywords
test
ate
summary data
semiconductor device
test item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002028143A
Other languages
English (en)
Other versions
JP2003227862A (ja
Inventor
幹雄 大滝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002028143A priority Critical patent/JP4134567B2/ja
Priority to US10/247,686 priority patent/US20030149923A1/en
Publication of JP2003227862A publication Critical patent/JP2003227862A/ja
Application granted granted Critical
Publication of JP4134567B2 publication Critical patent/JP4134567B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、半導体装置のテスト方法及びその実施のためのテストシステムに関する。
【0002】
【従来の技術】
近年の大規模集積回路(LSI)のプロセス技術の微細化、高機能化にともない半導体装置の製造後の電気的及び機能的なテスト時間及びそのためのテスト設備への投資の増大が、半導体装置の製造コストの増加に与える影響は無視できないものとなっている。
【0003】
半導体装置の高機能化により、必要なテスト項目はますます多岐にわたり、増加の一途をたどっている。しかしながら、現実のテスト工程において、例えば数十ロットの半導体装置を処理したときに、100万個あたり数個程度、すなわちほとんど不良の生じないテスト項目についてテストを行うことは、時間的にもコスト的にも問題があるといえる。
【0004】
例えば、特許第3040233号公報には、複数個のテスト項目からなり複数個の被検査半導体装置サンプル(以下、単にDUT:Device UnderTestとも称する。)を同時測定する一連の検査を、サンプルを入れ替えて繰り返し行う検査方法において、直前の一連の検査における複数個のテスト項目の順番(シーケンス)を、不良発生率が高い順に随時変更して実施する半導体装置のテスト方法が記載されている。
【0005】
以下、図面を参照して、この従来技術につき説明する。
【0006】
図8は、上記特許公報により開示されている半導体装置のテスト方法の概略的な工程フローをその実施のための装置の概略的な構成と併せて示す図である。この方法を実施するためには、自動LSIテスト装置(以下、単にATE:Automatic Test Equipmentとも称する。)が使用される。
【0007】
図8において、ATE130には、想定されるDCテスト及びファンクションテストのためのプログラムが内蔵され、これらのテストプログラムシーケンスを決定して配列し、個々のテストプログラムの実行及び制御までを行うテスト項目シーケンス決定部132と、それぞれのテスト項目で発生するFAIL数をカウントするためのFAILテストカウント部134とを含んでいる。
【0008】
工程フロー中、DCテストとは、DUTの電気的な直流テストを意味する。ファンクションテストとは、種々のDUTに特有の機能の検査を意味する(以下、単にFCTとも称する)。PASSとは各テスト項目の終了段階で、DUTに不良がないことを意味する。この場合には、次のテスト項目に進むことができる。FAILとは各テストの結果、DUTに何らかの不良が発見されたことを意味する(以下、特に断り無くこれらを本明細書中で同様の意味で使用する。)。この場合にはDUTは、ソケットから即時除去される。そして、別のDUTを当該ソケットに再セットして、テストは続行される。
【0009】
次に具体的なテスト方法の工程フローにつき説明する。テスト項目は、1つのDCテスト及びファンクションテスト1〜4を含むファンクションテスト群からなる。これらのテスト項目は、いずれも自動LSIテスト装置、すなわちATE130により実行される。このATE130は、複数個のDUTをセットするための複数個のソケットを具えている。
【0010】
実際には複数個のDUTが並列的に同時にテストされるのが一般的であるが、ここでは1つのDUTでテストを行う例につき説明する。ここで、実行される全テスト項目はループ状に繰り返すように設定されている。すなわち、ファンクションテスト4までテストが終了すると再びDCテストに戻って、テスト項目を同じ流れで繰り返すようにされている。
【0011】
まず、DUTをソケットにセットする。テストの開始と共に、DCテストに対応するテストプログラムによりテストが実行される。この結果、何らかの不良が発見されれば、FAILと判定される。これに応じて即時、ソケットからDUTを除去する操作を行い、これを不良品として処理してテストを終了する。従って、この場合には、空いたソケットには別のDUTがセットされ、次のテスト項目、すなわちファンクションテスト1を第一のテスト項目として引き続きテストが実行される。このファンクションテスト1で不良が発見されなければ、PASSと判定され、さらに次のテスト項目のファンクションテスト2に進むこととなる。
【0012】
同様にして、順次のテスト項目においてFAIL判定及び不良品としての処理、又はPASS判定及び次テスト項目への進行を繰り返す。それぞれのテスト項目でのFAIL判定数は、テスト中にテストカウント部にてカウントが行われる。そして、ループ状のテスト項目を順不同にすべてPASSした場合のみ、当該DUTは良品として選別され、ここでテストは終了する。
【0013】
【発明が解決しようとする課題】
このように、テスト項目シーケンスをFAIL数が多い順番に再配列する方法によれば、最終的に不良となるDUTの発見を早めることはできるので、ある程度、テスト時間の短縮及びコスト削減に効果があるものと思われる。
【0014】
しかしながら、現実には半導体装置の量産段階においては、FAIL数が多いテスト項目は試験生産等によりほぼ判明していることが多い。従って、テスト項目シーケンスの再配列のみでは、半導体装置のテストステップにおけるコスト削減のための本質的な課題である効率的なテスト項目の削減という課題を解決するのは困難である。
【0015】
また、テスト項目の選択、削除処理等のテストプログラムの編集処理は、非常に困難な作業であるにもかかわらずテスト技術者の判断及び手技によりすべてが実行されているのが現状である。従って、人為的なサマリーデータの判読ミスやプログラミングミス等を生じやすく、このような要因によってもテスト工程の効率の悪化及びテスト設備の設備投資に無駄が生じてしまう等という問題がある。
【0016】
さらにまた、多くの半導体装置の品種に対するテストプログラムの変更に迅速に対応することが困難であるという問題がある。
【0017】
この発明は、上述の問題点に鑑みなされたものであり、この発明の目的は、半導体装置のテスト工程において、実質的に不要なテスト項目の効率的な抽出、削除又は回復動作等を含むテストプログラムの編集によるテスト項目の最適化がテスト工程中、リアルタイムかつ迅速に可能であり、またテスト項目シーケンスの編集処理を自動化することでサマリーデータの判読ミスやプログラミングミスを防ぎ、テスト工程の効率の改善及びテスト設備への過剰投資を抑制することを可能とする半導体装置のテスト方法及びその実施のための装置を提供することにある。
【0018】
【課題を解決するための手段】
上述の問題の解決を図るため、この発明の半導体装置のテスト方法によれば、製造された1ロットの半導体装置の総数量のうち、一部の数量において、基準自動LSIテスト装置のATE処理部が、サマリーデータの収集及び形成を行うステップと、基準ATEが、形成されたサマリーデータを、通信回線を介して、ホストコンピュータに送信するステップと、ホストコンピュータが、サマリーデータを記録部に保存するステップと、記録部に保存されたサマリーデータを、判断部が読み込むステップと、判断部が、品質管理基準値を読み込むステップと、判断部が、読み込まれたサマリーデータと品質管理基準値とを比較及び判断して、編集対象のテスト項目を決定するステップと、判断部の決定に基づいて、編集対象のテスト項目を含むテストプログラムを編集部が編集するステップと、ホストコンピュータの送受信部が、編集されたテストプログラムを通信回線を介して複数台の量産ATEにインストールするステップと、インストールされたテストプログラムを用いて、複数台の量産ATEが、残りすべての数量の半導体装置のテストを実行するステップとを含むことを特徴とする。
【0019】
この方法により、半導体装置のテスト工程において、実質的に不要なテスト項目の効率的な抽出、削除又は回復動作等を含むテストプログラムの編集によるテスト項目の最適化が、テスト工程中、リアルタイムかつ迅速に可能であり、またテスト項目シーケンスの編集処理を、複数台のATEにより並列的に実行し、かつこれを自動化することでサマリーデータの判読ミスやプログラミングミスを防ぎ、テスト工程の効率の改善及びテスト設備への過剰投資を抑制することを可能とする。
【0020】
この明細書中、テスト項目又はプログラムの「削除」とは、必ずしもこれら自体の削除を意味しない。すなわち、例えばプログラム自体は存在するものの、なんらかの処理(マスク処理等)により、実行されない状態にする場合も含まれる。このときシーケンス中に存在するが、例えばマスク処理されたプログラムは、スキップされて1つ後に配列されるプログラムが実行されることとなる。このような例えばマスク処理されたプログラムを実行可能なように回復するためには、マスク処理を解除する処理が行われる。
【0021】
また、この発明のテスト装置によれば、ロット毎、かつテスト項目毎の半導体装置のFAIL数をカウントし、これをまとめたサマリーデータ及びテストプログラムを記録するための記録部、サマリーデータを読み込んで品質管理基準値と比較及び判断を行うことができるように記録部に接続されている判断部、判断部の決定に基づいて、編集対象のテスト項目を決定し、テストプログラムの編集を行うことができるように記録部に接続されている編集部、並びにサマリーデータ及びテストプログラムの送受信を行うことができるように記録部に接続されている送受信部を具えるホストコンピュータと、ホストコンピュータの送受信部に、通信回線を介してサマリーデータ及びテストプログラムの送受信を行うことができるようにそれぞれ接続された複数台のATEであって、サマリーデータを形成するATE処理部を具え、サマリーデータを通信回線を介して、ホストコンピュータに送信できる少なくとも1台の基準ATE、及びホストコンピュータにより編集されたテストプログラムがインストールされ、インストールされたテストプログラムを用いて、残りすべての数量の半導体装置のテストを実行できる、基準ATE以外の複数台の量産ATEを含む複数台のATEとを具える。
【0022】
この発明のテスト装置によれば、テスト項目の削除、又は回復処理、すなわちテストプログラムの編集処理を、通信回線を介して、迅速かつ容易に複数のATEについても並列的に自動化処理することができるので、この発明のテスト工程を効率よく実施することができる。
【0023】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。なお、図中、数値条件、各構成成分の大きさ、形状及び配置関係は、この発明が理解できる程度に例示的かつ概略的に示してあるに過ぎず、この発明はこれに限定されるものではない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合がある。
【0024】
まず、この発明の半導体装置テストシステムの構成について、図1を参照して説明する。図1はこの発明の半導体装置テストシステム10の構成を概略的に示す図である。
【0025】
半導体装置テストシステム10は、ホストコンピュータ20と、ATE群30と、ホストコンピュータ20とATE群30とを接続するための通信回線40とを含んでいる。
【0026】
ホストコンピュータ20は、記録部22、判断部24、編集部26及び送受信部28を具えている。ここで記録部22は、大容量の記憶媒体により構成されている。この記録部22は、ホストコンピュータ20内に内蔵されていてもその外部に接続されていてもよいが、例えば磁気ディスク装置、具体的にはハードディスクドライブ等により構成されている。機能的には各種データ、プログラム等を格納及び保存するための構成である。
【0027】
判断部24は、複数のデータを読み込んでこれらのデータ及び判断等行うことが可能な機能部である。
【0028】
編集部26とは、判断部24の処理結果に基づいてプログラム等のソフトウェアの編集を行うことが可能な機能部である。
【0029】
送受信部28とは、外部に接続された他の装置に対して、データ、プログラム等の送受信を行うことが可能な機能部である。これらは相互に関連して機能できるような構成とされている。
【0030】
ここで、記録部22以外の具体的なハードウェアの構成の詳細な説明は、この発明の要旨ではないので省略するが、機能的な側面から、判断部24と、編集部26と、送受信部28とに相当する構成を少なくとも有している。
【0031】
ATE群30は、少なくとも1台の基準ATE30aと他に複数台のATE、すなわち量産ATE1、量産ATE2、量産ATE3、・・・、及び量産ATEnを有する量産ATE群30bとを含んでいる。
【0032】
ATE群30を構成する基準ATE30a及び量産ATE群30bは、いずれも同一の構成の装置とするのがよい。
【0033】
ATE記録部32は、メインプログラム34aとパターンプログラム34bとを含むテストプログラム34を格納している。
【0034】
メインプログラム34aとは、パターンプログラム、すなわちファンクションテストの実施シーケンス及びDCテストのプログラムが書き込まれていて、テスト回路の設定、DCテスト及びパターンプログラムの起動、計測、データ取得、データの比較解析等を制御するプログラムソフトウェアである。
【0035】
パターンプログラム34bとは、複数項目のファンクションテストを実行するプログラムソフトウェアである。これは、それぞれのファンクションテストの項目毎にモジュール化されていてもよい。
【0036】
ここで半導体装置のテスト工程について、メインプログラム32aとパターンプログラム32bとの関係で説明すると、ファンクションテストの実行を行うのは、パターンプログラム34b(モジュール)であって、直接的にはメインプログラム34aではない。メインプログラム34aに記述されているのは、複数個のファンクションテストのテスト項目の実行順序(シーケンス)である。すなわち、メインプログラム34aは、決定されたファンクションテストのテスト項目の配列に従って、パターンプログラム(モジュール)を起動し、特定のテスト項目のファンクションテストをパターンプログラムに実行させる。
【0037】
ATE処理部36とは、通信回線40を介したホストコンピュータ20の送受信部28との相互の通信と、各テスト項目におけるFAIL数をカウントするFAILテストカウントと、カウントされたFAIL数をロット毎かつテスト項目毎に集計してまとめたサマリーデータ作成とを制御する機能部である。
【0038】
基準ATE30a及び量産ATE群30bを構成するそれぞれのATEの具体的な装置構成については、この発明の要旨ではないので詳細には説明しないが、機能的な側面から、一般的なATEの半導体装置テスト機能に加えて、メインプログラム34a及びパターンプログラム34bとを格納するATE記録部32と、ATE処理部36とに相当する構成を少なくとも具えている。
【0039】
ATE群30を構成するそれぞれのATEは、ホストコンピュータ20の送受信部28と、通信回線40により接続されることで互いにデータ通信が可能なように構成されている。
【0040】
ここでいう通信回線40とは、有線又は無線とを問わない。すなわち電気、光又は電波等の媒体によりデータ通信が可能であればよい。具体的には例えばイーサネット(登録商標)を使用するのがよい。その接続トポロジは、図1においてはいわゆるバス型で接続した例を示したがこれに限定されず、例えばスター型等に変更することもできる。
【0041】
以下、図を参照してこの発明の半導体装置テストシステム10によるテスト方法について説明する。
【0042】
〈1.品質管理基準値の設定〉
まず、開始前の前提として、品質管理基準値を設定する。ここでいう品質管理基準値とは、製造された半導体装置の1ロット(又は1ロットのうちの所定の数量)において、最終的な許容される不良品混入率から計算された各テスト項目毎に許容されるFAIL数を意味する。この品質管理基準値は各テスト項目毎に独立した基準値として設定される。この品質管理基準値は、テストの実行に先立って設定され、ホストコンピュータ20の記録部22に格納しておく。
【0043】
〈2.サマリーデータの収集〉
次に、基準ATE30aによるサマリーデータの収集について説明する。
【0044】
一般に、半導体装置の製造ロットには、ウェハレベルでのロットとパッケージレベルでのロットとが存在する。いずれのロットの場合にも、この発明のテスト方法及びテストシステムに適用して好適である。例えばウェハレベルの場合には、1ロットの数は通常20〜50枚である。パッケージレベルの場合には、通常1000〜20万個である。
【0045】
基準ATE30aによるフルテストは、ウェハレベル又はパッケージレベルの半導体装置の品種、その品質管理基準、所要時間等を考慮して適切に設定された数量のDUTにより行われるが、好ましくは1ロットの総数のうち、10%程度の数量のDUTを無作為抽出して行うのがよい。
【0046】
このとき行われるテスト項目は、特定の品種の半導体装置に必要とされるすべてのテスト項目、すなわちフルテスト項目である。
【0047】
無作為抽出された10%程度の数量のDUTが基準ATE30aによりテストされ、フルテスト項目の各テスト項目毎のFAIL数が、ATE処理部36により計数され、サマリーデータが形成される。このサマリーデータは、通信回線40を介して送信され、ホストコンピュータ20の送受信部28により受信された後、記録部22に格納される。
【0048】
〈3.テストプログラムの編集判断ステップ〉
図2は、ホストコンピュータ20の判断部24によるメインプログラムの編集ステップ、具体的には、テスト項目のメインプログラムにおけるテスト項目の維持、削除及び/又は回復を判断して実行するステップを説明するためのフローチャートである。なお、以下の説明において、処理ステップをSとして示す。
【0049】
ここでは実行されるDCテスト及びファンクションテストのテスト項目がX個存在するものと仮定して説明する。ここでi番目のテスト項目に対応するサマリーデータの値をn(i)で表し、i番目のテスト項目に対応する品質管理基準値はX(i)で表すものとする。
【0050】
メインプログラム34aの編集は、ホストコンピュータ20において行われる。編集の開始に際して、ホストコンピュータ20の判断部24は、記録部22に格納されていた品質管理基準値を読み込む(S1)。次いでホストコンピュータ20の判断部24は、同じく記録部22に格納されていたサマリーデータを読み込む(S2)。
【0051】
品質管理基準値を読み込むステップ(S1)とサマリーデータを読み込むステップ(S2)とは、逆に行われてもよい。
【0052】
次に読み込まれた同一項目についてのサマリーデータと品質管理基準値との比較がそれぞれ順次に行われる。すなわち、テスト項目にそれぞれ対応するサマリーデータn(i)が対応する品質管理基準値X(i)と等しいか、又は大きいかどうかを比較する(S3)。No、すなわちサマリーデータn(i)が基準値X(i)と等しいか又は下回る場合には、当該テスト項目は削除される(S4)。一方、Yes、すなわちサマリーデータn(i)が基準値X(i)を超える場合には、当該テスト項目は工程中に維持されるか、又は既に削除されている場合には回復処理が行われる(S5)。
【0053】
このようにS3〜S5のステップがX個のテスト項目すべてに対して順次行われる。すなわち、S4又はS5のステップが終了したとき、iがXより大きいかどうか比較される(S6)。No、すなわちiがXより小さい場合には、iをi+1として(S7)、S3に戻って、iとXとが等しくなるまでS3〜S5のステップをループ状に繰り返す。Yes、すなわちiがXと等しくなったときには、すべてのテスト項目について、判断及び編集がなされたこととなる。
【0054】
次いで、編集部26は、編集されたメインプログラム34aをコンパイルして有効化する(S8)。コンパイルされたメインプログラム34aは、通信回線40を介して、ホストコンピュータの送受信部28により、量産ATE群30bそれぞれに、及び必要な場合には基準ATE30aにも送信され、それぞれのATE記録部32にインストールされる(S9)。この一連のステップにより量産ATE群30bのテストプログラムの編集は終了する。
【0055】
【実施例】
以下、主として図3〜6を参照して、より具体的なテスト項目の編集動作について説明する。なお、DUTはある特定の品種のパッケージの形態であるものとし、1ロットの数量は例えば1万個であるものと仮定する。この1ロットの総数量のうち10%、すなわち1000個を無作為抽出して、基準ATE30aによりテストを行い、サマリーデータの収集を行うものとする。また、品質管理基準値、すなわち各テスト項目において許容されるFAIL数の設定値はいずれも「2」と設定されていて、ホストコンピュータ20の記録部22に予め格納されているものとする。
【0056】
〈1.フルテスト項目の編集処理〉
図3は、基準ATE30aのためのフルテスト項目の編集処理を説明するための図である。
【0057】
この編集処理は、ホストコンピュータ20の判断部24により行われる。まず、テストされるDUTに必要なDCテスト及びファンクションテストのテスト項目のテーブルであるプログラムテーブル52を形成して記録部22に格納しておく。次いで、フルテストを効率よく行うために、DCテスト及びファンクションテストの項目の並べ替えが行われる。例えば試験生産等により、予めFAILしやすいテスト項目がわかっている場合にはこの項目を繰り上げるか、又は例えば基本的なDCテストの順番をFAIL数にかかわらず繰り上げるといったように、特にメインプログラム34aが直接実行するDCテストとファンクションテストとの関係で最適化された基準ATEプログラムシーケンス54を決定し、これを含めたメインプログラム34a全体の編集処理を編集部26により行う。そして、編集されたメインプログラム34aを記録部22に格納する。ここで編集されるメインプログラム34aは、基準ATE30aのATE記録部32に存在するものを通信回線40を介して、ホストコンピュータ20の記録部22に格納したものであっても、予め記録部22に格納されたものであってもよい。
【0058】
編集処理された基準ATEプログラムシーケンス54を含むメインプログラム34aは、記録部22から読み出されて編集部26によりコンパイルが行われた後、通信回線40を介して、基準ATE30aに送出される。送出されたメインプログラムは、これを受信した基準ATE30aのATE記録部32に、(上書き)インストールされる。ここまでの動作により、基準ATE30aのテスト項目の自動編集処理は終了し、必要と判断されたフルテスト項目の基準ATE30aによる実行が可能となる。
【0059】
〈2.サマリーデータ〉
図4は、基準ATE30aにより収集及び形成されたサマリーデータの例(1)を示す図である。現ロット及び過去の前3ロットのサマリーデータである。DCテストとファンクションテストのグループ毎にまとめて示してある。従って、図3で示した実際に実行された基準ATEプログラムシーケンス54とは異なる配列となっている。囲み62は、DCテスト1〜8において、囲み64はファンクションテスト1〜8において、FAIL数が、テスト項目に対応する品質管理基準値、すなわちこの例では「2」と等しいか又は下回ったテスト項目を示している。従って、各ロットの量産ATEで行われるテストにおいては、DCテスト5〜8及びファンクションテスト4〜8は省略する(図2のステップS3及びS4)ことが可能と判断される。
【0060】
図5は、基準ATE30aにより収集及び形成されたサマリーデータの例(2)を示す図である。囲み66及び囲み68は、前ロットまでは省略することができたが、現ロットにおいては基準ATE30aによるフルテスト(必要と判断されたすべてのテスト項目)の結果が、設定された品質管理基準値、すなわち「2」を超えてしまったため量産ATE群30bにおけるテストにおいては回復されるべきと判断される(図2のステップS3及びS5)テスト項目を示している。従ってこのロットの量産ATE群30bで行われるテストにおいては、DCテスト5及びファンクションテスト4に対応するプログラムは、上述したようにホストコンピュータ20により回復され、実行されることとなる。
【0061】
〈3.削除動作の詳細な説明〉
以下、主として図6を参照して、テスト項目を削除するテスト項目編集処理について説明する。
【0062】
図6は、テスト項目の削除動作を説明するためのブロック図である。プログラムテーブル72中、斜線を付して示した削除対象プログラム72a、すなわちDCテスト5〜8及びファンクションテスト4〜8は、基準ATE30aにおけるフルテストの結果(図4の囲み62及び64に対応)から抽出され、ホストコンピュータ20の判断部24により、現ロットの量産ATE群30bにおけるテストにおいて実施する必要なしと判断された(図2のステップS3及びS4)テスト項目である。量産ATEプログラムシーケンス74とは、量産ATE群30bがテストを実施するためのプログラムのシーケンスである。
【0063】
この編集処理は、ホストコンピュータ20の判断部24及び編集部26により実行される。既に説明したとおり、ホストコンピュータ20は、まず品質管理基準値を読み込む(図2のS1)。次いで基準ATE30aが収集したサマリーデータ(この例では図4)のサマリーデータを読み込む(図2のS2)ものとする。ホストコンピュータ20の判断部24は、プログラムテーブル72の各テスト項目に対応する、品質管理基準値とサマリーデータの値とを比較及び判断する(図2のS3)。このとき、比較されるサマリーデータは現ロットに関するものだけであるものとするが、過去のロットの結果を含めて例えば各テスト項目毎の平均値を使用することもできる。判断部24は、図4のサマリーデータにおける囲み62及び64の値は、品質管理基準値を超えていないと判断する(S3でNo)。そして、編集部26はメインプログラム34aの囲み62及び64に対応するテスト項目を抽出した後、これを削除するテスト項目編集処理を行う(図2のS4)。
【0064】
このとき、判断部24は、量産ATE群30bによるテストを効率よく行うために、例えば読み込まれたサマリーデータの各テスト項目毎に不良と判断される可能性が高い順番に、すなわち不良の出やすい項目を繰り上げることで、配列の最適化された量産ATEプログラムシーケンス74を決定して、記録部22に格納する。次いで編集部26は、決定された量産ATEプログラムシーケンス74を記録部22から読み出して、テスト項目の編集処理を行う。そして、編集部26によりメインプログラム34aは、コンパイルされる(図2のS8)。然る後、当該メインプログラム34aは、ホストコンピュータ20の送受信部28から通信回線40を介して、量産ATE群30bに送出される。送出されたメインプログラム34aは、量産ATE群30bを構成する個々のATEの記録部32に、同時かつ並列的に(上書き)インストールされる(図1及び図2のS9)。ここまでで、複数台の量産ATE群30bにおけるテスト項目の同時かつ並列的な自動編集処理は終了し、最小限かつ最適なシーケンスのテスト項目での複数台での量産ATE群30bによるテストが効率的に実行可能となる。
【0065】
然る後、基準ATE30aによるフルテスト実行済みのDUTを除く、残り90%の数量のDUTのテストが実行されるが、このステップは、複数のATEを含む量産ATE群30bにより、並列的に行われる。そしてロット毎に、基準ATE30aによるサマリーデータの収集を兼ねたフルテスト及び量産ATE群30bによるテストが繰り返し実行されることとなる。
【0066】
〈3.回復動作の詳細な説明〉
引き続き、主として図7を参照して、一度は削除されたテスト項目を回復するテスト項目編集処理について説明する。ここでは、上述した削除動作により、DCテスト5〜8及びファンクションテスト4〜8は、量産ATEプログラムシーケンス84には存在していないものとする。
【0067】
図7は、テスト項目の回復動作を説明するためのブロック図である。プログラムテーブル82中、斜線を付して示した回復対象プログラム82a、すなわちDCテスト5及びファンクションテスト4は、基準ATE30aにおけるフルテストの結果(図5の囲み66及び68に対応)により、現ロットの量産ATE30bにおけるテストにおいて回復対象と判断されたプログラムである。量産ATEプログラムシーケンス84とは、量産ATE30bに実際にインストールされるメインプログラム34aに含まれるテストプログラムのシーケンスである。
【0068】
この編集処理も、ホストコンピュータ20の判断部24及び編集部26により実行される。上述したとおり、判断部24は、まず品質管理基準値を読み込む(図2のS1)。次いで基準ATE30aが収集したサマリーデータ(この例では図5のサマリーデータ)を読み込むものとする(図2のS2)。判断部24は、プログラムテーブル82の各テスト項目に対応する、品質管理基準値とサマリーデータの値とを比較及び判断する(図2のS3)。このとき、上述と同様に比較されるサマリーデータは現ロットに関するものだけであるものとする。
【0069】
次いで判断部24は、図5のサマリーデータにおける囲み66及び68の値が品質管理基準値を超えていると判断する。そして、編集部26は、判断部24の回復決定に基づいて、回復対象プログラム82a、すなわちDCテスト5及びファンクションテスト4を回復するテスト項目編集処理を行う(図2のS5)。
【0070】
さらに判断部24は、必要ならば、上述と同様にテストを効率よく行うために、DCテスト及びファンクションテストの項目の並べ替えを行う。これによりテスト項目の削除、回復等の編集に加え、特にメインプログラム34aが直接実行するDCテストとファンクションテストとの関係においてもそのシーケンスが最適化された量産ATEプログラムシーケンス84が決定される。判断部24は、決定されたプログラムシーケンス84に基づいてテスト項目編集処理を行う。そして、編集部26は編集処理されたメインプログラム34aに対してコンパイルを行い、記録部22に格納する。(図2のS8)。然る後、当該メインプログラム34aは、記録部22から読み出されて送受信部28から通信回線40を介して、量産ATE群30bに送出される。送出されたメインプログラムは、量産ATE群30bを構成する個々のATEのATE記録部32に、(上書き)インストールされる。ここまでの動作により、複数台の量産ATE群30bにおけるテスト項目の同時かつ並列的な自動編集処理は終了し、最小限かつ最適なシーケンスのテスト項目で、複数台の量産ATE群30bによるテストの実行が可能となる。
【0071】
然る後、基準ATE30aによるフルテスト実行済みのDUTを除く、残り90%の数量のDUTのテストが行われるが、このステップは、複数のATEを含む量産ATE群30bにより、並列的に行われる。そして半導体装置のロット毎に、基準ATE30aによるサマリーデータの収集を兼ねたフルテスト及び量産ATE群30bによる最小限かつ最適なテスト項目でのテストが繰り返し行われることとなる。
【0072】
【発明の効果】
上述した説明から明らかなように、この発明の半導体装置のテストシステムの構成によれば、半導体装置のテスト工程において、実質的に不要であるテスト項目の判断を効率的に行うことができる。また、テスト項目の削除、又は回復処理、すなわちテストプログラムの編集を複数のATEについても並列的にリアルタイムで自動化処理することができるので、テスト工程を効率よく実施することができる。従ってテスト工程及びテスト工程のための設備への投資のコストを削減することができる。また、半導体装置の製造におけるトータルのコスト削減にも大いに寄与する。
【図面の簡単な説明】
【図1】図1は、この発明の半導体装置テストシステムの構成を概略的に説明するための図である。
【図2】図2は、テストプログラムの編集ステップ、すなわちテスト項目の選択、削除及び/又は回復動作を説明するためのフローを示す図である。
【図3】図3は、基準ATE30aのためのフルテスト項目の編集処理を説明するための図である。
【図4】図4は、基準ATE30aにより収集及び形成されたサマリーデータの例(1)を示す図である。
【図5】図5は、基準ATE30aにより収集及び形成されたサマリーデータの例(2)を示す図である。
【図6】図6は、テスト項目の削除処理動作を示すブロック図である。
【図7】図7は、テスト項目の回復処理動作を示すブロック図である。
【図8】図8は、従来技術を説明するための図である。
【符号の説明】
10:半導体装置テストシステム
20:ホストコンピュータ
22:記録部
24:判断部
26:編集部
28:送受信部
30:ATE群
30a:基準ATE
30b:量産ATE群
32:ATE記録部
34:テストプログラム
34a:メインプログラム
34b:パターンプログラム
36:ATE処理部
40:通信回線
52、72、82:プログラムテーブル
54:基準ATEプログラムシーケンス
62:囲み(DCテスト項目削除対象)
64:囲み(ファンクションテスト項目削除対象)
66:囲み(DCテスト項目回復対象)
68:囲み(ファンクションテスト項目回復対象)
72a:削除対象プログラム
74、84:量産ATEプログラムシーケンス
82a:回復対象プログラム

Claims (6)

  1. 製造された1ロットの半導体装置の総数量のうち、一部の数量において、基準ATE(自動LSIテスト装置)のATE処理部が、サマリーデータの収集及び形成を行うステップと、
    前記基準ATEが、形成された前記サマリーデータを、通信回線を介して、ホストコンピュータに送信するステップと、
    前記ホストコンピュータが、前記サマリーデータを記録部に保存するステップと、
    前記記録部に保存された前記サマリーデータを、判断部が読み込むステップと、
    前記判断部が、品質管理基準値を読み込むステップと、
    前記判断部が、読み込まれた前記サマリーデータと前記品質管理基準値とを比較及び判断して、編集対象のテスト項目を決定するステップと、
    前記判断部の決定に基づいて、前記編集対象のテスト項目を含むテストプログラムを編集部が編集するステップと、
    前記ホストコンピュータの送受信部が、編集された前記テストプログラムを通信回線を介して複数台の量産ATEにインストールするステップと、
    インストールされた前記テストプログラムを用いて、前記複数台の量産ATEが、残りすべての数量の半導体装置のテストを実行するステップとを含むことを特徴とする半導体装置のテスト方法。
  2. 請求項1に記載の半導体装置のテスト方法において、
    前記判断部が、読み込まれた前記サマリーデータと前記品質管理基準値とを比較及び判断して、編集対象のテスト項目を決定するステップが、特定のロットかつ特定のテスト項目における前記サマリーデータの値が前記品質管理基準値を超える場合には、該特定のテスト項目を維持すること又は編集対象のテスト項目として回復することを決定し、前記サマリーデータの値が前記品質管理基準値と等しいか又は下回る場合には、編集対象のテスト項目として該特定のテスト項目の削除を決定するものであることを特徴とする半導体装置のテスト方法。
  3. 請求項1又は2に記載の半導体装置のテスト方法において、
    前記サマリーデータの収集及び形成を行うステップは、製造された1ロットの半導体装置の総数量のうち、一部の数量において、前記基準ATEの前記ATE処理部がすべてのテスト項目のテストを行うステップであることを特徴とする半導体装置のテスト方法。
  4. 請求項1から3のいずれか一項に記載の半導体装置のテスト方法において、
    前記サマリーデータの収集及び形成を行うステップは、前記基準ATEの前記ATE処理部が各テスト項目におけるFAIL数をカウントするFAILテストカウントと、カウントされたFAIL数とをロット毎かつテスト項目毎に集計してまとめるステップであることを特徴とする半導体装置のテスト方法。
  5. 請求項1から4のいずれか一項に記載の半導体装置のテスト方法において、
    前記品質管理基準値を読み込むステップは、前記判断部がテスト項目毎に許容されるFAIL数である前記品質管理基準値を読み込むステップであることを特徴とする半導体装置のテスト方法。
  6. ロット毎、かつテスト項目毎の半導体装置のFAIL数をカウントし、これをまとめたサマリーデータ及びテストプログラムを記録するための記録部、当該サマリーデータを読み込んで品質管理基準値と比較及び判断を行うことができるように前記記録部に接続されている判断部、該判断部の決定に基づいて、編集対象の前記テスト項目を決定し、前記テストプログラムの編集を行うことができるように前記記録部に接続されている編集部、並びに前記サマリーデータ及び前記テストプログラムの送受信を行うことができるように前記記録部に接続されている送受信部を具えるホストコンピュータと、
    該ホストコンピュータの前記送受信部に、通信回線を介して前記サマリーデータ及び前記テストプログラムの送受信を行うことができるようにそれぞれ接続されている複数台のATEであって、前記サマリーデータを形成するATE処理部を具え、該サマリーデータを通信回線を介して、前記ホストコンピュータに送信できる少なくとも1台の基準ATE、及び前記ホストコンピュータにより編集された前記テストプログラムがインストールされ、インストールされた前記テストプログラムを用いて、残りすべての数量の半導体装置のテストを実行できる、前記基準ATE以外の複数台の量産ATEを含む前記複数台のATEとを具えることを特徴とする半導体装置テストシステム。
JP2002028143A 2002-02-05 2002-02-05 半導体装置のテスト方法及びテストシステム Expired - Fee Related JP4134567B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002028143A JP4134567B2 (ja) 2002-02-05 2002-02-05 半導体装置のテスト方法及びテストシステム
US10/247,686 US20030149923A1 (en) 2002-02-05 2002-09-20 Semiconductor device testing method and test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002028143A JP4134567B2 (ja) 2002-02-05 2002-02-05 半導体装置のテスト方法及びテストシステム

Publications (2)

Publication Number Publication Date
JP2003227862A JP2003227862A (ja) 2003-08-15
JP4134567B2 true JP4134567B2 (ja) 2008-08-20

Family

ID=27654642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002028143A Expired - Fee Related JP4134567B2 (ja) 2002-02-05 2002-02-05 半導体装置のテスト方法及びテストシステム

Country Status (2)

Country Link
US (1) US20030149923A1 (ja)
JP (1) JP4134567B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5140905B2 (ja) * 2005-02-01 2013-02-13 富士通セミコンダクター株式会社 半導体装置の試験システム及び試験方法
JP2013113663A (ja) * 2011-11-28 2013-06-10 Advantest Corp 試験モジュール生成装置、試験手順生成装置、生成方法、プログラム、および試験装置
JP2016167657A (ja) * 2015-03-09 2016-09-15 株式会社リコー 伝送管理システム、伝送システム、伝送管理方法、及びプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976940A (en) * 1975-02-25 1976-08-24 Fairchild Camera And Instrument Corporation Testing circuit
US5589765A (en) * 1995-01-04 1996-12-31 Texas Instruments Incorporated Method for final testing of semiconductor devices
US5592077A (en) * 1995-02-13 1997-01-07 Cirrus Logic, Inc. Circuits, systems and methods for testing ASIC and RAM memory devices
US5528603A (en) * 1995-05-01 1996-06-18 Micron Technology, Inc. Apparatus and method for testing an integrated circuit using a voltage reference potential and a reference integrated circuit
KR100245799B1 (ko) * 1997-06-30 2000-03-02 윤종용 검사조건 자동 작성 및 전송시 스템 및 방법
US6167545A (en) * 1998-03-19 2000-12-26 Xilinx, Inc. Self-adaptive test program
US6532559B1 (en) * 2000-01-26 2003-03-11 Motorola, Inc. Method and apparatus for testing a circuit
KR100385948B1 (ko) * 2000-12-09 2003-06-02 삼성전자주식회사 테스트 시간을 최적화하는 반도체 장치의 테스트 방법
KR100429116B1 (ko) * 2001-05-14 2004-04-28 삼성전자주식회사 반도체 ic 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법

Also Published As

Publication number Publication date
JP2003227862A (ja) 2003-08-15
US20030149923A1 (en) 2003-08-07

Similar Documents

Publication Publication Date Title
US7777515B2 (en) Methods and systems for semiconductor testing using reference dice
JP2616413B2 (ja) リペアデータの編集装置およびリペアデータの編集方法
US20090254788A1 (en) Techniques for Logic Built-In Self-Test Diagnostics of Integrated Circuit Devices
US20110000829A1 (en) System and method for binning at final test
US7877714B2 (en) System and method to optimize semiconductor power by integration of physical design timing and product performance measurements
US6857090B2 (en) System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices
US7164283B2 (en) Auto-recovery wafer testing apparatus and wafer testing method
US20090327824A1 (en) Techniques for performing a logic built-in self-test in an integrated circuit device
US6557132B2 (en) Method and system for determining common failure modes for integrated circuits
US7474979B1 (en) Integrated circuit device test system and method
JP4134567B2 (ja) 半導体装置のテスト方法及びテストシステム
US5566187A (en) Method for identifying untestable faults in logic circuits
Huang et al. Advancements in diagnosis driven yield analysis (DDYA): A survey of state-of-the-art scan diagnosis and yield analysis technologies
CN110164803A (zh) 一种释放机台程式的方法及系统
US6907378B2 (en) Empirical data based test optimization method
CN109444570B (zh) 一种基于存储器的电子产品故障诊断模块及方法
JP2956663B2 (ja) 半導体ウエハ装置のテスト方法
US20050075835A1 (en) System and method of real-time statistical bin control
Ng et al. Improving efficiency of IC burn-In testing
JP3614838B2 (ja) 半導体検査システム及び半導体デバイスの検査方法
CN101807266B (zh) 半导体制造中的成品管理方法
JPH07142547A (ja) チップ毎に冗長回路を有するicメモリのテスト方法お よびテストシステム
JPH01244380A (ja) Ic試験装置
Yang et al. Enabling baseline yield improvement with diagnosis driven yield analysis
Koyama et al. Yield management for development and manufacture of integrated circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees