KR100385948B1 - 테스트 시간을 최적화하는 반도체 장치의 테스트 방법 - Google Patents
테스트 시간을 최적화하는 반도체 장치의 테스트 방법 Download PDFInfo
- Publication number
- KR100385948B1 KR100385948B1 KR10-2000-0074917A KR20000074917A KR100385948B1 KR 100385948 B1 KR100385948 B1 KR 100385948B1 KR 20000074917 A KR20000074917 A KR 20000074917A KR 100385948 B1 KR100385948 B1 KR 100385948B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- item
- defective rate
- items
- rate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
Claims (11)
- 반도체 장치의 테스트 방법에 있어서,(p) 테스트 변수를 초기화하고 테스트 정보를 독출하는 단계;(a) 테스트의 처음 단계에서는소정의 노말 테스트 항목들을 포함하는 노말 테스트를 수행하는 단계;(b) 소정의 퍼지 조건을 만족하는지를 판단하는 단계;(c) 상기 (b) 단계의 판단 결과, 상기 퍼지 조건이 만족된다면,상기 노말 테스트 항목들의 갯수보다 적은 갯수의 소정의 퍼지 테스트 항목들을 포함하는퍼지 테스트를 수행하는 단계;(d) 상기 (b) 단계의 판단 결과, 상기 퍼지 조건이 만족되지 않으면, 상기 노말 테스트를 수행하는 단계; 및(e) 소정 단위의 일군의 테스트가 종료되었는지를 판단하여, 상기 일군의 테스트가 종료되지 않았으면 상기 (b) 단계로 복귀하는 단계를 구비하며,상기 퍼지 조건은 양수 또는 불량수에 의해 결정되고,상기 퍼지 항목들은 상기 노말 테스트 항목들 중 항목 불량률이 소정값 이상인 항목으로 구성되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
- 제1항에 있어서, 상기 반도체 장치의 테스트 방법은상기 (e) 단계의 판단 결과, 상기 일군의 테스트가 종료되었으면,(f) 테스트 항목을 변경할 것인지를 판단하는 단계; 및(g) 상기 (f) 단계에서 테스트 항목을 변경하는 것으로 판단되면, 상기 노말테스트 항목들의 항목별 불량률에 따라 상기 노말 테스트 항목들의 순서를 변경하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
- 제1항 또는 제2항에 있어서, 상기 반도체 장치의 테스트 방법은상기 (e) 단계의 판단 결과, 상기 일군의 테스트가 종료되었으면,(h) 상기 노말 테스트 항목들의 항목별 불량률을 이용하여, 상기 노말 테스트 항목들로부터 상기 퍼지 테스트 항목들을 결정하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
- 제3항에 있어서,상기 퍼지 조건은연속 양수가 제1 소정수보다 크거나, 연속 불량수가 제2 소정수보다 작으면 만족되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
- 제3항에 있어서, 상기 (h) 단계는(h1) 상기 항목별 불량률 중에서 가장 높은 항목 불량률(제1 항목 불량률)부터, 가장 낮은 항목 불량률(제N 항목 불량률)까지 순서대로 상기 제1 내지 상기 제N 항목 불량률을 구하는 단계;(h2) 항목 삭제율을 결정하는 단계;(h3) 상기 제N 항목 불량률부터 상기 제1 항목 불량률까지 순차적으로 누적하여, 제N 내지 제1 누적 불량률들을 산출하는 단계; 및(h4) 제N 내지 제1 누적 불량률들 중에서 제i 누적 불량률이 상기 항목 삭제율보다 작거나 같고, 제 i-1 누적 불량률이 상기 항목 삭제율보다 크면, 상기 제 i-1 항목 불량률에 해당하는 노말 테스트 항목부터 제1 항목 불량률에 해당하는 노말 테스트 항목을 상기 퍼지 테스트의 항목으로 설정하는 단계를 구비하며,상기 제N 누적 불량률은 상기 제N 항목 불량률이고, 상기 제i 누적 불량률은 상기 제N 항목 불량률부터 제i 항목 불량률까지 누적한 값이고, 상기 제1 누적 불량률은 상기 제N 항목 불량률부터 상기 제1 항목 불량률까지 누적한 값이며, 상기 i는 1부터 N까지의 정수인 것을 특징으로 하는 반도체 장치의 테스트 방법
- 제1항에 있어서, 상기 일군의 테스트는하나의 칩에 대한 테스트, 하나의 웨이퍼에 대한 테스트 및 하나의 로트에 대한 테스트 중의 어느 하나인 것을 특징으로 하는 반도체 장치의 테스트 방법.
- 반도체 장치의 테스트 방법에 있어서,(a) 소정의 테스트 정보를 독출하는 단계;(b) 상기 테스트 정보를 이용하고, 소정의 퍼지 조건에 따라, 노말 테스트 또는 퍼지 테스트를 수행하는 단계;(c) 상기 노말 테스트에 포함되는 테스트 항목들의 순서를 변경하는 단계; 및(d) 상기 노말 테스트의 테스트 항목들 중에서 일부 항목들을 선택하여 상기 퍼지 테스트에 포함되는 테스트 항목을 결정하는 단계를 구비하며,상기 퍼지 조건은 양수 또는 불량수에 의해 결정되는 것을 특징으로 하는 것을 반도체 장치의 테스트 방법.
- 제7항에 있어서, 상기 퍼지 조건은연속 양수가 제1 소정수보다 크거나, 연속 불량수가 제2 소정수보다 작으면 만족되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
- 제8항에 있어서, 상기 (b) 단계는(b1) 상기 퍼지 조건이 만족되는지를 판단하는 단계;(b2) 상기 (b1) 단계에서 상기 퍼지 조건이 만족되면, 상기 퍼지 테스트를 수행하는 단계;(b3) 상기 (b1) 단계에서 상기 퍼지 조건이 만족되지 않으면, 상기 노말 테스트를 수행하는 단계;(b4) 상기 (b2) 단계 또는 상기 (b3) 단계의 테스트 결과를 이용하여 해당 반도체 장치의 패스 여부를 판단하는 단계;(b5) 상기 (b4) 단계에서, 패스인 것으로 판단되면, 상기 연속 양수를 1 증가시키고, 상기 연속 불량수를 0으로 초기화하는 단계; 및(b6) 상기 (b4) 단계에서, 패일인 것으로 판단되면, 상기 연속 불량수를 1 증가시키고, 상기 연속 양수를 0으로 초기화하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
- 제7항에 있어서, 상기 (c) 단계는(c1) 상기 노말 테스트 항목들의 항목별 불량률을 산출하는 단계; 및(c2) 상기 항목별 불량률중에서 가장 높은 항목 불량률(제1 항목 불량률)에 해당하는 상기 노말 테스트 항목부터, 가장 낮은 항목 불량률(제N 항목 불량률)에 해당하는 상기 노말 테스트 항목까지 상기 항목 불량률이 높은 순서대로 상기 노말 테스트 항목들을 재배열하는 단계를 포함하며,상기 N은 상기 노말 테스트 항목의 수이며,상기 (b) 단계에서의 노말 테스트는 상기 (c2) 단계에서 얻어진 순서에 따라 수행되는 것을 특징으로 하는 반도체 장치의 테스트 방법
- 제10항에 있어서, 상기 (d) 단계는(d1) 항목 삭제율을 결정하는 단계;(d2) 상기 제N 항목 불량률부터 상기 제1 항목 불량률까지 순차적으로 누적하여, 제N 내지 제1 누적 불량률들을 산출하는 단계; 및(d3) 제N 내지 제1 누적 불량률들 중에서 제i 누적 불량률이 상기 항목 삭제율보다 작거나 같고, 제 i-1 누적 불량률이 상기 항목 삭제율보다 크면, 상기 제 i-1 항목 불량률에 해당하는 노말 테스트 항목부터 제1 항목 불량률에 해당하는 노말 테스트 항목을 상기 퍼지 테스트의 항목으로 설정하는 단계를 구비하며,상기 제N 누적 불량률은 상기 제N 항목 불량률이고, 상기 제i 누적 불량률은상기 제N 항목 불량률부터 제i 항목 불량률까지 누적한 값이고, 상기 제1 누적 불량률은 상기 제N 항목 불량률부터 상기 제1 항목 불량률까지 누적한 값이며, 상기 i는 1부터 N까지의 정수인 것을 특징으로 하는 반도체 장치의 테스트 방법
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0074917A KR100385948B1 (ko) | 2000-12-09 | 2000-12-09 | 테스트 시간을 최적화하는 반도체 장치의 테스트 방법 |
US10/001,462 US6751763B2 (en) | 2000-12-09 | 2001-10-29 | Semiconductor device test method for optimizing test time |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0074917A KR100385948B1 (ko) | 2000-12-09 | 2000-12-09 | 테스트 시간을 최적화하는 반도체 장치의 테스트 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020045658A KR20020045658A (ko) | 2002-06-20 |
KR100385948B1 true KR100385948B1 (ko) | 2003-06-02 |
Family
ID=19702881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0074917A KR100385948B1 (ko) | 2000-12-09 | 2000-12-09 | 테스트 시간을 최적화하는 반도체 장치의 테스트 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6751763B2 (ko) |
KR (1) | KR100385948B1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4134567B2 (ja) * | 2002-02-05 | 2008-08-20 | 沖電気工業株式会社 | 半導体装置のテスト方法及びテストシステム |
KR20060001368A (ko) * | 2004-06-30 | 2006-01-06 | 동부아남반도체 주식회사 | 반도체 소자의 검사 방법 및 그 장치 |
US7528622B2 (en) * | 2005-07-06 | 2009-05-05 | Optimal Test Ltd. | Methods for slow test time detection of an integrated circuit during parallel testing |
US7594142B1 (en) * | 2006-06-30 | 2009-09-22 | Microsoft Corporation | Architecture for automated detection and analysis of security issues |
US20100063674A1 (en) * | 2008-09-11 | 2010-03-11 | Assembly & Test Worldwide, Inc. | Engine test method using structured test protocol |
US8112249B2 (en) * | 2008-12-22 | 2012-02-07 | Optimaltest Ltd. | System and methods for parametric test time reduction |
CN110399300B (zh) * | 2019-07-22 | 2021-06-22 | 南京大学 | 一种基于动态类型感知的Python软件模糊测试方法 |
CN113899756B (zh) * | 2021-09-09 | 2024-03-22 | 东风柳州汽车有限公司 | 高压线束分组测试方法、装置、设备及存储介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0516161A3 (en) * | 1991-05-31 | 1993-10-13 | Kabushiki Kaisha Toshiba | Fuzzy rule-based system formed in a chip |
US5867505A (en) * | 1996-08-07 | 1999-02-02 | Micron Technology, Inc. | Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit |
EP1017044A1 (en) * | 1998-12-29 | 2000-07-05 | STMicroelectronics S.r.l. | Control device for a focus system of a CD driver using the Fuzzy logic |
-
2000
- 2000-12-09 KR KR10-2000-0074917A patent/KR100385948B1/ko active IP Right Grant
-
2001
- 2001-10-29 US US10/001,462 patent/US6751763B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6751763B2 (en) | 2004-06-15 |
US20020073366A1 (en) | 2002-06-13 |
KR20020045658A (ko) | 2002-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7386777B2 (en) | Systems and methods for processing automatically generated test patterns | |
EP1016089B1 (en) | Memory tester with data compression | |
KR100385948B1 (ko) | 테스트 시간을 최적화하는 반도체 장치의 테스트 방법 | |
CN1274159A (zh) | 有可变数据和比较结果压缩功能的片内数据比较器 | |
US8364735B2 (en) | Test method of integrated circuit with random-number generation circuit and integrated circuit with random-number generation circuit | |
US7302626B2 (en) | Test pattern compression with pattern-independent design-independent seed compression | |
WO1997004328A1 (fr) | Analyseur de defauts de memoire pour dispositif de controle de memoire a semi-conducteurs | |
US20090146853A1 (en) | Scalable context adaptive binary arithmetic coding | |
JP2007233554A (ja) | 高速パターンマッチング装置の探索方法 | |
CN113203938B (zh) | 测试向量的存储方法、压缩方法及设备、测试方法及设备 | |
JPH0666050B2 (ja) | ソート処理方法 | |
CN106682290B (zh) | 可编程逻辑器件布线方法及装置 | |
JP4704131B2 (ja) | 試験装置、及び試験方法 | |
KR20000060206A (ko) | 반도체 장치의 테스트 방법 | |
CN112825264B (zh) | 重新排序存储器位元的方法及重新排序电路以及累加电路 | |
JPH1186588A (ja) | メモリアレー及びメモリアレーにおける冗長素子ヒューズを低減する方法 | |
US20240192918A1 (en) | Sorting | |
US7058851B2 (en) | Integrated memory and method of repairing an integrated memory | |
US5172047A (en) | Semiconductor test apparatus | |
US11468964B2 (en) | Repair circuit of memory and method thereof | |
TWI247910B (en) | Methods and apparatus for optimizing lists of waveforms | |
US20230305055A1 (en) | Method and system for testing and manufacturing semiconductor device | |
JPH08184645A (ja) | 半導体集積回路及びそのテスト方法 | |
US8136061B2 (en) | Method of logic circuit synthesis and design using a dynamic circuit library | |
US20040135708A1 (en) | Ordering weightless binary tuples according to hamming value |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 17 |