KR100385948B1 - 테스트 시간을 최적화하는 반도체 장치의 테스트 방법 - Google Patents

테스트 시간을 최적화하는 반도체 장치의 테스트 방법 Download PDF

Info

Publication number
KR100385948B1
KR100385948B1 KR10-2000-0074917A KR20000074917A KR100385948B1 KR 100385948 B1 KR100385948 B1 KR 100385948B1 KR 20000074917 A KR20000074917 A KR 20000074917A KR 100385948 B1 KR100385948 B1 KR 100385948B1
Authority
KR
South Korea
Prior art keywords
test
item
defective rate
items
rate
Prior art date
Application number
KR10-2000-0074917A
Other languages
English (en)
Other versions
KR20020045658A (ko
Inventor
조병환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-0074917A priority Critical patent/KR100385948B1/ko
Priority to US10/001,462 priority patent/US6751763B2/en
Publication of KR20020045658A publication Critical patent/KR20020045658A/ko
Application granted granted Critical
Publication of KR100385948B1 publication Critical patent/KR100385948B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

테스트 시간을 최적화하는 반도체 장치의 테스트 방법이 개시된다. 본 발명의 테스트 방법은 (a) 소정의 테스트 정보를 독출하는 단계; (b) 테스트 정보를 이용하고, 소정의 퍼지 조건에 따라, 노말 테스트 또는 퍼지 테스트를 수행하는 단계; (c) 노말 테스트에 포함되는 테스트 항목들의 순서를 변경하는 단계; 및 (d) 노말 테스트의 테스트 항목들 중에서 일부 항목들을 선택하여 퍼지 테스트에 포함되는 테스트 항목을 결정하는 단계를 구비한다. 퍼지 조건은 연속 양수가 소정의 제1값보다 크거나, 연속 불량수가 소정의 제2값보다 적으면 만족된다. 본 발명의 테스트 방법에 의하면, 테스트 수행 도중에 소정의 조건에 따라 노말 테스트와 퍼지 테스트가 자동 전환됨으로써, 반도체 장치의 테스트 시간이 최소화된다. 또한, 본 발명의 테스트 방법은 테스트 항목들의 순서를 불량률이 높은 항목부터 순서대로 수행되도록 재배열함으로써 반도체 장치의 리젝트 시간을 줄인다. 그러므로, 궁극적으로 테스트 효율이 증대되고, 테스트 비용은 감소된다.

Description

테스트 시간을 최적화하는 반도체 장치의 테스트 방법{Test method of semiconductor device for optimizing test time}
본 발명은 반도체 장치에 관한 것으로서, 특히 테스트 시간을 최적화하여 테스트 효율을 증대시킬 수 있는 반도체 장치의 테스트 방법에 관한 것이다.
반도체 메모리 장치는 점점 대용량화되는 추세이다. 또한 로직과 메모리를 같이 병합하여 시스템을 하나의 칩에 구현하는 시스템-온-칩(system-on-chip) 경향이 최근의 두드러진 추세이다. 이와 같이 대용량의 반도체 장치나 복합 반도체 장치의 기능을 검사하기 위하여 고가의 테스트 장비나 새로운 테스트 프로그램 등이 필요하게 된다. 이는 테스트 비용을 증가시키는 요인으로서, 결국은 반도체 장치의 원가를 높인다.
테스트 비용을 감축하기 위해서는 테스트 프로그램의 개발 기간 단축, 테스트 시간 단축 등이 요구된다.
종래의 반도체 장치의 테스트 방법은 정해진 테스트 항목과 순서에 따라 테스트가 이루어진다. 따라서, 제품의 불량이 높고 낮음에 상관없이 일정한 테스트 시간이 필요하다. 더구나, 제품이 고도화되고 다양화되면서, 보다 많은 기능을 검사하는 항목이 필요함에 따라, 테스트 시간도 증가된다.
본 발명이 이루고자 하는 기술적 과제는 테스트 시간을 최소화함으로써 테스트 비용을 절감하는 반도체 장치의 테스트 방법을 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법을 개략적으로 보여주는 흐름도이다.
도 2는 도 1에 도시된 퍼지 알고리즘을 이용한 테스트 단계를 구체적으로 보여주는 흐름도이다.
도 3은 도 1에 도시된 순서 변경 단계를 구체적으로 보여주는 흐름도이다.
도 4는 도 1에 도시된 항목 가감 단계를 구체적으로 보여주는 흐름도이다.
상기 기술적 과제를 이루기 위한 본 발명의 일면은 반도체 장치의 테스트 방법에 관한 것이다. 본 발명의 일면에 따른 반도체 장치의 테스트 방법은 (p) 테스트 변수를 초기화하고 테스트 정보를 독출하는 단계; (a) 테스트의 처음 단계에서는 소정의 노말 테스트 항목들을 포함하는 노말 테스트를 수행하는 단계; (b) 소정의 퍼지 조건을 만족하는지를 판단하는 단계; (c) 상기 (b) 단계의 판단 결과, 상기 퍼지 조건이 만족된다면, 상기 노말 테스트 항목들의 갯수보다 적은 갯수의 소정의 퍼지 테스트 항목들을 포함하는 퍼지 테스트를 수행하는 단계; (d) 상기 (b) 단계의 판단 결과, 상기 퍼지 조건이 만족되지 않으면, 상기 노말 테스트를 수행하는 단계; 및 (e) 소정 단위의 일군의 테스트가 종료되었는지를 판단하여, 상기 일군의 테스트가 종료되지 않았으면 상기 (b) 단계로 복귀하는 단계를 구비하며, 상기 퍼지 조건은 양수 또는 불량수에 의해 결정되고, 상기 퍼지 항목들은 상기 노말 테스트 항목들 중 항목 불량률이 소정값 이상인 항목으로 구성되는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 일면도 반도체 장치의 테스트 방법에 관한 것이다. 본 발명의 다른 일면에 따른 반도체 장치의 테스트 방법은 (a) 소정의 테스트 정보를 독출하는 단계; (b) 상기 테스트 정보를 이용하고, 소정의 퍼지 조건에 따라, 노말 테스트 또는 퍼지 테스트를 수행하는 단계; (c) 상기 노말 테스트에 포함되는 테스트 항목들의 순서를 변경하는 단계; 및 (d) 상기 노말 테스트의 테스트 항목들 중에서 일부 항목들을 선택하여 상기 퍼지 테스트에 포함되는 테스트 항목을 결정하는 단계를 구비하며, 상기 퍼지 조건은 양수 또는 불량수에 의해 결정되는 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 테스트 방법을 개략적으로 보여주는 흐름도이다. 이를 참조하면, 먼저, 테스트를 수행하기 전에 각종의 테스트 변수가 초기화되고, 테스트 정보가 독출된다(S10). 테스트 정보는 이전 테스트의 결과로서 얻어진 정보들이거나, 미리 설정해둔 정보들로서, 노말 테스트 항목, 테스트 순서, 테스트 항목별 불량률, 퍼지 테스트 항목 등을 포함한다.
S10 단계 후에, 퍼지 알고리즘에 기반을 둔 테스트 단계가 수행된다(S20). 이 테스트 단계(S20)에서는 소정의 퍼지 조건을 만족하는지 여부가 결정된다. 퍼지조건이 만족되면, 소정의 퍼지 테스트 항목으로 이루어진 퍼지 테스트가 수행된다. 퍼지 조건이 만족되지 않으면, 소정의 노말 테스트 항목으로 이루어진 노말 테스트가 수행된다. 테스트 단계(S20)에 대한 구체적인 과정은 도 2를 참조하여 후술된다.
단계 S20이 수행된 후, 일군의 테스트가 종료되었는지 판단된다(S30). 일군의 테스트란 소정의 테스트 단위로서, 칩 단위, 웨이퍼 단위 또는 로트(lot) 단위로 수행될 수 있다. 일군의 테스트가 종료되면, 다음 단계(S40)로 진행되어, 순서 변경 여부가 판단된다(S40). 일군의 테스트가 아직 종료되지 않았다면, 다시 테스트 단계(S20)로 복귀한다. 즉, 순서 변경 단계를 수행할 때, 하나의 칩에 대한 테스트가 끝난 후, 즉 칩 단위로 할지, 아니면 웨이퍼 단위로 할지 또는 로트 단위로 할지 여부가 일군의 테스트 단위에 의해 조절될 수 있다.
S40 단계에서, 순서 변경을 수행하는 것으로 결정되면, 순서 변경 알고리즘을 이용하여 테스트 항목의 순서를 변경한다(S50). 순서 변경 단계(S50)에서는 항목별 불량률에 따라, 불량률이 가장 높은 테스트 항목부터 불량률이 가장 낮은 순서로 노말 테스트 항목들의 순서가 재배열된다. 이 순서 변경 단계(S50)에 대한 구체적인 과정은 후에 도 3을 참조하여 기술된다.
순서 변경 단계(S50)가 수행되거나, S40 단계에서 순서 변경을 하지 않는 것으로 결정되면, 항목 가감 알고리즘을 이용한 항목 가감 단계(S60)가 수행된다. 또한, 테스트 결과를 바탕으로 수율이 계산되고(S72), 수율에 따라 퍼지 변수(n,m)가 산출된다(S74). 퍼지 변수(n, m)는 퍼지 조건을 결정하는 인자로서, 사용자에 의해일정한 값으로 고정될 수도 있고, 수율에 따라 산출되는 가변값일 수도 있다. 퍼지 조건 설정 단계(S70)는 도 1에서처럼, S60 단계와 병렬적으로 수행되거나, S60 단계 이후에 수행될 수도 있다.
항목 가감 단계(S60)에서는 테스트 항목별 불량률 및 누적 불량률이 계산되고(S62), 계산 결과를 바탕으로 노말 테스트 항목 및 퍼지 테스트 항목이 결정된다(S64). 항목 가감 단계(S60)에 대한 구체적인 과정은 후에 도 4를 참조하여 기술된다.
항목 가감 단계(S60)와 퍼지 조건 설정 단계(S70) 후에는 지금까지의 과정에서 얻어진 정보들을 저장할 것인지 판단된다(S80)．S80 단계의 판단 결과에 따라, 선택적으로 테스트 정보들이 저장된다(S90). 그리고, 테스트 과정을 종료할 것인지 판단하여(S95), 테스트 과정을 종료하려면, 모든 절차가 종료되고, 테스트 과정을 종료하지 않으려면, 다시 테스트 단계(S20)로 복귀한다.
도 2는 도 1에 도시된 퍼지 알고리즘을 이용한 테스트 단계(S20)를 구체적으로 보여주는 흐름도이다. 퍼지 알고리즘은 사용자 또는 수율에 의해 산출되는 퍼지 변수인 n, m 값의 만족 여부를 판단하여, 퍼지 조건이 만족되면, 자동으로 퍼지 테스트가 수행되고, 퍼지 조건이 만족되지 않으면, 자동으로 노말 테스트가 수행되는 원리이다. 노말 테스트란 전체 테스트 항목에 대하여 이루어지는 테스트를 말하고, 퍼지 테스트란 노말 테스트 항목보다 적거나 같은 수의 테스트 항목으로 이루어진 테스트를 말한다.
퍼지 변수 n, m은 각각 연속적인 양품의 수와 연속적인 불량품의 수인 것이바람직하다. 이 값들은 사용자가 제품의 특성에 맞추어 정의한 퍼지 인자로서 전술한 바와 같이 수율에 연동하여 변할 수 있다. 도 2에서 도시된 테스트 단계에서는 퍼지 변수 n, m을 저장하기 위한 별도의 변수 Gn, Fm이 사용되는데, 여기서 변수 Gn, Fm은 각각 연속 양품 변수 및 연속 불량품 변수로 지칭된다.
도 2를 참조하면, 테스트 단계가 시작되면, 먼저, 퍼지 조건이 설정된다(S202). 퍼지 조건 설정이란 전술한 퍼지 변수(n, m)를 연속 양품 변수(Gn) 및 연속 불량품 변수(Fm)로 각각 설정하는 것이다. S202 단계에서는 또한 실제 테스트의 결과에 따라 가변되는 변수인 연속 양수 및 연속 불량수가 0으로 초기화된다. 처음으로 테스트가 시작될 때는 수율에 따라 퍼지 변수가 산출되기까지 얼마간의 시간의 소요되므로, 최초 1회의 테스트 단계에서는 퍼지 변수는 소정수(여기서는 n은 3, m은 1)로 임의 설정된다(S204).
그런 다음, 퍼지 조건이 만족되는지 판단된다(S206). 연속 양수가 Gn 보다 크거나 또는 연속 불량수가 Fm보다 작으면, 퍼지 조건이 만족된다. 퍼지 조건이 만족되면, 퍼지 테스트가 수행된다(S208). 퍼지 조건이 만족되지 않으면, 노말 테스트가 수행된다(S210). 퍼지 테스트(S208) 또는 노말 테스트(S210)가 수행된 후, 해당 칩에 대한 양(PASS)/불량(FAIL) 판정이 이루어진다(S212). 해당 칩이 양품이면, 연속 양수는 하나 증가되고, 연속 불량수는 0으로 초기화된다(S214). 해당 칩이 불량이면, 연속 불량수가 하나 증가되고, 연속 양수는 0으로 초기화된다(S216).
따라서, 테스트의 초기에는 노말 테스트로 테스트되는 것이 바람직하다. 테스트 결과, 연속으로 Gn 개의 패스가 나오면, 퍼지 테스트로 전환되고, 반면 연속으로 Fm 개의 패일이 나오면 노말 테스트로 전환된다. 즉, 테스트 결과에 따라, 노말 테스트와 퍼지 테스트가 자동적으로 전환되어, 테스트 시간이 감소된다.
테스트 단계 후에, 생산성을 고려하여, 칩 단위, 웨이퍼 단위 또는 로트 단위(전술한 바와 같이 이를 일군의 테스트 단위라 함)의 테스트 결과를 토대로, 테스트 항목의 순서를 변경하게 된다. 일군의 테스트 단위는 사용자에 의해 설정된다.
도 3은 도 1에 도시된 순서 변경 단계(S50)를 구체적으로 보여주는 흐름도이다. 순서 변경 단계는 순서 변경 알고리즘에 기반을 둔다. 순서 변경 알고리즘은 불량률이 높은 테스트 항목부터 순서를 재배열하여, 불량률이 높은 항목부터 테스트되게 함으로써, 리젝트 시간(reject time)을 감소시키는 알고리즘이다. 리젝트 시간이란, 불량이 발생하기까지 걸리는 시간이다.
도 3을 참조하면, 순서 변경 단계가 시작되면, 먼저 테스트 정보를 이용하여 항목 불량률이 산출된다(S502). 항목 불량률은 전체 테스트 항목 각각에 대한 불량률이다. 여기에서 전체 테스트 항목은 N 개인 것으로 가정된다. 따라서, 0번째 항목 불량률부터 N-1번째 항목 불량률까지 존재한다. 그리고, 노말 테스트 항목은 전체 테스트 항목과 일치한다.
다음으로, 변수 J가 0으로 초기화된다(S504). J는 순서 변경 알고리즘에서, 0번째부터 N-1 번째 테스트 항목을 나타내기 위해 사용되는 변수이다. 그리고, 최대 불량률(MF)과 변수 I가 각각 0으로 초기화된다(S506). S506 단계 후에 J가 N보다 작은지 여부가 판단되고(S506), J가 N보다 작으면, I가 N보다 작은지 여부가 판단된다(S510). I가 N보다 작으면, I번째 불량률이 최대 불량률(MF)보다 큰지 판단된다(S512). I번째 불량률이 최대 불량률(MF)보다 크면, I번째 불량률이 최대 불량률(MF)로서 저장된다(S514). 그리고, I번째 항목은 최대 불량률 항목(MK)으로 저장된다(S514). S512 단계에서 I번째 불량률이 최대 불량률(MF)보다 크지 않거나, S514 단계가 실행되고 난 후에는 변수 I가 1만큼 증가되고(S516), 다시 단계 S510 내지 단계 S516 단계가 반복된다. 이를 통해 0번째부터 N-1번째 테스트 항목 중에서 불량률이 가장 큰 항목(MK)과 최대 불량률(MF)이 얻어진다.
S510 단계에서, I 값이 N과 같으면 0번째 최대 불량률 항목에 MK가, 0번째 최대 불량률에는 MF가 저장되고, MK번째 항목 불량률은 0으로 초기화된다. 그리고, 변수 J가 1만큼 증가되고, 다시 S506단계로 복귀된다. J가 1인 경우에 대해 S510 단계 내지 S516 단계가 반복되어, 1번째 최대불량률 항목과 1번째 최대 불량률이 얻어진다.
이러한 과정은 J가 N-1이 될 때까지 반복된다. 그 결과 N 개의 테스트 항목들 중에서 가장 불량률이 큰 0번째 최대 불량률 항목부터 가장 불량률이 작은 N-1 번째 최대 불량률 항목까지 순서적으로 얻어진다.
도 3에 도시된 순서 변경 단계의 결과를 이용함으로써, 불량이 가장 빈번히 발생하는 테스트 항목이 가장 먼저 테스트될 수 있다. 따라서, 리젝트 시간이 최소화된다.
도 4는 도 1에 도시된 항목 가감 단계(S60)를 구체적으로 보여주는 흐름도이다. 항목 가감 단계(S60)는 항목 가감 알고리즘에 기반을 둔다. 항목 가감 알고리즘은 불량률이 많은 테스트 항목들만 취하여 퍼지 테스트 항목을 구성하기 위한 알고리즘이다. 따라서, 항목가감 단계(S60)를 시작하기 전에 전술한 순서변경 단계(S50)를 거쳐, 불량률이 많은 순서대로 테스트 항목을 재배열하는 것이 바람직하다.
도 4를 참조하면, 항목 가감 단계(S60)가 시작되면, 먼저 불량률이 높은 순으로 재배열된 테스트 항목이 순서대로 독출된다(S602). S602 단계 후에 변수 J가 N-1로 초기화된다(S604). 여기서도 N은 전체 테스트 항목의 수이다. 다음으로, 사용자에 의해 항목 삭제율(DR)이 결정된다(S606). 그리고, 누적 불량률이 0으로 초기화된다(S606). 바람직하기로는 항목 삭제율(DR)은 불량률이 낮은 테스트 항목부터 점점 불량률이 높은 항목으로 불량률을 누적하였을 때의 누적 불량률이다.
변수 J가 0보다 크거나 같은지를 판단하여(S608), J가 0보다 크면, 누적불량률에 J번째 항목의 불량률이 더해져 다시 누적 불량률로 저장된다(S610). 갱신된 누적 불량률이 항목 삭제률보다 작거나 같으면, J번째 테스트 항목은 J번째 노말 테스트 항목으로 설정된다(S614). 그리고, 변수 J는 1만큼 감소되고(S616), 다시 S608단계로 복귀된다. 갱신된 누적 불량률이 항목 삭제률보다 작거나 같은 경우에는 해당 테스트 항목(J번째 테스트 항목)은 퍼지 테스트 항목이 되지 않는다.
갱신된 누적 불량률이 항목 삭제률보다 크면, J번째 테스트 항목은 J번째 노말 테스트 항목으로도 되고(S614), J번째 퍼지 테스트 항목으로도 된다(S618). 즉, 해당 테스트 항목(J번째 테스트 항목)은 노말 테스트에도 포함되고, 퍼지 테스트에도 포함된다. 그리고, 변수 J가 1만큼 감소되어(S616), 다시 S608 단계로 복귀된다. S608 단계에서 변수 J가 0보다 작으면, 항목 가감 단계(S60)는 종료된다.
전술한 바와 같이 항목 가감 단계(S60)에서는 최저 불량률부터 높은 불량률 순서대로 불량률을 누적하여, 누적 불량률이 항목 삭제률보다 작은 경우에 해당되는 테스트 항목들은 퍼지 테스트 항목에서 제외된다. 그러므로, 퍼지 테스트에는 불량률이 높은 몇 개의 테스트 항목들로 구성된다. 본 실시예에서는 퍼지 테스트 항목들을 결정하는데 누적 불량률을 이용한다. 그러나, 퍼지 테스트 항목들을 결정하는데 항목별 불량률이 이용될 수도 있다. 예를 들어, 항목 불량률이 소정 값 이하인 테스트 항목은 퍼지 테스트 항목에서 제외하고, 소정 값 이상이 되는 테스트 항목들만으로 퍼지 테스트 항목이 구성될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 테스트 방법에 의하면, 테스트 수행 도중에 소정의 조건에 따라 노말 테스트와 퍼지 테스트가 자동 전환됨으로써, 반도체 장치의 테스트 시간이 최소화된다. 또한, 본 발명의 테스트 방법은 테스트 항목들의 순서를 불량률이 높은 항목부터 순서대로 수행되도록 재배열함으로써 반도체 장치의 리젝트 시간을 줄인다. 따라서, 테스트 시간이 또한 줄어 들 수 있다.
그러므로, 본 발명의 테스트 방법에 의하면, 테스트 효율이 증대되고, 테스트 비용은 감소된다.

Claims (11)

  1. 반도체 장치의 테스트 방법에 있어서,
    (p) 테스트 변수를 초기화하고 테스트 정보를 독출하는 단계;
    (a) 테스트의 처음 단계에서는소정의 노말 테스트 항목들을 포함하는 노말 테스트를 수행하는 단계;
    (b) 소정의 퍼지 조건을 만족하는지를 판단하는 단계;
    (c) 상기 (b) 단계의 판단 결과, 상기 퍼지 조건이 만족된다면,상기 노말 테스트 항목들의 갯수보다 적은 갯수의 소정의 퍼지 테스트 항목들을 포함하는퍼지 테스트를 수행하는 단계;
    (d) 상기 (b) 단계의 판단 결과, 상기 퍼지 조건이 만족되지 않으면, 상기 노말 테스트를 수행하는 단계; 및
    (e) 소정 단위의 일군의 테스트가 종료되었는지를 판단하여, 상기 일군의 테스트가 종료되지 않았으면 상기 (b) 단계로 복귀하는 단계를 구비하며,
    상기 퍼지 조건은 양수 또는 불량수에 의해 결정되고,
    상기 퍼지 항목들은 상기 노말 테스트 항목들 중 항목 불량률이 소정값 이상인 항목으로 구성되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  2. 제1항에 있어서, 상기 반도체 장치의 테스트 방법은
    상기 (e) 단계의 판단 결과, 상기 일군의 테스트가 종료되었으면,
    (f) 테스트 항목을 변경할 것인지를 판단하는 단계; 및
    (g) 상기 (f) 단계에서 테스트 항목을 변경하는 것으로 판단되면, 상기 노말테스트 항목들의 항목별 불량률에 따라 상기 노말 테스트 항목들의 순서를 변경하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  3. 제1항 또는 제2항에 있어서, 상기 반도체 장치의 테스트 방법은
    상기 (e) 단계의 판단 결과, 상기 일군의 테스트가 종료되었으면,
    (h) 상기 노말 테스트 항목들의 항목별 불량률을 이용하여, 상기 노말 테스트 항목들로부터 상기 퍼지 테스트 항목들을 결정하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  4. 제3항에 있어서,상기 퍼지 조건은
    연속 양수가 제1 소정수보다 크거나, 연속 불량수가 제2 소정수보다 작으면 만족되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  5. 제3항에 있어서, 상기 (h) 단계는
    (h1) 상기 항목별 불량률 중에서 가장 높은 항목 불량률(제1 항목 불량률)부터, 가장 낮은 항목 불량률(제N 항목 불량률)까지 순서대로 상기 제1 내지 상기 제N 항목 불량률을 구하는 단계;
    (h2) 항목 삭제율을 결정하는 단계;
    (h3) 상기 제N 항목 불량률부터 상기 제1 항목 불량률까지 순차적으로 누적하여, 제N 내지 제1 누적 불량률들을 산출하는 단계; 및
    (h4) 제N 내지 제1 누적 불량률들 중에서 제i 누적 불량률이 상기 항목 삭제율보다 작거나 같고, 제 i-1 누적 불량률이 상기 항목 삭제율보다 크면, 상기 제 i-1 항목 불량률에 해당하는 노말 테스트 항목부터 제1 항목 불량률에 해당하는 노말 테스트 항목을 상기 퍼지 테스트의 항목으로 설정하는 단계를 구비하며,
    상기 제N 누적 불량률은 상기 제N 항목 불량률이고, 상기 제i 누적 불량률은 상기 제N 항목 불량률부터 제i 항목 불량률까지 누적한 값이고, 상기 제1 누적 불량률은 상기 제N 항목 불량률부터 상기 제1 항목 불량률까지 누적한 값이며, 상기 i는 1부터 N까지의 정수인 것을 특징으로 하는 반도체 장치의 테스트 방법
  6. 제1항에 있어서, 상기 일군의 테스트는
    하나의 칩에 대한 테스트, 하나의 웨이퍼에 대한 테스트 및 하나의 로트에 대한 테스트 중의 어느 하나인 것을 특징으로 하는 반도체 장치의 테스트 방법.
  7. 반도체 장치의 테스트 방법에 있어서,
    (a) 소정의 테스트 정보를 독출하는 단계;
    (b) 상기 테스트 정보를 이용하고, 소정의 퍼지 조건에 따라, 노말 테스트 또는 퍼지 테스트를 수행하는 단계;
    (c) 상기 노말 테스트에 포함되는 테스트 항목들의 순서를 변경하는 단계; 및
    (d) 상기 노말 테스트의 테스트 항목들 중에서 일부 항목들을 선택하여 상기 퍼지 테스트에 포함되는 테스트 항목을 결정하는 단계를 구비하며,
    상기 퍼지 조건은 양수 또는 불량수에 의해 결정되는 것을 특징으로 하는 것을 반도체 장치의 테스트 방법.
  8. 제7항에 있어서, 상기 퍼지 조건은
    연속 양수가 제1 소정수보다 크거나, 연속 불량수가 제2 소정수보다 작으면 만족되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  9. 제8항에 있어서, 상기 (b) 단계는
    (b1) 상기 퍼지 조건이 만족되는지를 판단하는 단계;
    (b2) 상기 (b1) 단계에서 상기 퍼지 조건이 만족되면, 상기 퍼지 테스트를 수행하는 단계;
    (b3) 상기 (b1) 단계에서 상기 퍼지 조건이 만족되지 않으면, 상기 노말 테스트를 수행하는 단계;
    (b4) 상기 (b2) 단계 또는 상기 (b3) 단계의 테스트 결과를 이용하여 해당 반도체 장치의 패스 여부를 판단하는 단계;
    (b5) 상기 (b4) 단계에서, 패스인 것으로 판단되면, 상기 연속 양수를 1 증가시키고, 상기 연속 불량수를 0으로 초기화하는 단계; 및
    (b6) 상기 (b4) 단계에서, 패일인 것으로 판단되면, 상기 연속 불량수를 1 증가시키고, 상기 연속 양수를 0으로 초기화하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  10. 제7항에 있어서, 상기 (c) 단계는
    (c1) 상기 노말 테스트 항목들의 항목별 불량률을 산출하는 단계; 및
    (c2) 상기 항목별 불량률중에서 가장 높은 항목 불량률(제1 항목 불량률)에 해당하는 상기 노말 테스트 항목부터, 가장 낮은 항목 불량률(제N 항목 불량률)에 해당하는 상기 노말 테스트 항목까지 상기 항목 불량률이 높은 순서대로 상기 노말 테스트 항목들을 재배열하는 단계를 포함하며,
    상기 N은 상기 노말 테스트 항목의 수이며,
    상기 (b) 단계에서의 노말 테스트는 상기 (c2) 단계에서 얻어진 순서에 따라 수행되는 것을 특징으로 하는 반도체 장치의 테스트 방법
  11. 제10항에 있어서, 상기 (d) 단계는
    (d1) 항목 삭제율을 결정하는 단계;
    (d2) 상기 제N 항목 불량률부터 상기 제1 항목 불량률까지 순차적으로 누적하여, 제N 내지 제1 누적 불량률들을 산출하는 단계; 및
    (d3) 제N 내지 제1 누적 불량률들 중에서 제i 누적 불량률이 상기 항목 삭제율보다 작거나 같고, 제 i-1 누적 불량률이 상기 항목 삭제율보다 크면, 상기 제 i-1 항목 불량률에 해당하는 노말 테스트 항목부터 제1 항목 불량률에 해당하는 노말 테스트 항목을 상기 퍼지 테스트의 항목으로 설정하는 단계를 구비하며,
    상기 제N 누적 불량률은 상기 제N 항목 불량률이고, 상기 제i 누적 불량률은상기 제N 항목 불량률부터 제i 항목 불량률까지 누적한 값이고, 상기 제1 누적 불량률은 상기 제N 항목 불량률부터 상기 제1 항목 불량률까지 누적한 값이며, 상기 i는 1부터 N까지의 정수인 것을 특징으로 하는 반도체 장치의 테스트 방법
KR10-2000-0074917A 2000-12-09 2000-12-09 테스트 시간을 최적화하는 반도체 장치의 테스트 방법 KR100385948B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0074917A KR100385948B1 (ko) 2000-12-09 2000-12-09 테스트 시간을 최적화하는 반도체 장치의 테스트 방법
US10/001,462 US6751763B2 (en) 2000-12-09 2001-10-29 Semiconductor device test method for optimizing test time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0074917A KR100385948B1 (ko) 2000-12-09 2000-12-09 테스트 시간을 최적화하는 반도체 장치의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20020045658A KR20020045658A (ko) 2002-06-20
KR100385948B1 true KR100385948B1 (ko) 2003-06-02

Family

ID=19702881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0074917A KR100385948B1 (ko) 2000-12-09 2000-12-09 테스트 시간을 최적화하는 반도체 장치의 테스트 방법

Country Status (2)

Country Link
US (1) US6751763B2 (ko)
KR (1) KR100385948B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4134567B2 (ja) * 2002-02-05 2008-08-20 沖電気工業株式会社 半導体装置のテスト方法及びテストシステム
KR20060001368A (ko) * 2004-06-30 2006-01-06 동부아남반도체 주식회사 반도체 소자의 검사 방법 및 그 장치
US7528622B2 (en) * 2005-07-06 2009-05-05 Optimal Test Ltd. Methods for slow test time detection of an integrated circuit during parallel testing
US7594142B1 (en) * 2006-06-30 2009-09-22 Microsoft Corporation Architecture for automated detection and analysis of security issues
US20100063674A1 (en) * 2008-09-11 2010-03-11 Assembly & Test Worldwide, Inc. Engine test method using structured test protocol
US8112249B2 (en) * 2008-12-22 2012-02-07 Optimaltest Ltd. System and methods for parametric test time reduction
CN110399300B (zh) * 2019-07-22 2021-06-22 南京大学 一种基于动态类型感知的Python软件模糊测试方法
CN113899756B (zh) * 2021-09-09 2024-03-22 东风柳州汽车有限公司 高压线束分组测试方法、装置、设备及存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0516161A3 (en) * 1991-05-31 1993-10-13 Kabushiki Kaisha Toshiba Fuzzy rule-based system formed in a chip
US5867505A (en) * 1996-08-07 1999-02-02 Micron Technology, Inc. Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit
EP1017044A1 (en) * 1998-12-29 2000-07-05 STMicroelectronics S.r.l. Control device for a focus system of a CD driver using the Fuzzy logic

Also Published As

Publication number Publication date
US6751763B2 (en) 2004-06-15
US20020073366A1 (en) 2002-06-13
KR20020045658A (ko) 2002-06-20

Similar Documents

Publication Publication Date Title
US7386777B2 (en) Systems and methods for processing automatically generated test patterns
EP1016089B1 (en) Memory tester with data compression
KR100385948B1 (ko) 테스트 시간을 최적화하는 반도체 장치의 테스트 방법
CN1274159A (zh) 有可变数据和比较结果压缩功能的片内数据比较器
US8364735B2 (en) Test method of integrated circuit with random-number generation circuit and integrated circuit with random-number generation circuit
US7302626B2 (en) Test pattern compression with pattern-independent design-independent seed compression
WO1997004328A1 (fr) Analyseur de defauts de memoire pour dispositif de controle de memoire a semi-conducteurs
US20090146853A1 (en) Scalable context adaptive binary arithmetic coding
JP2007233554A (ja) 高速パターンマッチング装置の探索方法
CN113203938B (zh) 测试向量的存储方法、压缩方法及设备、测试方法及设备
JPH0666050B2 (ja) ソート処理方法
CN106682290B (zh) 可编程逻辑器件布线方法及装置
JP4704131B2 (ja) 試験装置、及び試験方法
KR20000060206A (ko) 반도체 장치의 테스트 방법
CN112825264B (zh) 重新排序存储器位元的方法及重新排序电路以及累加电路
JPH1186588A (ja) メモリアレー及びメモリアレーにおける冗長素子ヒューズを低減する方法
US20240192918A1 (en) Sorting
US7058851B2 (en) Integrated memory and method of repairing an integrated memory
US5172047A (en) Semiconductor test apparatus
US11468964B2 (en) Repair circuit of memory and method thereof
TWI247910B (en) Methods and apparatus for optimizing lists of waveforms
US20230305055A1 (en) Method and system for testing and manufacturing semiconductor device
JPH08184645A (ja) 半導体集積回路及びそのテスト方法
US8136061B2 (en) Method of logic circuit synthesis and design using a dynamic circuit library
US20040135708A1 (en) Ordering weightless binary tuples according to hamming value

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 17