JP2003036184A - デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents

デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体

Info

Publication number
JP2003036184A
JP2003036184A JP2002059998A JP2002059998A JP2003036184A JP 2003036184 A JP2003036184 A JP 2003036184A JP 2002059998 A JP2002059998 A JP 2002059998A JP 2002059998 A JP2002059998 A JP 2002059998A JP 2003036184 A JP2003036184 A JP 2003036184A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
debug
signal
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002059998A
Other languages
English (en)
Other versions
JP3708493B2 (ja
Inventor
Akihiko Sugawara
彰彦 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Priority to JP2002059998A priority Critical patent/JP3708493B2/ja
Priority to US10/145,228 priority patent/US7111212B2/en
Priority to DE60208125T priority patent/DE60208125D1/de
Priority to EP02010951A priority patent/EP1291662B1/en
Priority to KR1020020027383A priority patent/KR20020088390A/ko
Priority to CN02120056A priority patent/CN1387247A/zh
Publication of JP2003036184A publication Critical patent/JP2003036184A/ja
Application granted granted Critical
Publication of JP3708493B2 publication Critical patent/JP3708493B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 安価、且つ、簡単な構成でＬＳＩ全体のデバ
ッグを行う。 【解決手段】 デバッグの対象となるＬＳＩ３と同一構
成のＬＳＩを複数用い、この複数のＬＳＩをＬＳＩ３と
同じ動作状態にして各ＬＳＩから異なる内部信号を収集
し、収集した内部信号に基づいてＬＳＩ３の動作を解析
する。これにより、ＬＳＩ３の出力端子を増やしたり、
出力端子から出力する内部信号を時間で切り換える必要
がなくなり、ＬＳＩのコストを上昇させることなく、Ｌ
ＳＩ全体のデバッグを容易に行うことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩの内部信号
を解析してＬＳＩ内のハードウェアやソフトウェアのデ
バッグ（不具合を修正する）を行うデバッグシステム、
半導体集積回路、半導体集積回路のデバッグ方法、半導
体集積回路のデバッグプログラム、及び半導体集積回路
のデバッグプログラムを記録したコンピュータ読み取り
可能な記録媒体に関する。
【０００２】
【従来の技術】一般に、ＬＳＩ（LSI : Large Scale In
tegration）内のハードウェアやソフトウェアのデバッ
グ作業は、ロジックアナライザやオシロスコープ等の測
定機器を利用してＬＳＩの内部信号を観測、解析するこ
とにより行われる。従って、デバッグ作業により不具合
のないＬＳＩを設計、製造するためには、より多くの内
部信号を観測、解析することが重要となってくる。
【０００３】
【発明が解決しようとする課題】ところが、より多くの
数の内部信号を観測するために、ＬＳＩの出力端子の数
を増やしてしまうと、ＬＳＩの構成が複雑となり規模が
大きくなってしまうばかりでなく、ＬＳＩのコスト上昇
に繋がってしまう。
【０００４】このような課題を解決するために、ＬＳＩ
の出力端子数を増やさずに、出力端子から出力される内
部信号を時間で切り換えるようにすることも考えられる
が、この場合、複数の内部信号を同時に観測することが
できなくなるために、内部信号間の相関関係については
解析することができず、ＬＳＩ全体のデバッグを正確に
行うことができない。
【０００５】本発明は、上記の技術的課題に鑑みてなさ
れたものであり、その目的は、安価、且つ、簡単な構成
でＬＳＩ全体のデバッグを容易に行うことを可能にする
デバッグシステム、半導体集積回路、半導体集積回路の
デバッグ方法、半導体集積回路のデバッグプログラム、
及び半導体集積回路のデバッグプログラムを記録したコ
ンピュータ読み取り可能な記録媒体を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明は、デバッグの対
象となる半導体集積回路と同一構成の半導体集積回路を
複数用い、これら複数の半導体集積回路を同じ動作状態
にして各半導体集積回路から互いに異なる内部信号を収
集して、接続した半導体集積回路の個数に比例した内部
信号を収集し、収集した内部信号に基づいて半導体集積
回路の動作を解析する。この構成によれば、半導体集積
回路の出力端子を増やしたり、出力端子から出力する内
部信号を時間で切り換える必要が全くないので、半導体
集積回路のコストを上昇させることなく、半導体集積回
路全体のデバッグを容易に行うことができる。
【０００７】なお、３個以上の半導体集積回路を接続
し、接続した半導体集積回路の２個以上を同じ動作状態
になるようして各半導体集積回路から互いに異なる内部
信号を収集するようにしてもよい。
【０００８】また、３個以上の半導体集積回路を同一の
動作状態になるように接続し、そのうちの２個以上の半
導体集積回路から互いに異なる内部信号を収集するよう
にしてもよい。
【０００９】さらに、３個以上の半導体集積回路を接続
し、そのうちの一つの半導体集積回路の動作状態をモニ
タすると共に、モニタされている半導体集積回路以外の
半導体集積回路の動作状態をモニタされている半導体集
積回路のそれと同じになるようにして、２個以上の半導
体集積回路から互いに異なる内部信号を収集するように
してもよい。
【００１０】
【発明の実施の形態】本発明は、例えば図１に示すよう
なＬＳＩの内部信号を観測、解析するデバッグシステム
に適用することができる。
【００１１】［デバッグシステムの構成］始めに、図１
を参照して、本発明の実施の形態となるデバッグシステ
ムの全体構成について説明する。
【００１２】本発明の実施形態となるデバッグシステム
は、図１に示すように、ソケット部１を介して、デバッ
グの対象となる基板２内のＬＳＩ３に対しデバッグ専用
ボード４が電気的に接続された構成となっている。ま
た、上記ＬＳＩ３は、基板２内の他の回路ブロック５と
接続されている。
【００１３】上記デバッグ専用ボード４は、電気配線を
介してコンピュータシステム６と接続されている。ま
た、デバッグ専用ボード４内には、ＬＳＩ３と同一構成
のＬＳＩ（以下、ＬＳＩ３と区別するために、デバッグ
用ＬＳＩと表記する）が複数設けられている。そして、
ＬＳＩ３の出力端子、及び各デバッグ用ＬＳＩの出力端
子は、対応する端子同士、電気配線７を介して互いに接
続されている。
【００１４】なお、この実施の形態においては、デバッ
グ専用ボード４内には、４つのデバッグ用ＬＳＩが設け
られているが、本発明はこの数に限られることなく、観
測する内部信号の数に応じてデバッグ用ＬＳＩの数を適
宜増減させてもよい。
【００１５】次に、図２，３を参照して、上記ＬＳＩ３
（＝デバッグ用ＬＳＩ）の構成について説明する。
【００１６】上記ＬＳＩ３は、図２に示すように、複数
の内部信号出力端子８、複数のセレクト端子９、及び複
数の通常出力端子１０を備え、各通常出力端子１０は、
ソケット部１を介して、デバッグ用ＬＳＩの通常出力端
子と接続されている。また、ＬＳＩ３の内部には、図３
に示すように、ＬＳＩの各種機能を実現する回路ブロッ
ク１２以外に、デコーダ１１、セレクタ１３、ＡＮＤ回
路１４、及びバッファ回路１５が設けられている。さら
に、通常出力端子１０はセレクト端子９に入力される信
号パターンが特定のパターンの時にのみ通常動作（内部
信号を出力）し、それ以外の信号パターンの場合には内
部信号の出力が禁止されるようになっている。
【００１７】［デバッグシステムの動作］次に、図４に
示すフローチャートを参照して、上記デバッグシステム
を利用したＬＳＩ３のデバッグ処理について説明する。
【００１８】この図４に示すフローチャートは、デバッ
グ処理実行者（以下、オペレータと表記する）が、ＬＳ
Ｉ３とデバッグ専用ボード４とをソケット部１を介して
接続することで開始となり、このデバッグ処理工程はス
テップＳ１の処理に移行する。
【００１９】ステップＳ１の処理では、オペレータが、
コンピュータシステム６を介して若しくは直接、ＬＳＩ
３のセレクト端子９に対し通常出力端子１０からの出力
を許可する信号パターンを入力する。これにより、ＬＳ
Ｉ３は通常動作するようになり、ＬＳＩ３の通常出力端
子からは内部信号が出力される。このステップＳ１の処
理が完了すると、このデバッグ処理工程はステップＳ２
の処理へ移行する。
【００２０】ステップＳ２の処理では、オペレータが、
コンピュータシステム６を介して、各デバッグ用ＬＳＩ
のセレクト端子９に入力する例えばハイレベル／ローレ
ベルの信号パターンを指定する。具体的には、各デバッ
グ用ＬＳＩ毎に異なる信号パターンを指定する。例え
ば、あるデバッグ用ＬＳＩに[ハイレベル，ローレベル]
の信号パターンを入力したならば、他の一つのデバッグ
用ＬＳＩには[ローレベル，ハイレベル]の信号パターン
を入力する。これにより、各デバッグ用ＬＳＩの内部信
号出力端子からは異なる内部信号が出力されることにな
る。
【００２１】ここで、デバッグ用ＬＳＩのセレクト端子
には通常出力端子１０からの出力を許可する信号パター
ン（上記の例で言えば、例えば[ハイレベル，ハイレベ
ル]等）は指定しないものとする。これにより、デバッ
グ用ＬＳＩの通常出力端子１０からは内部信号が出力さ
れないこととなるが、ＬＳＩ３の通常出力端子１０から
は内部信号が出力され、その内部信号はデバッグ用ＬＳ
Ｉの対応する通常出力端子１０に伝達されるので、各デ
バッグ用ＬＳＩは見かけ上通常動作することとなる。こ
のステップＳ２の処理が完了すると、このデバッグ処理
工程はステップＳ３の処理へ移行する。
【００２２】ステップＳ３の処理では、オペレータが、
ＬＳＩ３のデバッグ処理の実行開始を指示する。オペレ
ータからデバッグ処理の実行開始が指示されると、コン
ピュータシステム６は、ステップＳ２の処理において指
定された信号パターンをデバッグ用ＬＳＩのセレクト端
子９に出力する。このステップＳ３の処理が完了する
と、このデバッグ処理工程はステップＳ４の処理に移行
する。
【００２３】ステップＳ４の処理では、各デバッグ用Ｌ
ＳＩ内のデコーダ１１が、セレクト端子９から入力され
た信号パターンに従って、選択出力する回路ブロック１
２の内部信号を指定するセレクト信号を形成する。この
ステップＳ４の処理が完了すると、このデバッグ処理工
程はステップＳ５の処理に移行する。
【００２４】ステップＳ５の処理では、各デバッグ用Ｌ
ＳＩ内のデコーダ１１が、通常出力端子１０からの出力
を禁止する出力禁止信号を形成し、出力禁止信号をＡＮ
Ｄ回路１４に出力する。これにより、通常出力端子１０
からは回路ブロック１２の内部信号は出力されないよう
になり、このデバッグ処理工程はステップＳ５の処理か
らステップＳ６の処理へ移行する。
【００２５】ステップＳ６の処理では、デバッグ用ＬＳ
Ｉ内のセレクタ１３が、デコーダ１１が形成したセレク
ト信号に基づいて、回路ブロック１２の内部信号を内部
信号出力端子８に選択出力する。また、ＡＮＤ回路１４
が、デコーダ１１からの出力禁止信号に従って通常出力
端子１０の出力を制御するバッファ回路１５を動作させ
て、通常出力端子１０からの内部信号出力を禁止する。
このステップＳ６の処理が完了すると、このデバッグ処
理工程はステップＳ７の処理に移行する。
【００２６】ステップＳ７の処理では、オペレータが、
各デバッグ用ＬＳＩの内部信号出力端子８から出力され
た内部信号をコンピュータシステム６上で観測し、タイ
ミング解析プログラム等を利用してＬＳＩ３のハードウ
ェア、及びソフトウェアの不具合（バグ）を解析する。
これにより、ステップＳ７の処理は完了し、このデバッ
グ処理工程はステップＳ８の処理に移行する。
【００２７】ステップＳ８の処理では、オペレータが、
内部信号の解析結果に基づいてＬＳＩ３のハードウェ
ア、及びソフトウェアの不具合を修正する。これによ
り、一連のデバッグ処理工程が完了する。
【００２８】［実施の形態の効果］以上の説明から明ら
かなように、この実施の形態のデバッグシステムにおい
ては、ＬＳＩ３に対してデバッグ用ＬＳＩを複数個接続
し、接続した各デバッグ用ＬＳＩから内部信号を収集す
るので、内部信号を収集するためだけにデバッグ対象Ｌ
ＳＩの出力端子を増やす必要がなく、また、出力端子か
ら出力する内部信号を時間で切り換える必要性がなくな
る。これにより、安価、且つ、簡単な構成でＬＳＩ全体
のデバッグを容易に行うことができる。
【００２９】また、この実施の形態のデバッグシステム
においては、ＬＳＩ３と同じ動作状態のデバッグ用ＬＳ
Ｉからそれぞれ異なる内部信号を同時に収集することが
できるので、内部信号間の相関関係を観測し、ＬＳＩ全
体のデバッグ処理を高精度に実行することができる。
【００３０】［その他の実施の形態］以上、本発明者に
よってなされた発明を適用した実施の形態について説明
したが、この実施の形態による本発明の開示の一部をな
す論述及び図面により本発明は限定されることはない。
この実施の形態に基づいて当業者等によりなされる他の
実施の形態、実施例及び運用技術等は全て本発明の範疇
に含まれることは勿論であることを付け加えておく。
【００３１】例えば、上記説明においては、ステップＳ
１〜ステップＳ８の処理が順に実行されるように記載し
たが、実際は、ステップＳ３〜ステップＳ５の処理はほ
ぼ同時に実行されることになる。また、上記ステップＳ
１〜ステップＳ８の処理の内、特に、ステップＳ１とス
テップＳ２の処理を順に実行すると、例えばオペレータ
がＬＳＩへ信号を与えるタイミングを間違えてしまった
場合には、複数のＬＳＩから同時に信号が出力され、Ｌ
ＳＩが破壊してしまうようなトラブルが生じ得る。従っ
て、このようなトラブルの発生を防ぐために、ステップ
Ｓ１とステップＳ２の処理は同時に実行することが望ま
しい。
【００３２】また、上記の実施の形態においては、デバ
ッグ専用ボード４とコンピュータシステム６とを接続し
てデバッグ処理を行うようにしたが、コンピュータシス
テム６の代わりに、例えばロジックアナライザ等の汎用
の測定機器をデバッグ専用ボード４に接続してデバッグ
処理を行うようにしてもよい。
【００３３】また、上記の実施の形態においては、複数
のセレクト端子を介してセレクト信号を入力することに
より、動作状態を同じとした複数の半導体集積回路から
それぞれ異なる内部信号を出力させるようにしたが、本
発明はこれに限られるものではない。例えば、より少数
のセレクト端子を用いたセレクト情報のシリアル入力
等、複数の半導体集積回路毎に異なる内部信号を出力す
るように制御可能であればよい。
【００３４】なお、上記のデバッグシステムの動作は、
プログラム化しコンピュータ読み取り可能な記録媒体に
保存してもよい。そして、デバッグ処理を実行する際
は、この記録媒体をコンピュータシステムに読み込ま
せ、コンピュータシステム内のメモリ等の記憶部にプロ
グラムを格納し、デバッグプログラムを演算装置で実行
することにより、本発明のデバッグ処理を実現すること
ができる。
【００３５】なお、ここでいうコンピュータ読み取り可
能な記録媒体とは、例えば、半導体メモリ、磁気ディス
ク、光ディスク、光磁気ディスク、磁気テープ等のプロ
グラムを記録することができるようなコンピュータ読み
取り可能な記録媒体等が含まれる。
【００３６】
【発明の効果】本発明によれば、安価、且つ、簡単な構
成で半導体集積回路全体のデバッグを容易に行うことが
できる。
【図面の簡単な説明】
【図１】本発明の実施形態となるデバッグシステムの全
体構成を示す模式図である。
【図２】図１に示すデバッグシステム内のＬＳＩの概観
を示す模式図である。
【図３】図２に示すＬＳＩの内部構成を示す模式図であ
る。
【図４】図１に示すデバッグシステムの動作を示すフロ
ーチャート図である。
【符号の説明】
１…ソケット部、２…基板、３…ＬＳＩ、４…デバッグ
専用ボード、５…回路ブロック、６…コンピュータシス
テム、７…電気配線、８…内部信号出力端子、９…セレ
クト端子、１０…通常出力端子、１１…デコーダ、１２
…回路ブロック、１３…セレクタ、１４…ＡＮＤ回路、
１５…バッファ回路
───────────────────────────────────────────────────── フロントページの続き (54)【発明の名称】 デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッ グプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能 な記録媒体

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 デバッグの対象となる半導体集積回路と
    同一構成の半導体集積回路を複数有するデバッグ用基板
    と、 上記デバッグ用基板内の半導体集積回路を同じ動作状態
    にして各半導体集積回路から異なる内部信号を収集し、
    収集した内部信号に基づいて半導体集積回路の動作を解
    析する解析手段とを備えるデバッグシステム。
  2. 【請求項２】 請求項１に記載のデバッグシステムであ
    って、 上記半導体集積回路は、上記解析手段から入力される信
    号パターンに従って半導体集積回路の内部信号を選択出
    力する選択出力端子を有することを特徴とするデバッグ
    システム。
  3. 【請求項３】 請求項２に記載のデバッグシステムであ
    って、 上記選択出力端子以外の半導体集積回路の出力端子は上
    記解析手段から所定の信号パターンが入力された時のみ
    内部信号を出力することを特徴とするデバッグシステ
    ム。
  4. 【請求項４】 請求項３に記載のデバッグシステムであ
    って、 上記半導体集積回路の出力端子はデバッグ用基板内の他
    の半導体集積回路の対応する出力端子と接続され、上記
    複数の半導体集積回路の少なくとも一つに上記所定の信
    号パターンを入力することを特徴とするデバッグシステ
    ム。
  5. 【請求項５】 収集する内部信号を指定する信号パター
    ンを入力する複数のセレクト端子と、 上記セレクト端子に入力された信号パターンに従って内
    部信号を選択出力する複数の選択出力端子と、 上記複数のセレクト端子に所定の信号パターンが入力さ
    れた時にのみ内部信号を出力する複数の出力端子とを有
    する半導体集積回路。
  6. 【請求項６】 請求項５に記載の半導体集積回路であっ
    て、 上記複数のセレクト端子に入力された信号パターンをデ
    コードして、上記選択出力端子から出力する内部信号を
    指定するセレクト信号を形成するデコード部と、 上記セレクト信号に従って上記選択出力端子に出力する
    内部信号を選択するセレクタ部とを有することを特徴と
    する半導体集積回路。
  7. 【請求項７】 デバッグの対象となる半導体集積回路と
    同一構成の複数の半導体集積回路のそれぞれに対して収
    集する内部信号を指定する信号パターンを入力し、 上記複数の半導体集積回路を同じ動作状態にして各半導
    体集積回路の所定の出力端子から上記信号パターンに応
    じた内部信号を収集し、 収集した内部信号に基づいて半導体集積回路の動作を解
    析する半導体集積回路のデバッグ方法。
  8. 【請求項８】 デバッグの対象となる半導体集積回路と
    同一構成の複数の半導体集積回路のそれぞれに対して収
    集する内部信号を指定する信号パターンを入力するステ
    ップと、 上記複数の半導体集積回路を同じ動作状態にして各半導
    体集積回路の所定の出力端子から上記信号パターンに応
    じた内部信号を収集するステップと、 収集した内部信号に基づいて半導体集積回路の動作を解
    析するステップとをコンピュータに実行させる半導体集
    積回路のデバッグプログラム。
  9. 【請求項９】 請求項８に記載の半導体集積回路のデバ
    ッグプログラムであって、 上記所定の出力端子以外の出力端子を他の半導体集積回
    路の対応する出力端子と接続するステップと、 上記複数の半導体集積回路の少なくとも一つについて、
    上記所定の出力端子以外の出力端子からの内部信号出力
    を禁止するステップとをコンピュータに実行させること
    を特徴とする半導体集積回路のデバッグプログラム。
  10. 【請求項１０】 デバッグの対象となる半導体集積回路
    と同一構成の複数の半導体集積回路のそれぞれに対して
    収集する内部信号を指定する信号パターンを入力するス
    テップと、 上記複数の半導体集積回路を同じ動作状態にして各半導
    体集積回路の所定の出力端子から上記信号パターンに応
    じた内部信号を収集するステップと、 収集した内部信号に基づいて半導体集積回路の動作を解
    析するステップとをコンピュータに実行させる半導体集
    積回路のデバッグプログラムを記録したコンピュータ読
    み取り可能な記録媒体。
  11. 【請求項１１】 請求項８に記載の半導体集積回路のデ
    バッグプログラムを記録したコンピュータ読み取り可能
    な記録媒体であって、 上記所定の出力端子以外の出力端子を他の半導体集積回
    路の対応する出力端子と接続するステップと、 上記複数の半導体集積回路の少なくとも一つについて、
    上記所定の出力端子以外の出力端子からの内部信号出力
    を禁止するステップとをコンピュータに実行させること
    を特徴とする半導体集積回路のデバッグプログラムを記
    録したコンピュータ読み取り可能な記録媒体。
JP2002059998A 2001-05-18 2002-03-06 デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体 Expired - Fee Related JP3708493B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002059998A JP3708493B2 (ja) 2001-05-18 2002-03-06 デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体
US10/145,228 US7111212B2 (en) 2001-05-18 2002-05-14 Debugging system for semiconductor integrated circuit
DE60208125T DE60208125D1 (de) 2001-05-18 2002-05-16 Fehlersuchsystem für Halbleiter-integrierte Schaltung
EP02010951A EP1291662B1 (en) 2001-05-18 2002-05-16 Debugging system for semiconductor integrated circuit
KR1020020027383A KR20020088390A (ko) 2001-05-18 2002-05-17 반도체 집적 회로용 디버깅 시스템
CN02120056A CN1387247A (zh) 2001-05-18 2002-05-17 用于半导体集成电路的调试系统

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-149977 2001-05-18
JP2001149977 2001-05-18
JP2002059998A JP3708493B2 (ja) 2001-05-18 2002-03-06 デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体

Publications (2)

Publication Number Publication Date
JP2003036184A true JP2003036184A (ja) 2003-02-07
JP3708493B2 JP3708493B2 (ja) 2005-10-19

Family

ID=26615363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002059998A Expired - Fee Related JP3708493B2 (ja) 2001-05-18 2002-03-06 デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体

Country Status (6)

Country Link
US (1) US7111212B2 (ja)
EP (1) EP1291662B1 (ja)
JP (1) JP3708493B2 (ja)
KR (1) KR20020088390A (ja)
CN (1) CN1387247A (ja)
DE (1) DE60208125D1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098225A (ja) * 2001-09-25 2003-04-03 Toshiba Corp 半導体集積回路
JP4242741B2 (ja) * 2003-09-19 2009-03-25 パナソニック株式会社 デバッグ用信号処理回路
JP4610919B2 (ja) 2004-03-29 2011-01-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置
WO2008152557A1 (en) * 2007-06-12 2008-12-18 Nxp B.V. Semiconductor device test method
US8489167B2 (en) * 2009-09-30 2013-07-16 Covidien Lp Evaluation kit for medical monitoring module system and method
US9823306B2 (en) * 2016-02-11 2017-11-21 Texas Instruments Incorporated Measuring internal signals of an integrated circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ZA825823B (en) 1981-08-20 1983-07-27 Westinghouse Brake & Signal Combining replicated sub-system outputs
CA1197322A (en) * 1983-12-29 1985-11-26 Milan Slamka Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
US4710932A (en) 1986-01-15 1987-12-01 Kashiwagi Hiroshi Method of and apparatus for fault detection in digital circuits by comparison of test signals applied to a test circuit and a faultless reference circuit
JPH0277938A (ja) 1988-09-14 1990-03-19 Mitsubishi Electric Corp Ｌｓｉ論理回路装置
JPH06214819A (ja) 1993-01-19 1994-08-05 Toshiba Corp 情報処理装置及びこの装置の評価システムならびに評価方法
US6205560B1 (en) * 1996-02-27 2001-03-20 Via-Cyrix, Inc. Debug system allowing programmable selection of alternate debug mechanisms such as debug handler, SMI, or JTAG
US5907671A (en) 1996-09-23 1999-05-25 International Business Machines Corporation Fault tolerant system based on voting
US6425101B1 (en) * 1998-10-30 2002-07-23 Infineon Technologies North America Corp. Programmable JTAG network architecture to support proprietary debug protocol
US6412104B1 (en) * 1999-02-01 2002-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit debugging system
JP4335999B2 (ja) * 1999-05-20 2009-09-30 株式会社ルネサステクノロジ プロセッサ内蔵半導体集積回路装置
US6584590B1 (en) * 1999-08-13 2003-06-24 Lucent Technologies Inc. JTAG port-sharing device
US6779145B1 (en) * 1999-10-01 2004-08-17 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6732311B1 (en) * 2000-05-04 2004-05-04 Agere Systems Inc. On-chip debugger

Also Published As

Publication number Publication date
DE60208125D1 (de) 2006-01-26
CN1387247A (zh) 2002-12-25
EP1291662A2 (en) 2003-03-12
EP1291662B1 (en) 2005-12-21
US7111212B2 (en) 2006-09-19
EP1291662A3 (en) 2003-08-06
KR20020088390A (ko) 2002-11-27
JP3708493B2 (ja) 2005-10-19
US20020194542A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
JP3277900B2 (ja) プログラム検査方法、プログラム検査装置及び、検査プログラムを記憶したコンピュータ読み取り可能な記憶媒体
US6732311B1 (en) On-chip debugger
US7650547B2 (en) Apparatus for locating a defect in a scan chain while testing digital logic
US6205559B1 (en) Method and apparatus for diagnosing failure occurrence position
US7974800B2 (en) Method, apparatus, and program for detecting the correlation between repeating events
US6639417B2 (en) Semiconductor parametric testing apparatus
JP3708493B2 (ja) デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体
US7617428B2 (en) Circuits and associated methods for improved debug and test of an application integrated circuit
JP2001142733A (ja) 内部信号観測装置
JPH0252446A (ja) 集積回路の試験装置
JP2000304829A (ja) 半導体検査方法
US6125461A (en) Method for identifying long paths in integrated circuits
JPH09264938A (ja) 集積回路の試験装置及び試験方法並びに集積回路の設計装置及び設計方法
JP2004164113A (ja) マルチｃｐｕのリセット回路およびリセット方法
JP2003167939A (ja) クリティカルパステスト方法
JPH07198784A (ja) 演算論理診断装置
JP2007206074A (ja) テスト結果ストリーム中の混合モードコンテンツの処理
JP2642265B2 (ja) 論理回路のテストパターンの検査方法
JP2572386B2 (ja) 故障診断装置
JP2000266816A (ja) 半導体装置の試験方法
JP3180303B2 (ja) プリント板における論理素子間接続状態の診断方法
JP2000138272A (ja) 半導体集積装置及びその解析装置
JP2002250753A (ja) スキャンテスト回路とそのテスト方法、およびフリップフロップの初期設定方法
JPH09211078A (ja) 半導体メモリ試験装置の判定回路
JP2000259441A (ja) デバッグ回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees