CN1272704C - 低电力动作控制装置及程序最佳化装置 - Google Patents

低电力动作控制装置及程序最佳化装置 Download PDF

Info

Publication number
CN1272704C
CN1272704C CNB2004100033321A CN200410003332A CN1272704C CN 1272704 C CN1272704 C CN 1272704C CN B2004100033321 A CNB2004100033321 A CN B2004100033321A CN 200410003332 A CN200410003332 A CN 200410003332A CN 1272704 C CN1272704 C CN 1272704C
Authority
CN
China
Prior art keywords
control
instruction
electric power
microprocessor
action
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100033321A
Other languages
English (en)
Other versions
CN1530826A (zh
Inventor
笹川幸宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1530826A publication Critical patent/CN1530826A/zh
Application granted granted Critical
Publication of CN1272704C publication Critical patent/CN1272704C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30083—Power or thermal control instructions
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H13/00—Monuments; Tombs; Burial vaults; Columbaria
    • E04H13/006—Columbaria, mausoleum with frontal access to vaults
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H13/00—Monuments; Tombs; Burial vaults; Columbaria
    • E04H13/001—Accessories for grave sites, e.g. liners, covers, vault lowering devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

一种低电力动作控制装置，具有执行指令的各程序的指令编码包含指定断定(301)的标识符的第1指令组和包含有控制指定信息(302)的1或2以上的第2指令组，通过根据指令执行控制功能以单位指令进行各控制电路的低电力动作，能不增加电路规模和解码时间地对指令解码的流水线级、及时间上优先的流水线级进行控制，并实现微处理器的低电力动作。本发明不增加电路规模和解码时间，对指令解码的流水线级、及时间上优先的流水线级也能实现微处理器的低电力动作。

Description

低电力动作控制装置及程序最佳化装置
技术领域
本发明涉及对于具有利用标识符的指令执行控制功能(以下称为断定(日文：プレデイケ一ト(功能))的微处理器的低电力动作控制装置及程序最佳化装置。
背景技术
实现微处理器的低电力动作化的方式中有一种是指令判别方式(例如，可参照日本专利第2778583号公报)。
图1A是传统的利用指令判别的低电力动作控制装置的结构图，图1B是传统的利用指令判别的低电力动作控制装置的动作流程图。
在图1中，用解码器101将输入的指令进行解码，利用低电力控制电路102根据解码结果对低电力控制内容进行判定，根据判定结果由特定区段的时钟停止等的控制信号103实施控制。
另外，实现低电力动作化的方式中还有一种低电力指令组判别方式(例如，可参照日本专利特开2001-184208号公报)。
图2A是传统的微处理器中使用的指令组的结构图，图2B是传统的利用指令组判别的低电力动作控制装置的结构图，图3是传统的利用指令组判别的低电力动作控制装置的动作流程图。
在图2、图3的与通常指令组可切换的低电力指令组中，对指令数进行限定，留有指令编码格式的空隙，做成将低电力控制内容定义在该指令编码的空隙内的形式，具有通常指令组及低电力指令组的各个指令解码器201，使用低电力指令组时利用低电力控制电路202对低电力控制内容进行判定，根据判定结果利用特定区段的时钟停止等的控制信号203实施控制。
但是，在上述方法中，图1B所示的指令判别方式，从将指令进行解码后实施控制的原理上，对于指令解码的流水线级、及时间上优先的流水线级实施控制是困难的或者是不可能的。
另外，在低电力指令组判别方式中，从指令解码以外取得用于实施低电力控制的信息，能实现对指令解码的流水线级、及时间上优先的流水线级的控制，但需要具有多个指令解码器和与使用的指令组对应的指令解码结果的选择电路，故存在因电路规模增大引起的信号传递路径204的增加导致消耗电力的增加、解码时间增加的问题。
发明内容
有鉴于此，本发明的目的在于，不增加电路规模和解码时间，对指令解码的流水线级、及时间上优先的流水线级进行控制，实现微处理器的低电力动作。
为了达到上述目的，第1发明是，搭载在具有利用条件标识符的指令条件执行功能的微处理器上并对微处理器的低电力动作进行控制的低电力动作控制装置，其特征在于，具有在输入微处理器的指令解码的特定位字段中含有进行选择用于指令执行控制功能的标识符的指令执行控制功能信息的第1指令组和在上述特定位字段中包含有用于低电力控制的控制指令信息的1或2以上的第2指令组，包括：切换指令组以使通常动作时执行第1指令组、低电力动作时执行第2指令组的动作模式切换电路；在第1指令组模式时读取与所述指令执行控制功能信息对应的标识符以对指令执行控制功能动作进行识别的断定判定电路；在第2指令组模式时对读取所述控制指定信息以进行低电力动作的控制电路的控制指定信息进行抽出的控制指定信息抽出电路；实施与所述控制指定信息对应的各控制电路的低电力动作的控制动作执行装置，事先使执行指令的单位程序中具有指令执行控制功能信息和控制指定信息，通过根据控制指定信息以单位指令进行各控制电路的低电力动作，能以单位指令对所述微处理器的低电力动作进行控制。
第2发明，搭载在具有利用条件标识符的指令条件执行功能的微处理器上并对微处理器的低电力动作进行控制的低电力动作控制装置，其特征在于，具有在输入微处理器的指令解码的特定位字段中含有进行选择用于指令执行控制功能的标识符的指令执行控制功能信息的第1指令组和在上述特定位字段中包含有用于低电力控制的控制指令信息的1或2以上的第2指令组，包括：切换指令组以使通常动作时执行第1指令组、低电力动作时执行第2指令组的动作模式切换电路；在第1指令组模式时读取与所述指令执行控制功能信息对应的标识符以对指令执行控制功能动作进行识别的断定判定电路；在第2指令组模式时对读取所述控制指定信息以对应于所述控制指定信息产生事件的事件发生装置；接受了所述事件后进行与所述事件对应的各控制电路的低电力动作的控制动作执行装置，事先使执行指令的单位程序中具有指令执行控制功能信息和控制指定信息，通过根据控制指定信息以单位指令进行各控制电路的低电力动作，能以单位指令对所述微处理器的低电力动作进行控制。
第3发明，其特征在于，所述控制电路是对程序的特定部分中的动作停止部分进行判定的动作停止判定装置，所述控制动作执行装置是从动作停止判定装置的判定结果对微处理器的任意处进行动作停止控制的动作停止控制装置，通过对微处理器的任意处进行动作停止控制，能以单位指令对微处理器的低电力动作进行控制。
第4发明，其特征在于，所述控制电路是对程序的特定部分的电源电压的控制执行进行判定的电源电压判定装置，所述控制动作执行装置是根据电源电压判定装置的判定结果进行微处理器的电源电压控制的电源电压控制装置，通过进行微处理器的电源电压控制，能以单位指令对微处理器的低电力动作进行控制。
第5发明，其特征在于，所述控制电路是对程序的特定处中的基板电压的控制执行进行判定的基板电压判定装置，所述控制动作执行装置是根据基板电压判定装置的判定结果对微处理器的基板电压进行控制的基板电压控制装置，通过对微处理器的基板电压进行控制，能以单位指令对微处理器的低电力动作进行控制。
第6发明，其特征在于，所述控制电路是对程序的特定处中的时钟频率控制进行判定的时钟频率判定装置，所述控制动作执行装置是根据时钟频率判定装置的判定结果进行时钟频率控制的时钟频率控制装置，通过对微处理器的时钟频率进行控制，能以单位指令对微处理器的低电力动作进行控制。
第7发明，其特征在于，在作为与具有所述事件发生装置的微处理器不同的微处理器的1或2以上的对象微处理器或数据处理装置中，具有对作为所述控制动作执行装置的所述对象微处理器或数据处理装置的低电力动作进行控制的动作控制装置，通过具有所述事件发生装置的微处理器，对所述对象微处理器或数据处理装置的低电力控制动作进行控制。
第8发明，其特征在于，在作为与具有所述事件发生装置的微处理器不同的微处理器的1或2以上的对象微处理器或数据处理装置中，具有通过对作为所述控制动作执行装置的所述对象微处理器或数据处理装置的电力供给进行控制以对低电力控制动作进行控制的电源供给控制装置，通过具有所述事件发生装置的微处理器，对所述对象微处理器或数据处理装置的低电力控制动作进行控制。
第9发明，其特征在于，是生成所述指令编码的微处理器程序最佳化装置，包括：通过微处理器的消耗电力信息算出所述控制停止控制或所述电源电压控制或所述基板电压控制或所述时钟频率控制中的消耗电力的消耗电力算出装置；利用所述消耗电力算出各指令的动作控制电路候补的消耗电力的动作控制候补算出装置；对各指令的动作控制电路进行选择以使所述消耗电力为最小的切换判定装置，通过插入对所述第1指令组和所述第2指令组进行切换的指令组切换指令，决定所述第2指令组的所述控制指定信息，使进行低电力动作控制的程序的结构最佳化。
第10发明是，搭在具有利用条件标识符的指令条件执行功能的微处理器上并对微处理器的低电力动作进行控制的低电力动作控制装置，其特征在于，具有在输入微处理器的指令解码的特定位字段中含有进行选择用于指令执行控制功能的标识符的指令执行控制功能信息的第1指令组和在上述特定位字段中包含有用于低电力控制的控制指令信息的1或2以上的第2指令组，包括：切换指令组以使通常动作时执行第1指令组、低电力动作时执行第2指令组的动作模式切换电路；在第1指令组模式时读取与所述指令执行控制功能信息对应的标识符以对指令执行控制功能动作进行识别的断定判定电路；在第2指令组模式时对读取所述控制指定信息以进行低电力动作的控制电路的控制指定信息进行抽出的控制指定信息抽出电路；利用所述控制指定信息对程序的特定处的处理量进行测定的程序处理量测定装置；从所述处理量对每一程序的最佳消耗电力进行判定的处理量判定装置；对程序执行时的频率和电源电压进行控制的频率/电源控制装置；利用所述控制指定信息对与所述指令执行控制功能对应的各控制电路的频率/电源控制装置进行对应控制的控制动作执行装置，通过对与各指令对应的程序的处理量进行测定，以单位指令对微处理器的低电力动作进行控制。
第11发明是，搭载在具有利用条件标识符的指令条件执行功能的微处理器上并对微处理器的低电力动作进行控制的低电力动作控制装置，其特征在于，具有在输入微处理器的指令解码的特定位字段中含有进行选择用于指令执行控制功能的标识符的指令执行控制功能信息的第1指令组和在上述特定位字段中包含有用于低电力控制的控制指令信息的1或2以上的第2指令组，包括：切换指令组以使通常动作时执行第1指令组、低电力动作时执行第2指令组的动作模式切换电路；在第1指令组模式时读取与所述指令执行控制功能信息对应的标识符以对指令执行控制功能动作进行识别的断定判定电路；在第2指令组模式时对读取所述控制指定信息以进行低电力动作的控制电路的控制指定信息进行抽出的控制指定信息抽出电路；利用所述控制指定信息对程序的特定处的处理量进行测定的程序处理量测定装置；用微处理器的程序中的变量的形式对所述处理量进行参照的处理量参照装置，在程序执行中对程序动作中的每单位指令所能得到的程序处理量进行参照。
由此，可不增加电路规模和解码时间，对指令解码的流水线级、及时间上优先的流水线级进行控制，实现微处理器的低电力动作。
附图说明
图1A是表示传统的利用指令判别的低电力动作控制装置的结构图，图1B是表示传统的利用指令判别的低电力动作控制装置的动作流程图。
图2A是传统的指令组的结构图，图2B表示传统的利用指令组判别的低电力动作控制装置的结构图。
图3是表示传统的利用指令组判别的低电力动作控制装置的动作流程图。
图4A是表示本发明的低电力动作控制装置的微处理器所使用的指令组的结构图，图4B是表示本发明的利用指令组判别的低电力动作控制装置的结构图。
图5是表示本发明的利用指令组判别的低电力动作控制装置的动作流程图。
图6是表示本发明的装载有低电力动作控制装置的微处理器的结构图。
图7是表示标识符寄存器的结构图。
图8是表示本发明的低电力动作控制装置的指令选择流程说明图。
图9是表示本发明的低电力模式说明图。
图10是对本发明的实施形态1的控制动作的说明图。
图11是表示本发明的实施形态1的电源电压/时钟频率控制动作的说明图。
图12是表示本发明的实施形态2的具有低电力动作控制装置的程序最佳化装置的说明图。
图13是表示停止对象候补算出装置的动作流程图。
图14是表示切换判定装置的动作流程图。
图15是表示指令组切换指令插入装置的动作流程图。
图16是表示控制指定信息附加装置的动作流程图。
图17是表示本发明的实施形态3的具有低电力动作控制装置的微处理器及其周边电路的结构图。
图18是表示本发明的实施形态3的利用事件发生电路的低电力动作控制的说明图。
图19是表示本发明的实施形态4的具有低电力动作控制装置的微处理器的结构图。
图20是表示本发明的实施形态4的根据对程序处理量进行测定的低电力动作控制的说明图。
图21A是表示本发明的实施形态4的程序处理量测定结果的图，图21B是表示本发明的实施形态4的处理量控制的图。
图22A是表示本发明的实施形态4的根据程序处理量的测定结果进行动作控制的说明图，图22B是表示本发明的实施形态4的也考虑了有无执行断定动作的处理量判定的图。
具体实施方式
利用图4A、图4B、图5对本发明的概念进行说明。
图4A是表示本发明的低电力动作控制装置的微处理器所使用的指令组的结构图，图4B是表示本发明的利用指令组判别的低电力动作控制装置的结构图，图5是表示本发明的利用指令组判别的低电力动作控制装置的动作流程图。
作为微处理器的指令执行形式中有一种称为断定动作。这是依赖于过去决定的标识符信息来决定指令的执行/不执行的。一般装有断定动作的场合，在指令编码的结构中存在作为将用于设定使依赖执行/不执行的标识符的识别信息(断定位)进行储存的位字段的断定字段301。本发明，如图4所示，作为指令模式，具有将断定指定信息在该位字段内进行定义的指令组1、将断定以外的控制指定信息302在该位字段内进行定义的2种以上的指令组2，在微处理器动作中根据对所述指令组1和指令组2进行切换的指令进行切换，利用低电力控制电路303输出的控制信号304，实现以程序动作的各单位指令进行低电力控制。
图5表示控制信号304作为在(n+2)时刻的指令流水线的指令取出、指令解码级的流水线寄存器、逻辑电路的控制进行使用的概念。可见控制信号304不是指令解码器，由低电力控制电路303生成，且对于(n+2)时刻的指令流水线的指令解码级、时间优先的流水线级(指令取出级)能实现留有余地的控制。
另外，在指令组1与指令组2的关系中，指令解码所参照的操作码、操作数相同，故不需要具有多个指令解码器。
由此，不增加电路规模和解码时间，从指令解码以外取得用于进行低电力控制的信息，能对指令解码的流水线级、及时间上优先的流水线级进行控制。
以下参照附图对本发明的实施形态进行说明。
[实施形态1]
首先，利用图6、图7、图8、图9、图10、图11对本发明的实施形态1的低电力动作控制装置进行说明。
图6是表示本发明的装载有低电力动作控制装置的微处理器的结构图。
在图6中，本发明的微处理器，由：指令存储器401；将从指令存储器401取得的指令编码进行寄存的指令寄存器420；指令编码解码器402；运算器403；断定动作中使用的标识符生成用运算器404；将标识符生成用运算器404的运算结果进行寄存的标识符寄存器405将运算结果进行寄存的寄存文件406；从指令编码中的断定字段内容和标识符生成用运算器404的输出对断定动作进行判定的断定判定电路407；从指令编码中的断定字段内容将控制指定信息进行取出的控制指定信息抽出电路408；从断定字段内容中的对断定动作进行分配的信息及对控制指定信息分配的信息的区分和动作模式、对断定判定电路407和控制指定信息抽出电路408的动作进行指示的断定控制电路409；利用控制指定信息进行时钟和逻辑屏蔽等的动作停止控制的动作停止控制电路410；时钟控制电路411；将逻辑电路的输入固定在0或1的逻辑屏蔽电路412；由控制指定信息进行电源电压控制的电源电压控制电路413；电源414；由控制指定信息进行基板电压控制的基板电压控制电路415；基板电压416；由控制指定信息进行时钟频率控制的时钟频率控制电路417；时钟发生电路418；对动作模式进行定义的动作模式设定寄存器419构成。
在寄存标识符生成用运算404的结果的标识符寄存器405中，如图7的标识符寄存器的结构图所示，定义了8个标识符(C0～C7)，根据运算结果各标识符被设定或清楚。不过，C7始终定义为1的标识符。
这里，向标识符生成用运算器404输入的2个数据分别作为A、B，与运算对应的标识符的设定例如下。
Cmp.EQ C0，A，B：
将寄存器A与寄存器B的内容进行比较，
如一致时将1、不一致时将0寄存至C0。
Cmp.GT C0，A，B：
将寄存器A与寄存器B的内容进行比较，
如A＞B时将1、A≤B时将0寄存至C0。
指令编码的结构如图8的本发明的低电力动作控制装置的指令选择流程说明图所示的那样，断定字段存在3位，可进行C0～C7的8种标识符的设定。通过对每个指令指定断定标号来选择标识符，根据所选择的标识符的内容是0还是1来设定是否执行对应的指令。因C7如上所述始终作为1的标识符进行了定义，因而如将C7作为断定标号进行指定，则意味着“始终执行”。
在动作模式设定寄存器419中，设有用于对通常动作及2个以上的低电力模式中的任何1个进行指定的位。通过将断定字段3个位的组合与动作模式设定寄存器的内容组合进行结合，可使由低电力模式进行控制的种类多样化。作为低电力模式有以下例子。
低电力模式1：
利用断定字段的控制信息，进行与各种指令相关的功能区段的时钟、停止电源供给、逻辑屏蔽。
低电力模式2：
利用断定字段的控制信息，对时钟频率、电源电压进行控制。
另外，动作模式设定寄存器419的信息供给断定控制电路409，用于断定判定及控制指定信息的控制。
如图9的本发明的低电力模式说明图所示，在低电力模式中，8种断定标号的使用受到限制，这里，仅C0、C4、C6、C7可使用。取而代之的是，作为电力控制信息可指定P1、P2、P3、P5。作为寄存在断定字段的信息在表观上没有变化，但在低电力模式中，输入断定判定电路407的断定标号为C1、C2、C3、C5时，强制性地变更为C7的值。断定字段也被控制指定信息抽出电路408参照，C1、C2、C3、C5时，作为控制信息使用。通过这一系列的动作，可在断定字段中将断定标号、电力控制信息混合指定。不过，作为断定字段的指定方法也有上述以外的组合。
作为低电力模式1的例子，利用动作停止控制电路410、时钟控制电路411、逻辑屏蔽电路412、基板电压控制电路415、基板电源416的控制动作，可如图10的本发明的实施形态1的控制动作的说明图那样地实现。作为动作模式，设定有实施利用P1、P2、P3、P5的控制动作的低电力模式。本动作模式下的电力控制信息(P1、P2、P3、P5)的含义定义如下。
P1：3指令后存在寄存(日文：ロ一ド·ストア)指令。
P2：3指令后存在转送指令。
P3：3指令后存在运算指令。
P5：3指令后存在转移指令。
根据这些电力控制信息，实施功能区段的时钟固定和逻辑屏蔽，使功能区段的动作停止。另外，在功能区段的动作停止期间，为了减少晶体管的泄漏电流而控制基板电压，使阈值电压(Vt)上升。
该微处理器的流水线结构，是指令取出(IF)、解码(DC)、运算(EM)、反写(WB)，各指令的执行流水线级如下。
寄存指令804：EM、WB的2级
转送指令803：EM级
运算指令802：EM级
转移指令805：IF级
各个级的控制以与图5相同的概念进行实施。
在图10的结构中，在实施时钟控制、逻辑屏蔽、基板电压控制的场合，需要考虑延迟时间，在数循环之前确定控制信号。在本实施形态中，需要在1循环之前就确定控制信号。因此，考虑到流水线级，则需要在3指令之前指定控制信号的状态，但如上所述，电力控制信息是指示3指令后的控制内容，故能确定控制信号，能实施时钟控制、逻辑屏蔽及基板电压控制的实施动作806。
作为低电力模式2的例子，利用电源电压控制电路413、电源414、时钟频率控制电路417、时钟发生电路418的电源电压/时钟频率控制，可如图11的本发明的实施形态1的电源电压/时钟频率控制动作的说明图那样地实现。作为动作模式，设定有实施利用P1、P2、P3、P5的电源电压/时钟频率控制的低电力模式。本动作模式下的电力控制信息(P1、P2、P3、P5)的含义定义如下。
P1：5指令后将电源电压、时钟频率做成基本电压的100％。
P2：5指令后将电源电压、时钟频率做成基本电压的50％。
P3：5指令后将电源电压、时钟频率下降5％。
P5：5指令后将电源电压、时钟频率提高5％。
根据这些电力控制信息，对电源电压、时钟频率进行控制。该微处理器的流水线结构与图8相同。各个级的控制以与图5相同的概念进行实施。
在图11的结构中，对时钟频率进行控制的场合，一般需要确保使频率稳定化用的时间。
作为确保频率切换时稳定化时间的装置，具有2个时钟发生电路418，在频率稳定化后切换时钟发生电路的场合，需要在数循环之前确定控制信号。在本实施形态中，需要在4循环之前就确定控制信号。因此，考虑到流水线级，则需要在5指令之前指定控制信号的状态，但如上所述，电力控制信息902是指示5指令后的控制内容，故能确定控制信号，能实施电源电压控制、时钟频率控制。
由此，不增加电路规模和解码时间，对指令解码的流水线级、及时间上优先的流水线级进行控制，实现微处理器的低电力动作。
[实施形态2]
下面，利用图12、图13、图14、图15、图16，对本发明的实施形态2的由低电力动作控制装置的具有断定信息的最佳化后程序的生成方法进行说明。
图12是表示本发明的实施形态2的程序最佳化装置的说明图。
在图12中，微处理器的程序最佳化装置由停止对象候补算出装置1001、切换判定装置1002、指令组切换指令插入装置1003、控制指定信息附加装置1004构成。在停止对象候补算出装置1001中，输入最佳化对象的程序1005、微处理器或多处理器系统构成电路的消耗电力一览1006、微处理器或多处理器系统构成电路的各指令动作一览1011，输出停止对象候补一览1007。在切换判定装置1002中，输入停止对象候补一览1007，输出切换判定结果1008。在指令组切换指令插入装置1003中，输入切换判定结果1008、动作模式一览1012，输出指令组切换指令插入结果1009。在控制指定信息附加装置1004中，输入指令组切换指令插入结果1009、控制指定信息一览1013，输出最佳化后程序1010。
图13是停止对象候补算出装置的动作流程图，由3个步骤构成。
在图13中，最佳化对象的程序1005由微处理器的指令列1101构成。微处理器或多处理器系统构成电路的消耗电力一览1006，对每个微处理器的指令罗列了各微处理器或多处理器系统构成电路的消耗电力，例如，图13表示了各构成电路的消耗电力的一例1102。
首先，动作第1步骤1103，利用消耗电力一览1006对最佳化对象的程序1005的各指令的微处理器或多处理器系统构成电路的消耗电力进行检索，算出程序消耗电力信息1104。
该程序消耗电力信息1104是表示对于程序的各行，微处理器或多处理器系统构成电路各个进行动作的场合的消耗电力。作为一列，在图13的程序消耗电力信息1104的Line 0101中，成为，
电路A：0.005mW
电路B：0.003mW
电路C：0.001mW
……
微处理器或多处理器系统构成电路的各指令动作一览1011，网罗了微处理器的各指令的微处理器或各多处理器系统构成电路的需要动作部分1105。这里，需要动作部分1105是表示为了实现指令功能而所需的最低限度动作的电路部分。
下面，动作第2步骤1106，利用各指令动作一览1011按最佳化对象的程序1005的各个指令对微处理器或各多处理器系统构成电路是否需要动作进行检索，算出停止对象候补电路信息1107。
该停止对象候补电路信息1107，是表示对于程序的各行，各个微处理器或多处理器系统构成电路是否可停止。作为一例，在图13的停止对象候补电路信息1107的Line 0101中，表示，
电路A：需要动作(不可停止)
电路B：可停止
电路C：可停止
……
这里，对于停止对象候补电路信息1107的可停止的构成电路，可以通过与从消耗电力信息1104得到的消耗电力进行组合，预算“假定可停止的构成电路已经停止时”的程序的各行的消耗电力。
即，在图13的1104、1107的Line 0101中，电路B、电路C可停止。
电路B的消耗电力为0.003mW，但“假定电路B已经停止时”的Line 0101的消耗电力，假设电路B的消耗电力为0mW，就可预算电路A、电路C、……的各电路的消耗电力的总和。电路C的消耗电力为0.001mW，但“假定电路C已经停止时”的Line 0101的消耗电力，假设电路C的消耗电力为0mW，就可预算电路A、电路C、……的各电路的消耗电力的总和。
利用该方法，动作第3步骤1108，利用停止对象候补电路信息1107及程序消耗电力信息1104，对假定停止对象候补电路的消耗电力分别为0时的最佳化对象的程序1005的各个指令的微处理器或各多处理器系统构成电路的消耗电力进行检索，算出停止对象候补一览1007。
该停止对象候补一览1007，是表示对于程序的各行，假设使微处理器或各多处理器系统构成电路中可停止的电路分别停止时的消耗电力的总和。作为一例，在图13的1107的Line 0101中，表示，
电路B是可停止的候补1：
电路B已停止时，Line 0101的消耗电力的总和为0.40mW
电路C是可停止的候补2：
电路C已停止时，Line 0101的消耗电力的总和为0.77mW。
图14是切换判定装置的动作流程图，由1个步骤构成。
动作步骤1201，利用停止对象候补一览1007，检索消耗电力最少的停止对象候补电路1202、1203、1204，按最佳化对象的程序1005的各个指令选择成为停止对象的电路及其消耗电力1205，算出切换判定结果1008。
图15是表示指令组切换指令插入装置的动作流程图，由2个步骤构成。
动作第1步骤1301，利用切换判定结果1008、动作模式一览1012，通过最佳化对象的程序1005的与动作模式对应的对象电路的关系1304和指令和对象电路的关系1305，算出可适用于可指定各指令的停止对象的动作模式和同一动作模式的指令列范围，并输出动作模式判定结果1302。
动作第2步骤1303，检索动作模式判定结果1302中的动作模式进行切换的动作模式变化点1306，按最佳化对象的程序1005的各指令列将指定动作模式的指令组切换指令1307进行插入，从而算出指令组切换指令插入结果1009。
图16是控制指定信息附加装置的动作流程图，由3个步骤构成。
动作第1步骤1401，利用指令组切换指令插入结果1009、控制指定信息一览1013，按指令组切换指令插入结果1009的各个指令，检索停止对象电路及与动作模式对应的控制指定信息1406，并输出控制指定信息判定结果1402。
动作第2步骤1403，利用控制指定信息判定结果1402，检索在一定的循环之前可确定控制信息的指令列1407，从而算出控制指定信息位置1404。不过，该步骤的检索规则按照图10、图11已说明的控制信息的循环关系。
动作第3步骤1405，利用控制指定信息判定结果1402、控制指定信息位置1404，按指令组切换指令插入结果的各个指令将控制指定信息插入，从而算出最佳化后程序1010。
由此，通过生成具有判定信息的最佳化后程序，按各单位指令进行低电力控制，不增加电路规模和解码时间，对指令解码的流水线级、及时间上优先的流水线级进行控制，实现微处理器的低电力动作。
[实施形态3]
下面，利用图17、图18对本发明的实施形态3的低电力动作控制装置进行说明。
图17是本发明的实施形态3的具有低电力动作控制装置的微处理器及其数据处理装置的结构图，这里，例示的数据处理装置也由微处理器构成。
在图17中，本发明的多处理器系统由微处理器A1512和微处理器B1515构成，其中，微处理器A1512，包括：指令存储器1501；将从指令存储器取得的指令编码进行寄存的指令寄存器1516；指令编码解码器1502；运算器1503；断定动作中使用的标识符生成用运算器1504；将标识符生成用运算器的结果进行寄存的寄存器1505；将运算结果进行寄存的寄存文件1506；从指令编码中的断定字段内容和标识符生成用运算器1504的输出对断定动作进行判定的断定判定电路1507；从指令编码中的断定字段内容将控制指定信息进行取出的控制指定信息抽出电路1508；从断定字段内容中的对断定动作进行分配的信息及对控制指定信息分配的信息的区分和动作模式、对断定判定电路1507和控制指定信息抽出电路1508的动作进行指示的断定控制电路1509；利用控制指定信息判定是否需要发生事件、从而发生事件的事件发生电路1510；定义动作模式的动作模式设定寄存器1511，而微处理器B1515则受到：由事件发生电路1510的事件进行控制的动作控制电路1513；电源供给控制电路1514；动作控制电路1513；电源供给控制电路1514的控制。
微处理器A1512的寄存器、断定动作、动作模式及流水线构成与图6、图7、图8、图9、图10相同，但低电力模式中根据控制指定信息从事件电路发生事件，实施微处理器B1515的控制之点是不同的。即，由微处理器A进行微处理器B的低电力动作控制。这里，对由微处理器A进行微处理器B的低电力动作控制的情况作了说明，但也可利用微处理器以外的数据处理装置来进行。
另外，这里是对不同的微处理器的低电力动作进行控制的情况作了说明，但也可进行产生事件的微处理器本身的控制。
利用事件发生电路的微处理器B1515的控制，可如图18的本发明的实施形态3的利用事件发生电路的低电压动作控制的说明图那样地实现。设定有实施利用作为微处理器A的动作模式的P1、P2、P3、P5的控制的低电力模式。本动作模式中的电力控制信息(P1、P2、P3、P5)的含义定义如下。
P1：5指令后起动微处理器B。
P2：5指令后停止微处理器B。
P3：5指令后向微处理器B供给电源。
P5：5指令后停止微处理器B的电源。
根据这些电力控制信息，对微处理器B的动作和电源的供给进行控制。对微处理器B的动作和电源的供给进行控制的场合，一般需要用于起动动作和电源的供给稳定化的时间，需要在数循环之前发生事件。在本实施形态中，如控制信号定时1601所示，发生事件，微处理器B1515从开始起动至起动结束需要4个循环。因此，考虑到流水线级，则需要在5指令之前指定事件的状态，但如上所述，电力控制信息是指示5指令后的事件内容，故能发生事件，能实施微处理器B的动作及电源的供给控制动作1602。
由此，不增加电路规模和解码时间，对指令解码的流水线级、及时间上优先的流水线级进行控制，实现微处理器的低电力动作。
[实施形态4]
下面，利用图19、图20、图21、图22对本发明的实施形态4的低电力动作控制装置进行说明。
图19是本发明的实施形态4的具有低电力动作控制装置的微处理器的结构图。
本发明的微处理器，由：指令存储器1701；将从指令存储器1701取得的指令编码进行寄存的指令寄存器1717；指令编码解码器1702；运算器1703；断定动作中使用的标识符生成用运算器1704；将标识符生成用运算器1704的结果进行寄存的标识符寄存器1705；将运算结果进行寄存的寄存文件1706；从指令编码中的断定字段内容和标识符生成用运算器1704的输出对断定动作进行判定的断定判定电路1707；从指令编码中的断定字段内容将控制指定信息进行取出的控制指定信息抽出电路1708；从断定字段内容中的对断定动作进行分配的信息及对控制指定信息分配的信息的区分和动作模式、对断定判定电路1707和控制指定信息抽出电路1708的动作进行指示的断定控制电路1709；利用控制指定信息进行程序处理量测定的程序处理量测定电路1710；可参照测定结果的程序处理量测定结果参照寄存器1711；利用测定结果对程序所需处理量进行判定并将结果进行输出的程序处理量判定电路1712；定义动作模式的动作模式设定寄存器1713；由程序所需处理量判定结果进行控制的时钟频率/电源电压控制电路1714；时钟发生电路1715；电源1716构成。
本微处理器的寄存器、断定动作、动作模式及流水线构成与图6、图7、图8、图9、图10相同，但低电力模式中根据控制指定信息从程序处理量判定电路算出所需程序处理量、进行时钟频率/电源电压控制之点是不同的。
利用程序所需处理量判定电路1712的时钟频率/电源电压控制，可如图20的本发明的实施形态4的对程序处理量进行测定而进行低电压动作控制的说明图、图21A的表示本发明的实施形态4的程序处理量测定结果的图、图21B的表示本发明的实施形态4的处理量控制的图那样地实现。这里，设定有实施利用作为动作模式的P1、P2、P3、P5的处理量测定的低电力模式。本动作模式中的电力控制信息(P1、P2、P3、P5)的含义定义如下。
P1：将处理量计数器复位。
P2：处理量计数器的增加开始。
P3：处理量计数器的增加停止。
P5：5指令后利用处理量计数器的值对时钟频率/电源电压进行控制更新。
首先，在程序处理量测定电路1710中，设有处理量计数器1801，由电力控制信息对处理量计数器进行控制，对程序处理量象程序处理量测定结果1802那样进行测定。
然后，在程序处理量判定电路1712内，事先设定程序需要到何时为止是执行结束的信息、即结束期限信息1803。通过利用该结束期限信息1803和处理量测定结果算出程序动作的所需最低限处理量1804，可进行从时钟频率/电源电压控制电路1714输出的控制信号定时1805的延长处理1807等的控制。另外，时钟频率/电源电压控制一般需要用于起动和电源稳定化的时间，需要在数循环之前发生事件。在本实施形态中，如时钟频率/电源电压控制定时1806所示，需要在4个循环之前发生事件。因此，考虑到流水线级，则需要在5指令之前指定时钟频率/电源电压的控制更新，但如上所述，电力控制信息P5是指示5指令后的控制更新，故可进行控制。
另外，在程序动作中可通过程序处理量测定结果参照寄存器1711对程序处理量测定结果进行参照，可如图22A的本发明的实施形态4的根据程序处理量测定结果进行动作控制的说明图、图22B的本发明的实施形态4的也考虑了有无执行断定动作的处理量判定的图那样，也可根据处理量实现决定程序动作。图22A例示了在由模块A、B、C构成的程序中，在根据模块A的处理量来判定究竟起动模块B、C中的哪一方时使用参照寄存器的操作数REF1901的情况。
又，图22B，通过利用作为动作模式的P0、P1、P2、P3、P4、P5、P6、P7进行以下定义，可实现考虑了是否执行断定动作的处理量判定的例子。
P0：C0断定动作及执行时使处理量计数器增加。
P1：C1断定动作及执行时使处理量计数器增加。
P2：C2断定动作及执行时使处理量计数器增加。
P3：C3断定动作及执行时使处理量计数器增加。
P4：C4断定动作及执行时使处理量计数器增加。
P5：C5断定动作及执行时使处理量计数器增加。
P6：C6断定动作及执行时使处理量计数器增加。
P7：C7断定动作及执行时使处理量计数器增加。
如上所述，采用本发明，具有每个执行指令的程序的指令编码包含指定指令执行控制功能的标识符的第1指令组和包含控制指定信息1或2以上的第2指令组，通过根据指令执行控制功能以单位指令进行各控制电路的低电力动作，不增加电路规模和解码时间，对指令解码的流水线级、及时间上优先的流水线级进行控制，实现微处理器的低电力动作。

Claims (11)

1.一种低电力动作控制装置，搭载在具有利用条件标识符的指令条件执行功能的微处理器上并对微处理器的低电力动作进行控制，其特征在于，
具有在输入微处理器的指令解码的特定位字段中含有对用于指令执行控制功能的标识符进行选择的指令执行控制功能信息的第1指令组和在所述特定位字段中包含有用于低电力控制的控制指定信息(302)的1或2以上的第2指令组，
包括：切换指令组以使通常动作时执行第1指令组、低电力动作时执行第2指令组的动作模式切换电路；
在第1指令组模式时读取与所述指令执行控制功能信息对应的标识符以对指令执行控制功能动作进行识别的断定判定电路(407)；
在第2指令组模式时对读取所述控制指定信息以对进行低电力动作的控制电路的控制指定信息进行抽出的控制指定信息抽出电路(408)；
利用所述控制指定信息并进行各控制电路的低电力动作的控制动作执行装置，
事先使执行指令的单位程序中具有指令执行控制功能信息和控制指定信息，通过根据控制指定信息以单位指令进行各控制电路的低电力动作，能以单位指令对所述微处理器的低电力动作进行控制。
2.一种低电力动作控制装置，搭载在具有利用条件标识符的指令条件执行功能的微处理器上并对微处理器的低电力动作进行控制，其特征在于，
具有在输入微处理器的指令解码的特定位字段中含有对用于指令执行控制功能的标识符进行选择的指令执行控制功能信息的第1指令组和在所述特定位字段中包含有用于低电力控制的控制指定信息(302)的1或2以上的第2指令组，
其中，控制装置包括：切换指令组以使通常动作时执行第1指令组、低电力动作时执行第2指令组的动作模式切换电路；
在第2指令组模式中读取所述控制指定信息以抽出控制电路的控制指定信息的控制指定信息抽出电路；
在第1指令组模式时读取与所述指令执行控制功能信息对应的标识符以对指令执行控制功能动作进行识别的断定判定电路(1507)根据所述控制指定信息抽出电路抽出的控制指定信息产生事件的事件发生装置(1510)；
接受所述事件后进行与所述事件对应的各控制电路的低电力动作的控制动作执行装置，
事先使执行指令的单位程序中具有指令执行控制功能信息和控制指定信息，通过根据控制指定信息以单位指令进行各控制电路的低电力动作，能以单位指令对所述微处理器的低电力动作进行控制。
3.如权利要求1或2所述的低电力动作控制装置，其特征在于，
所述控制电路是对程序的特定部分中的动作停止部分进行判定的动作停止判定装置，
所述控制动作执行装置是从动作停止判定装置的判定结果对微处理器的任意处进行动作停止控制的动作停止控制装置(410)，
通过对微处理器的任意部分进行动作停止控制，能以单位指令对微处理器的低电力动作进行控制。
4.如权利要求1或2所述的低电力动作控制装置，其特征在于，
所述控制电路是对程序的特定部分的电源电压的控制执行进行判定的电源电压判定装置，
所述控制动作执行装置是根据电源电压判定装置的判定结果进行微处理器的电源电压控制的电源电压控制装置(413)，
通过进行微处理器的电源电压控制，能以单位指令对微处理器的低电力动作进行控制。
5.如权利要求1或2所述的低电力动作控制装置，其特征在于，
所述控制电路是对程序的特定部分的基板电压的控制执行进行判定的基板电压判定装置，
所述控制动作执行装置是根据基板电压判定装置的判定结果对微处理器的基板电压进行控制的基板电压控制装置(415)，
通过对微处理器的基板电压进行控制，能以单位指令对微处理器的低电力动作进行控制。
6.如权利要求1或2所述的低电力动作控制装置，其特征在于，
所述控制电路是对程序的特定部分的时钟频率控制进行判定的时钟频率判定装置，
所述控制动作执行装置是根据时钟频率判定装置的判定结果进行时钟频率控制的时钟频率控制装置(417)，
通过对微处理器的时钟频率进行控制，能以单位指令对微处理器的低电力动作进行控制。
7.如权利要求2所述的低电力动作控制装置，其特征在于，在作为与具有所述事件发生装置的微处理器不同的微处理器(1515)的1或2以上的对象微处理器或数据处理装置中，具有对作为所述控制动作执行装置的所述对象微处理器或数据处理装置的低电力动作进行控制的动作控制装置(1513)，通过具有所述事件发生装置的微处理器，对所述对象微处理器或数据处理装置的低电力控制动作进行控制。
8.如权利要求2所述的低电力动作控制装置，其特征在于，在作为与具有所述事件发生装置的微处理器不同的微处理器(1515)的1或2以上的对象微处理器或数据处理装置中，具有通过对作为所述控制动作执行装置的所述对象微处理器或数据处理装置的电力供给进行控制以对低电力控制动作进行控制的电源供给控制装置(1514)，通过具有所述事件发生装置的微处理器，对所述对象微处理器或数据处理装置的低电力控制动作进行控制。
9.如权利要求1或2所述的低电力动作控制装置用的程序最佳化装置，是生成所述指令编码的微处理器程序最佳化装置，其特征在于，
包括：
通过微处理器的消耗电力信息算出动作停止控制或电源电压控制或基板电压控制或时钟频率控制的消耗电力的消耗电力算出装置；
利用所述消耗电力算出各指令的动作控制电路候补的消耗电力的动作控制候补算出装置(1001)；
对各指令的动作控制电路进行选择以使所述消耗电力为最小的切换判定装置(1002)，
所述动作停止控制是所述控制动作执行装置根据动作停止判定装置的判定结果对微处理器的任意部分进行的动作停止控制；所述电源电压控制是所述控制动作执行装置根据电源电压判定装置的判定结果对微处理器进行的电源电压控制；所述基板电压控制是所述控制动作执行装置根据基板电压判定装置的判定结果对微处理器进行的基板电压控制；所述时钟频率控制是所述控制动作执行装置根据时钟频率判定装置的判定结果进行的时钟频率控制，通过插入对所述第1指令组和所述第2指令组进行切换的指令组切换指令，决定所述第2指令组的所述控制指定信息，使进行低电力动作控制的程序的构成最佳化。
10.一种低电力动作控制装置，搭载在具有利用条件标识符的指令条件执行功能的微处理器上并对微处理器的低电力动作进行控制，其特征在于，
具有在输入微处理器的指令解码的特定位字段中含有对用于指令执行控制功能的标识符进行选择的指令执行控制功能信息的第1指令组和在所述特定位字段中包含有用于低电力控制的控制指定信息的1或2以上的第2指令组，
包括：切换指令组以使通常动作时执行第1指令组、低电力动作时执行第2指令组的动作模式切换电路；
在第1指令组模式时读取与所述指令执行控制功能信息对应的标识符以对指令执行控制功能动作进行识别的断定判定电路(1707)；
在第2指令组模式时对读取所述控制指定信息以进行低电力动作的控制电路的控制指定信息进行抽出的控制指定信息抽出电路(1708)；
利用所述控制指定信息对程序的特定部分的处理量进行测定的程序处理量测定装置(1710)；
从所述处理量对每一程序的最佳消耗电力进行判定的处理量判定装置(1712)；
为成为最佳消耗电力而对程序执行时的频率和电源电压进行控制的频率/电源控制装置(1714)，
通过对与各指令对应的程序的处理量进行测定，以单位指令对微处理器的低电力动作进行控制。
11.一种低电力动作控制装置，搭载在具有利用条件标识符的指令条件执行功能的微处理器上并对微处理器的低电力动作进行控制，其特征在于，
具有在输入微处理器的指令解码的特定位字段中含有对用于指令执行控制功能的标识符进行选择的指令执行控制功能信息的第1指令组和在所述特定位字段中包含有用于低电力控制的控制指令信息的1或2以上的第2指令组，
包括：切换指令组以使通常动作时执行第1指令组、低电力动作时执行第2指令组的动作模式切换电路；
在第1指令组模式时读取与所述指令执行控制功能信息对应的标识符以对指令执行控制功能动作进行识别的断定判定电路(1707)；
第2指令组模式时对读取所述控制指定信息以进行低电力动作的控制电路的控制指定信息进行抽出的控制指定信息抽出电路(1708)；
利用所述控制指定信息对程序的特定部分的处理量进行测定的程序处理量测定装置(1710)；
用微处理器的程序中的变量的形式对所述处理量进行参照的处理量参照装置，
在程序执行中对程序动作的各单位指令所能得到的程序处理量进行参照。
CNB2004100033321A 2003-01-28 2004-01-21 低电力动作控制装置及程序最佳化装置 Expired - Fee Related CN1272704C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003018106 2003-01-28
JP2003018106A JP4412905B2 (ja) 2003-01-28 2003-01-28 低電力動作制御装置、およびプログラム最適化装置

Publications (2)

Publication Number Publication Date
CN1530826A CN1530826A (zh) 2004-09-22
CN1272704C true CN1272704C (zh) 2006-08-30

Family

ID=32652829

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100033321A Expired - Fee Related CN1272704C (zh) 2003-01-28 2004-01-21 低电力动作控制装置及程序最佳化装置

Country Status (5)

Country Link
US (2) US7100063B2 (zh)
EP (2) EP1443394A3 (zh)
JP (1) JP4412905B2 (zh)
KR (1) KR20040069277A (zh)
CN (1) CN1272704C (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4412905B2 (ja) * 2003-01-28 2010-02-10 パナソニック株式会社 低電力動作制御装置、およびプログラム最適化装置
JP4189882B2 (ja) * 2004-05-11 2008-12-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 記録媒体、情報処理装置、制御方法、及びプログラム
US7975131B2 (en) 2005-12-23 2011-07-05 Koninklijke Kpn N.V. Processor lock
TW200813744A (en) * 2006-02-16 2008-03-16 Technology Properties Ltd Asynchronous computer communication
KR100934215B1 (ko) 2007-10-29 2009-12-29 한국전자통신연구원 이벤트 처리 명령어 세트 기반의 마이크로프로세서 및 이를이용한 이벤트 처리 방법
JP5395383B2 (ja) * 2008-08-21 2014-01-22 株式会社東芝 パイプライン演算プロセッサを備える制御システム
JP2010231306A (ja) * 2009-03-26 2010-10-14 Nec Corp コンピュータシステム、ハードウェアリソース制御方法及びそのプログラム
US9588881B2 (en) * 2011-05-16 2017-03-07 Cypress Semiconductor Corporation Stack processor using a ferroelectric random access memory (F-RAM) for code space and a portion of the stack memory space having an instruction set optimized to minimize processor stack accesses
TWI512613B (zh) * 2011-11-23 2015-12-11 Soft Machines Inc 多引擎微處理器之加速編碼最佳化器
US9436250B1 (en) * 2011-12-19 2016-09-06 Altera Corporation Apparatus for improving power consumption of communication circuitry and associated methods
US9098271B2 (en) * 2012-02-05 2015-08-04 Jeffrey R. Eastlack Autonomous microprocessor re-configurability via power gating pipelined execution units using static profiling
US9519330B2 (en) * 2013-10-22 2016-12-13 Wisconsin Alumni Research Foundation Energy-efficient multicore processor architecture for parallel processing
JP6183251B2 (ja) * 2014-03-14 2017-08-23 株式会社デンソー 電子制御装置
CN105471478B (zh) * 2015-09-28 2019-01-04 小米科技有限责任公司 报文发送方法、报文接收方法及装置
TWI697841B (zh) * 2018-12-18 2020-07-01 新唐科技股份有限公司 控制電路及快速設定電源模式的方法
WO2021035006A1 (en) * 2019-08-20 2021-02-25 Northrop Grumman Systems Corporation Simd controller and simd predication scheme

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US677654A (en) * 1901-04-08 1901-07-02 Standard Coupler Co Draft or buffing rigging.
US5440747A (en) * 1993-09-27 1995-08-08 Hitachi America, Ltd. Data processor with control logic for storing operation mode status and associated method
JP2778583B2 (ja) 1996-05-30 1998-07-23 日本電気株式会社 低消費電力マイクロプロセッサ
US6012138A (en) * 1997-12-19 2000-01-04 Lsi Logic Corporation Dynamically variable length CPU pipeline for efficiently executing two instruction sets
US6219796B1 (en) * 1997-12-23 2001-04-17 Texas Instruments Incorporated Power reduction for processors by software control of functional units
DE69838374T2 (de) * 1997-12-23 2008-05-29 Texas Instruments Inc., Dallas Prozessor und Verfahren zum Verringern von dessen Energieverbrauch
US6535984B1 (en) * 1998-11-25 2003-03-18 Texas Instruments Incorporated Power reduction for multiple-instruction-word processors with proxy NOP instructions
US6477654B1 (en) * 1999-04-06 2002-11-05 International Business Machines Corporation Managing VT for reduced power using power setting commands in the instruction stream
US6438700B1 (en) * 1999-05-18 2002-08-20 Koninklijke Philips Electronics N.V. System and method to reduce power consumption in advanced RISC machine (ARM) based systems
JP2001184208A (ja) 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 低電力マイクロプロセッサおよびプログラム低電力化方法
GB2367915B (en) 2000-10-09 2002-11-13 Siroyan Ltd Instruction sets for processors
JP3578735B2 (ja) * 2001-08-02 2004-10-20 松下電器産業株式会社 情報処理装置及び情報処理方法
US6859886B1 (en) * 2001-10-02 2005-02-22 Lsi Logic Corporation IO based embedded processor clock speed control
FI20011947A (fi) * 2001-10-05 2003-04-06 Nokia Corp Menetelmä suorittimen toiminnan ohjaamiseksi ja suoritin
US6892312B1 (en) * 2001-10-30 2005-05-10 Lsi Logic Corporation Power monitoring and reduction for embedded IO processors
JP2003186567A (ja) * 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd マイクロプロセッサ
JP4412905B2 (ja) * 2003-01-28 2010-02-10 パナソニック株式会社 低電力動作制御装置、およびプログラム最適化装置

Also Published As

Publication number Publication date
US7430678B2 (en) 2008-09-30
EP1443394A2 (en) 2004-08-04
US7100063B2 (en) 2006-08-29
KR20040069277A (ko) 2004-08-05
EP2017722A1 (en) 2009-01-21
JP4412905B2 (ja) 2010-02-10
CN1530826A (zh) 2004-09-22
US20040187040A1 (en) 2004-09-23
EP1443394A3 (en) 2008-01-23
US20070168685A1 (en) 2007-07-19
JP2004234038A (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
CN1272704C (zh) 低电力动作控制装置及程序最佳化装置
CN1532666A (zh) 信息处理装置、该装置的时钟脉冲控制方法及控制程序
CN1284129C (zh) 显示系统及显示控制器
CN1159021A (zh) 系统时钟确定装置
CN1166177C (zh) 电视电影视频信号检测装置
CN1637748A (zh) 可重配置电路、具备可重配置电路的处理装置
CN1770111A (zh) 具有温度传感器的处理器系统及其控制方法
CN1549976A (zh) 通用串行端口体系结构和系统
CN1790376A (zh) 信息处理装置、输入设备以及方法、程序和信息处理系统
CN1877532A (zh) 编译装置
CN1993670A (zh) 信息处理装置
CN1303524C (zh) 可变流水线级数的数据处理装置
CN1508709A (zh) 仲裁电路和数据处理系统
CN1975662A (zh) 算术运算单元、信息处理设备和算术运算方法
CN1503142A (zh) 控制高速缓存的高速缓存系统和高速缓存控制装置
CN1262122C (zh) 编码装置及方法
CN1610881A (zh) Gui应用开发支持设备、gui显示设备和方法及计算机程序
CN1517868A (zh) 信息处理装置、方法和程序
CN1700201A (zh) 图像处理装置、图像处理系统、图像处理方法
CN1755661A (zh) 信息处理装置以及方法和程序
CN1286005C (zh) 微处理器
CN1485741A (zh) 信息处理装置以及电子设备
CN1734415A (zh) 分枝预测装置及分枝预测方法
CN1202473C (zh) 具有中断控制功能的信息处理方法和信息处理装置
CN101031884A (zh) 处理器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060830

Termination date: 20180121

CF01 Termination of patent right due to non-payment of annual fee