JP2010231306A - コンピュータシステム、ハードウェアリソース制御方法及びそのプログラム - Google Patents
コンピュータシステム、ハードウェアリソース制御方法及びそのプログラム Download PDFInfo
- Publication number
- JP2010231306A JP2010231306A JP2009075696A JP2009075696A JP2010231306A JP 2010231306 A JP2010231306 A JP 2010231306A JP 2009075696 A JP2009075696 A JP 2009075696A JP 2009075696 A JP2009075696 A JP 2009075696A JP 2010231306 A JP2010231306 A JP 2010231306A
- Authority
- JP
- Japan
- Prior art keywords
- program
- hardware
- instruction
- hardware resource
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
- Power Sources (AREA)
Abstract
【課題】 最適なハードウェアリソースの停止及び起動を行うことにより、プログラム実行における待ち時間を最小化することで低消費電力を実現する。
【解決手段】 コンピュータシステム1は、プログラムのコンパイルを行うコンパイル処理部10と、コンパイルしたプログラムを実行するシステム部20とを含み、コンパイル処理部10が、プログラムで使用するハードウェアリソースのハードウェア情報を参照して、ハードウェアリソースの起動命令と停止命令を、プログラムに埋め込む手段を含み、システム部20が、プログラムに埋め込まれた起動命令と停止命令に基づいて、ハードウェアリソースの起動と停止を制御する起動停止制御手段を含む。
【選択図】 図1
【解決手段】 コンピュータシステム1は、プログラムのコンパイルを行うコンパイル処理部10と、コンパイルしたプログラムを実行するシステム部20とを含み、コンパイル処理部10が、プログラムで使用するハードウェアリソースのハードウェア情報を参照して、ハードウェアリソースの起動命令と停止命令を、プログラムに埋め込む手段を含み、システム部20が、プログラムに埋め込まれた起動命令と停止命令に基づいて、ハードウェアリソースの起動と停止を制御する起動停止制御手段を含む。
【選択図】 図1
Description
本発明は、コンピュータシステムに関し、特に低消費電力化を実現するコンピュータシステム、ハードウェアリソース制御方法及びそのプログラムに関する。
ハードウェアリソースを停止、もしくは低速運転させて消費電力を低減させる技術、及び必要時に起動させる技術は既に複数開示されており、プログラム上のコーディングや、コンパイラ等の命令変換装置の解析に基づく自動制御等の技術がある。
例えば特許文献1には、コンパイラによる命令変換方法について、コンパイラ等が命令プログラムを解析し電力制御命令を自働挿入する技術が開示されている。また、特許文献2には、高速化の目的でスケジューリングされた結果発生したアイドル時間を利用し、各プログラムブロックの実行時期に間に合う程度にクロック周波数を調整することで低消費電力化を実現する技術が開示されている。
さらに、特許文献3に開示の技術には、コンパイラ等によって、プログラム中の各命令の実行に必要とするハードウェアリソースをコンパイル時に検出し、この結果に基づいてプログラムの実行に不要なハードウェアリソースのクロック入力を停止あるいは低周波数に設定する命令を生成することにより低消費電力化を実現する技術が開示されている。
上述したように、プログラム実行に不要となるハードウェアリソースを停止し、低消費電力を実現する方式は既に提案されている。しかしこれらの技術は、ハードウェアリソースが停止に要する停止処理時間、及び起動に要する起動処理時間を考慮していなため、最適なハードウェアリソースの停止及び起動は困難である。
ハードウェアリソースは、起動命令を受けてから起動が完了するまでには起動処理時間が発生し、プログラムは、ハードウェアリソースの起動命令を出してから起動が完了するまで処理を中止せねばならず、起動処理時間まで考慮した上で起動のタイミングを算出しなければ、最適な低消費電力化は困難である。
また、一度ハードウェアリソースを停止して、再度起動するような場合、ハードウェアリソースの停止処理時間と起動処理時間によっては、停止をせずに起動させたままのほうが待ち時間が発生しないということも考えられ、単に不必要になったら停止する、必要になったら起動するという手法では最適な低消費電力化は困難である。
(発明の目的)
本発明の目的は、最適なハードウェアリソースの停止及び起動を行うことにより、プログラム実行における待ち時間を最小化することで低消費電力を実現するコンピュータシステム、ハードウェアリソース制御方法及びそのプログラムを提供することにある。
本発明の目的は、最適なハードウェアリソースの停止及び起動を行うことにより、プログラム実行における待ち時間を最小化することで低消費電力を実現するコンピュータシステム、ハードウェアリソース制御方法及びそのプログラムを提供することにある。
本発明によるコンピュータシステムは、プログラムのコンパイルを行うコンパイル処理部と、コンパイルしたプログラムを実行するシステム部とを含み、コンパイル処理部が、プログラムで使用するハードウェアリソースのハードウェア情報を参照して、ハードウェアリソースの起動命令と停止命令を、プログラムに埋め込む手段を含み、システム部が、プログラムに埋め込まれた起動命令と停止命令に基づいて、ハードウェアリソースの起動と停止を制御する起動停止制御手段を含む。
本発明によるハードウェアリソース制御方法は、プログラムのコンパイルを行うコンパイル処理部と、コンパイルしたプログラムを実行するシステム部とを備えるコンピュータシステムのハードウェアリソース制御方法であって、プログラムで使用するハードウェアリソースのハードウェア情報を参照して、ハードウェアリソースの起動命令と停止命令を、プログラムに埋め込むステップと、プログラムに埋め込まれた起動命令と停止命令に基づいて、ハードウェアリソースの起動と停止を制御するステップとを有する。
本発明によるプログラムは、プログラムのコンパイルを行うコンパイル処理部と、コンパイルしたプログラムを実行するシステム部とを備えるコンピュータシステム上で実行されるプログラムであって、コンピュータシステムに、プログラムで使用するハードウェアリソースのハードウェア情報を参照して、ハードウェアリソースの起動命令と停止命令を、プログラムに埋め込む処理と、プログラムに埋め込まれた起動命令と停止命令に基づいて、ハードウェアリソースの起動と停止を制御する処理と、を実行させる。
本発明によれば、コンパイラにより、ハードウェア情報に基づいてハードウェアリソースの停止制御及び起動制御を行うことにより、適切なハードウェアリソース制御が可能となり、最適な消費電力化を実現することができる。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態によるコンピュータシステムを示すブロック図である。図1を参照すると、第1の実施の形態に係るコンピュータシステムは、プログラムのコンパイルを行うコンパイル処理部10、プログラムを実行するシステム部20を含む。
図1は、本発明の第1の実施の形態によるコンピュータシステムを示すブロック図である。図1を参照すると、第1の実施の形態に係るコンピュータシステムは、プログラムのコンパイルを行うコンパイル処理部10、プログラムを実行するシステム部20を含む。
コンピュータシステム1は、コンパイル処理部10でプログラムをコンパイルし、システム部20でプログラムを実行する機能を有する。
コンパイル処理部10は、プログラムを格納するプログラム記憶部11、コンパイラ12、実行コード記憶部13、ハードウェア情報記憶部14を含み、ハードウェア情報記憶部14に格納したハードウェア情報を参照してプログラム記憶部11のプログラムをコンパイルし、実行コード記憶部13に実行コードを出力する機能を有する。
コンパイラ12は、プログラム記憶部11のプログラムをシステム部20において実行する際に、ハードウェアリソース22の適切な停止及び起動を行うために、ハードウェア構成情報記憶部14のハードウェア情報に基づいて、コンパイルを行う機能を有する。具体的には、コンパイラ12は、命令プログラムを解析し、ハードウェア情報14を参照することで停止命令、起動命令を埋め込むかどうか、及び停止命令、起動命令を埋め込む場合は命令文の埋め込み位置を決定し、コンパイル後にハードウェアリソース22の停止命令、及び起動命令を埋め込んだ実行コードを実行コード記憶部13に出力する。
プログラム記憶部11、コンパイラ12、及び実行コード記憶部13については本発明の技術分野における当業者にとってよく知られており、方式そのものは本発明と直接関係しないため、その詳細については省略する。
ハードウェア情報記憶部14は、システム部20のハードウェア情報を保持している。具体的には、ハードウェアの構成情報、ハードウェア動作中に停止及び起動が可能なハードウェアリソースの情報、ハードウェアリソース毎の停止処理時間情報及び起動処理時間情報を有するハードウェア情報を保持している。なお、これらハードウェア情報については、例えばプロセッサメーカーより提供されているものを利用することが可能である。
停止及び起動することが可能なハードウェアリソースとは、利用可能な全ハードウェアリソース中において、ハードウェア動作中であっても停止、起動が行えるハードウェアリソースを意味する。例えば、マルチコアCPUを想定した場合、コア毎の停止、起動は可能であり、これが停止、起動ができるハードウェアリソースに該当する。反対に、CPU全体へ電力を供給しているハードウェアリソースはハードウェア動作中には停止することができないため、停止、起動が行えないハードウェアリソースに該当する。
また、停止処理時間情報、起動処理時間情報とは、ハードウェアリソースが停止、起動を開始してから停止完了、起動完了までに要する時間の情報である。
なお、上述したプログラム記憶部11、コンパイラ12、及び実行コード記憶部13については当業者にとってよく知られており、方式そのものは本発明と直接関係しないため、その詳細については省略する。
システム部20は、起動・停止制御部21、ハードウェアリソース22を含む。
システム部20は、実行コード記憶部13に保存されている実行コードに従いプログラムを実行する機能を有する。なお、システム部20は、プロセッサやメモリを含むシステム全体だけでなく、単一のプロセッサチップ、単一のコアなど、1つのユニットとして区分可能ないずれかのユニットを表している。
起動・停止制御部21は、実行コード中の停止命令、及び起動命令に従い、ハードウェアリソース22中のハードウェアリソース22a〜22nの停止及び起動を制御する機能を有する。起動・停止制御部21は、システム中に専用制御部として設ける方法、システム中のプロセッサが制御する方法などが考えられる。
ハードウェアリソース22は、巨視的には、プロセッサ、メモリ、ネットワークなどのシステム構成要素であり、微視的にはプロセッサ内の機能ユニットや機能ユニット内のゲートなどである。
(第1の実施の形態の動作の説明)
図2、図3のフローチャートを用いて、本実施の形態によるコンピュータシステム1の処理動作を説明する。
図2、図3のフローチャートを用いて、本実施の形態によるコンピュータシステム1の処理動作を説明する。
図2は、本実施の形態のコンピュータシステム1におけるコンパイル処理部10のフローチャートであり、図3はシステム部20のフローチャートである。
まず、プログラムがコーディングにより生成され、プログラム記憶部11に保存される(ステップ201)。プログラムについては当業者により広く知られており、プログラムの詳細については省略する。
コンパイラ12は、プログラム記憶部11に保存されているプログラムと、ハードウェア情報記憶部14が保持しているハードウェア情報に基づき、ハードウェアリソース22中のハードウェアリソース22a〜22nの動作率を見積る(ステップ202)。ここでいう動作率の見積もりとは、プログラム11の実行中において、例えばハードウェアリソース22aは時間Aから時間Bまでは全く動作しないといった情報や、ハードウェアリソース22bは時間C以後動作率が著しく低くなるといった動作を見積る処理である。
コンパイラ12は、動作率の見積もり結果に従い、プログラム記憶部11に保存されているプログラムを実行コードに変換するとともに、ハードウェアリソース22中のハードウェアリソース22a〜22nの停止命令、及び起動命令を、停止処理時間、起動処理時間を考慮した位置に埋め込み、制御命令が埋め込まれた実行コードを実行コード記憶部13に保存する(ステップ203、204)。
例えば、ハードウェアリソース22aを時間Aで停止して時間Bで再び起動させたいときは、時間Aに停止命令がだされる位置に停止命令を埋め込み、起動においては、ハードウェアリソース22aの起動処理時間がXtとすると、時間(BーXt)に起動命令が出される位置に起動命令を埋め込む。このように、起動を完了させたいタイミング(時間B)から起動に要する時間(Xt)を差引いたポイント(時間(B−Xt))に起動命令を埋め込むことで、時間Bの時点でハードウェアリソース22aの起動が完了した状態にすることができる。
システム部20は、実行コード記憶部13の実行コードの命令処理を開始する(ステップ301)。
実行コードの命令実行の各ステップにおいて、実行される命令が停止命令である場合(ステップ302)、起動・停止制御部21は、停止命令で指定されたハードウェアリソース22中のハードウェアリソースを停止させる制御を行う(ステップ303)。
また、実行コードの命令実行の各ステップにおいて、実行される命令が起動命令である場合(ステップ304)、起動・停止制御部21は、起動命令で指定されたハードウェアリソース22中の当該ハードウェアリソースを起動させる制御を行う(ステップ305)。
システム部20は、実行コードの全命令処理の終了判定を行い、処理継続の場合ステップ301から命令実行ステップを繰返す(ステップ306)。命令実行ステップについては当業者により広く知られており、仕組みの詳細については省略とする。
(第1の実施の形態による効果)
本実施の形態によれば、ハードウェア情報のハードウェアリソースの停止処理時間、起動処理時間を用いて、コンパイラによるハードウェアリソースの停止制御、及び起動制御を行うことにより、プログラム実行における待ち時間を最小化することがで、これにより低消費電力化を効果的に実現することができる。
本実施の形態によれば、ハードウェア情報のハードウェアリソースの停止処理時間、起動処理時間を用いて、コンパイラによるハードウェアリソースの停止制御、及び起動制御を行うことにより、プログラム実行における待ち時間を最小化することがで、これにより低消費電力化を効果的に実現することができる。
また、本実施の形態によれば、プログラムを実行するシステムを対象としてコンパイルを行うことにより、システムに最適なハードウェアリソースの起動・停止制御が行える。
次に、コンピュータシステム1のハードウェア構成例について、図4を参照して説明する。図4は、コンピュータシステム1のハードウェア構成例を示すブロック図である。
図4を参照すると、コンピュータシステム1は、一般的なコンピュータ装置と同様のハードウェア構成であり、CPU(Central Processing Unit)401、RAM(Random Access Memory)等のメモリからなる、データの作業領域やデータの一時退避領域に用いられる主記憶部402、ネットワークを介してデータの送受信を行う通信部403、入力装置405や出力装置406及び記憶装置407と接続してデータの送受信を行う入出力インタフェース部404、上記各構成要素を相互に接続するシステムバス408を備えている。記憶装置407は、例えば、ROM(Read Only Memory)、磁気ディスク、半導体メモリ等の不揮発性メモリから構成されるハードディスク装置等で実現される。
本実施の形態によるコンピュータシステム1のコンパイラ12及び起動・停止制御部21は、プログラムを組み込んだ、LSI(Large Scale Integration)等のハードウェア部品である回路部品を実装することにより、その動作をハードウェア的に実現することは勿論として、その機能を提供するプログラムを、補助記憶部407に格納し、そのプログラムを主記憶部402にロードしてCPU401で実行することにより、ソフトウェア的に実現することも可能である。
以上好ましい実施の形態をあげて本発明を説明したが、本発明は必ずしも、上記実施の形態に限定されるものでなく、その技術的思想の範囲内において様々に変形して実施することができる。
1:コンピュータシステム
10:コンパイル処理部
11:プログラム記憶部
12:コンパイラ
13:実行コード記憶部
20:システム部
21:起動・停止制御部
22、22a〜22n:ハードウェアリソース
10:コンパイル処理部
11:プログラム記憶部
12:コンパイラ
13:実行コード記憶部
20:システム部
21:起動・停止制御部
22、22a〜22n:ハードウェアリソース
Claims (18)
- プログラムのコンパイルを行うコンパイル処理部と、コンパイルした前記プログラムを実行するシステム部とを備え、
前記コンパイル処理部が、前記プログラムで使用するハードウェアリソースのハードウェア情報を参照して、前記ハードウェアリソースの起動命令と停止命令を、前記プログラムに埋め込む手段を備え、
前記システム部が、前記プログラムに埋め込まれた前記起動命令と停止命令に基づいて、前記ハードウェアリソースの起動と停止を制御する起動停止制御手段を備えることを特徴とするコンピュータシステム。 - 前記コンパイル処理部は、前記プログラムを解析し、前記ハードウェア情報を参照することにより、前記起動命令、前記停止命令を埋め込む位置を決定し、コンパイル後に前記起動命令、及び停止命令を埋め込んだ実行コードを出力することを特徴とする請求項1に記載のコンピュータシステム。
- 前記コンパイラ処理部は、前記ハードウェア情報に基づき、前記プログラムの実行中における前記ハードウェアリソースの動作率を見積り、当該動作率の見積もりに従い、前記プログラム中に前記ハードウェアリソースの起動命令、及び停止命令を埋め込むことを特徴とする請求項1又は請求項2に記載のコンピュータシステム。
- 前記ハードウェア情報が、動作中に停止及び起動が可能なハードウェアリソースの情報、起動及び停止を開始してから起動及び停止が完了するまでに要する時間の情報を含むことを特徴とする請求項1から請求項3の何れかに記載のコンピュータシステム。
- 前記コンパイル処理部は、前記ハードウェア情報を参照し、前記ハードウェアリソースの起動を完了させたい位置から起動に要する時間を差し引いた位置に前記起動命令を埋め込むことを特徴とする請求項1から請求項4の何れかに記載のコンピュータシステム。
- 前記ハードウェアリソースが、プロセッサ、メモリ、ネットワークを含むシステムの構成要素、プロセッサ内の機能ユニットや機能ユニット内のゲートを含むことを特徴とする請求項1から請求項5の何れかに記載のコンピュータシステム。
- プログラムのコンパイルを行うコンパイル処理部と、コンパイルした前記プログラムを実行するシステム部とを備えるコンピュータシステムのハードウェアリソース制御方法であって、
前記プログラムで使用するハードウェアリソースのハードウェア情報を参照して、前記ハードウェアリソースの起動命令と停止命令を、前記プログラムに埋め込むステップと、
前記プログラムに埋め込まれた前記起動命令と停止命令に基づいて、前記ハードウェアリソースの起動と停止を制御するステップとを有することを特徴とするハードウェアリソース制御方法。 - 前記埋め込みステップで、前記プログラムを解析し、前記ハードウェア情報を参照することにより、前記起動命令、前記停止命令を埋め込む位置を決定し、コンパイル後に前記起動命令、及び停止命令を埋め込んだ実行コードを出力することを特徴とする請求項7に記載のハードウェアリソース制御方法。
- 前記埋め込みステップで、前記ハードウェア情報に基づき、前記プログラムの実行中における前記ハードウェアリソースの動作率を見積り、当該動作率の見積もりに従い、前記プログラム中に前記ハードウェアリソースの起動命令、及び停止命令を埋め込むことを特徴とする請求項7又は請求項8に記載のハードウェアリソース制御方法。
- 前記ハードウェア情報が、動作中に停止及び起動が可能なハードウェアリソースの情報、起動及び停止を開始してから起動及び停止が完了するまでに要する時間の情報を含むことを特徴とする請求項7から請求項9の何れかに記載のハードウェアリソース制御方法。
- 前記埋め込みステップで、前記ハードウェア情報を参照し、前記ハードウェアリソースの起動を完了させたい位置から起動に要する時間を差し引いた位置に前記起動命令を埋め込むことを特徴とする請求項7から請求項10の何れかに記載のハードウェアリソース制御方法。
- 前記ハードウェアリソースが、プロセッサ、メモリ、ネットワークを含むシステムの構成要素、プロセッサ内の機能ユニットや機能ユニット内のゲートを含むことを特徴とする請求項7から請求項11の何れかに記載のハードウェアリソース制御方法。
- プログラムのコンパイルを行うコンパイル処理部と、コンパイルした前記プログラムを実行するシステム部とを備えるコンピュータシステム上で実行されるプログラムであって、
前記コンピュータシステムに、
前記プログラムで使用するハードウェアリソースのハードウェア情報を参照して、前記ハードウェアリソースの起動命令と停止命令を、前記プログラムに埋め込む処理と、
前記プログラムに埋め込まれた前記起動命令と停止命令に基づいて、前記ハードウェアリソースの起動と停止を制御する処理と、を実行させることを特徴とするプログラム。 - 前記埋め込み処理で、前記プログラムを解析し、前記ハードウェア情報を参照することにより、前記起動命令、前記停止命令を埋め込む位置を決定し、コンパイル後に前記起動命令、及び停止命令を埋め込んだ実行コードを出力することを特徴とする請求項13に記載のプログラム。
- 前記埋め込み処理で、前記ハードウェア情報に基づき、前記プログラムの実行中における前記ハードウェアリソースの動作率を見積り、当該動作率の見積もりに従い、前記プログラム中に前記ハードウェアリソースの起動命令、及び停止命令を埋め込むことを特徴とする請求項13又は請求項14に記載のプログラム。
- 前記ハードウェア情報が、動作中に停止及び起動が可能なハードウェアリソースの情報、起動及び停止を開始してから起動及び停止が完了するまでに要する時間の情報を含むことを特徴とする請求項13から請求項15の何れかに記載のプログラム。
- 前記埋め込み処理で、前記ハードウェア情報を参照し、前記ハードウェアリソースの起動を完了させたい位置から起動に要する時間を差し引いた位置に前記起動命令を埋め込むことを特徴とする請求項13から請求項16の何れかに記載のプログラム。
- 前記ハードウェアリソースが、プロセッサ、メモリ、ネットワークを含むシステムの構成要素、プロセッサ内の機能ユニットや機能ユニット内のゲートを含むことを特徴とする請求項13から請求項17の何れかに記載のプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075696A JP2010231306A (ja) | 2009-03-26 | 2009-03-26 | コンピュータシステム、ハードウェアリソース制御方法及びそのプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075696A JP2010231306A (ja) | 2009-03-26 | 2009-03-26 | コンピュータシステム、ハードウェアリソース制御方法及びそのプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010231306A true JP2010231306A (ja) | 2010-10-14 |
Family
ID=43047092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009075696A Pending JP2010231306A (ja) | 2009-03-26 | 2009-03-26 | コンピュータシステム、ハードウェアリソース制御方法及びそのプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010231306A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014059761A (ja) * | 2012-09-18 | 2014-04-03 | Fujitsu Ltd | 半導体集積回路及びコンパイラ |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07505244A (ja) * | 1992-03-31 | 1995-06-08 | セイコーエプソン株式会社 | 高性能cpu/システム用の選択的パワーダウン |
JPH0922318A (ja) * | 1995-07-06 | 1997-01-21 | Hitachi Ltd | プロセッサ及びその制御方法 |
JPH11316690A (ja) * | 1997-12-23 | 1999-11-16 | Texas Instr Inc <Ti> | データプロセッサおよびコンピュータプログラム最適化方法 |
JP2002366351A (ja) * | 2001-06-06 | 2002-12-20 | Nec Corp | スーパースカラ・プロセッサ |
JP2003296123A (ja) * | 2002-01-30 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 電力制御情報を付与する命令変換装置及び命令変換方法、命令変換を実現するプログラム及び回路、変換された命令を実行するマイクロプロセッサ |
JP2004234038A (ja) * | 2003-01-28 | 2004-08-19 | Matsushita Electric Ind Co Ltd | 低電力動作制御装置、およびプログラム最適化装置 |
JP2004318502A (ja) * | 2003-04-16 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 電力制御機能を備えたマイクロプロセッサ及び命令変換装置 |
JP2008040734A (ja) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | 実行コードの生成方法及びプログラム |
-
2009
- 2009-03-26 JP JP2009075696A patent/JP2010231306A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07505244A (ja) * | 1992-03-31 | 1995-06-08 | セイコーエプソン株式会社 | 高性能cpu/システム用の選択的パワーダウン |
JPH0922318A (ja) * | 1995-07-06 | 1997-01-21 | Hitachi Ltd | プロセッサ及びその制御方法 |
JPH11316690A (ja) * | 1997-12-23 | 1999-11-16 | Texas Instr Inc <Ti> | データプロセッサおよびコンピュータプログラム最適化方法 |
JP2002366351A (ja) * | 2001-06-06 | 2002-12-20 | Nec Corp | スーパースカラ・プロセッサ |
JP2003296123A (ja) * | 2002-01-30 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 電力制御情報を付与する命令変換装置及び命令変換方法、命令変換を実現するプログラム及び回路、変換された命令を実行するマイクロプロセッサ |
JP2004234038A (ja) * | 2003-01-28 | 2004-08-19 | Matsushita Electric Ind Co Ltd | 低電力動作制御装置、およびプログラム最適化装置 |
JP2004318502A (ja) * | 2003-04-16 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 電力制御機能を備えたマイクロプロセッサ及び命令変換装置 |
JP2008040734A (ja) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | 実行コードの生成方法及びプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014059761A (ja) * | 2012-09-18 | 2014-04-03 | Fujitsu Ltd | 半導体集積回路及びコンパイラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI432949B (zh) | 經由微架構頻寬節流之處理器電力消耗控制及電壓降 | |
JP4082706B2 (ja) | マルチプロセッサシステム及びマルチグレイン並列化コンパイラ | |
JP5411587B2 (ja) | マルチスレッド実行装置、マルチスレッド実行方法 | |
US10078357B2 (en) | Power gating functional units of a processor | |
JP2008040734A (ja) | 実行コードの生成方法及びプログラム | |
JPH0922318A (ja) | プロセッサ及びその制御方法 | |
JP2007234017A (ja) | 優先順位による不揮発性メモリの演算処理装置及び方法 | |
JP2004259274A (ja) | マシン・コード・ビルダによって得られる電力消費低減 | |
JP2008186175A (ja) | オペレーティングシステムの起動制御方法及び情報処理装置 | |
WO2001090887A1 (fr) | Procede de traitement de programme permettant un traitement haute vitesse au moyen d'un materiel a reconfiguration dynamique et programme permettant d'executer ce procede de traitement | |
JP2009025939A (ja) | タスク制御方法及び半導体集積回路 | |
JP4412905B2 (ja) | 低電力動作制御装置、およびプログラム最適化装置 | |
WO2011027626A1 (ja) | メモリ管理方法、計算機システム及びコンピュータ可読媒体 | |
JP2011197803A (ja) | プログラム実行制御方法 | |
JP2010231306A (ja) | コンピュータシステム、ハードウェアリソース制御方法及びそのプログラム | |
JP2007334497A (ja) | 情報処理装置の省電力化方法、プログラム、およびプログラム実行システム | |
JP5195408B2 (ja) | マルチコアシステム | |
JP2003099148A (ja) | データ処理装置とこれに利用可能なシステム制御装置およびデータ変換方法 | |
JP2009075948A (ja) | マルチコアプロセッサ | |
JP5360506B2 (ja) | マルチコアにおけるプログラミングシステム、その方法及びそのプログラム | |
US7822492B2 (en) | Methods and systems for operating an automated system using a process definition model | |
Campanoni et al. | Dynamic look ahead compilation: a technique to hide jit compilation latencies in multicore environment | |
JP5928272B2 (ja) | 半導体集積回路及びコンパイラ | |
JP2011129147A (ja) | プロセッサシステム、命令列最適化装置、および命令列最適化プログラム | |
JP4131909B2 (ja) | コンパイル方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130701 |