JP2008040734A - 実行コードの生成方法及びプログラム - Google Patents
実行コードの生成方法及びプログラム Download PDFInfo
- Publication number
- JP2008040734A JP2008040734A JP2006213342A JP2006213342A JP2008040734A JP 2008040734 A JP2008040734 A JP 2008040734A JP 2006213342 A JP2006213342 A JP 2006213342A JP 2006213342 A JP2006213342 A JP 2006213342A JP 2008040734 A JP2008040734 A JP 2008040734A
- Authority
- JP
- Japan
- Prior art keywords
- code
- cpu
- cache memory
- amount
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
- G06F8/4432—Reducing the energy consumption
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Devices For Executing Special Programs (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Power Sources (AREA)
Abstract
【解決手段】予め設定したコードを読み込んで、当該コードからCPUの演算量と、キャッシュメモリのアクセス量を解析する手順と、前記演算量とアクセス量に基づいて、前記CPUの実行比率と前記キャッシュメモリのアクセス実行比率を求める手順(S20)と、前記コードのうち、キャッシュメモリのアクセス実行比率が前記CPUの実行比率に比して高い領域を判定する手順(S22)と、前記キャッシュメモリのアクセス実行比率が高い領域に、前記低電力化機能を有効にするコードを付加する手順(S24)と、前記コードから前記計算機で実行可能な実行コードを生成する手順と、を含む。
【選択図】図10
Description
予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する手順と、前記演算量とアクセス量に基づいて、前記CPUの実行比率と前記キャッシュメモリのアクセス実行比率を求める手順と、前記コードのうち、キャッシュメモリのアクセス実行比率が前記CPUの実行比率に比して高い領域を判定する手順と、前記キャッシュメモリのアクセス実行比率が高い領域に、前記低電力化機能を有効にするコードを付加する手順と、前記コードから前記計算機で実行可能な実行コードを生成する手順と、を含む。
CPU負荷比率=メモリアクセス量(サイクル数)/演算量
としてもよい。なお、メモリアクセス量のサイクル数への変換は、主記憶15の転送レートからメモリアクセス量(バイト数)に応じた時間を求め、この時間をCPU11の最大動作周波数からサイクル数へ変換すればよい。
図12、図13は第2の実施形態を示し、前記第1実施形態のCPU11が3次キャッシュメモリ17を備える例を示す。
図14は、第3の実施形態を示し、前記第1実施形態の低電力化コード生成モジュール400をコンパイラに組み込んだもので、その他の構成は前記第1実施形態と同様である。
14 2次キャッシュメモリ14
50 ソースプログラム
200 コンパイラ
300 最適化コード
400 低電力化コード生成モジュール
500 ロードモジュール
Claims (18)
- 低電力化機能を有するCPUと、キャッシュメモリ及び主記憶を含む計算機で実行する実行コードに、前記CPUの低電力化機能を有効にするコードを付加する実行コードの生成する方法であって、
予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する手順と、
前記演算量とアクセス量に基づいて、前記CPUの実行比率と前記キャッシュメモリのアクセス実行比率を求める手順と、
前記コードのうち、キャッシュメモリのアクセス実行比率が前記CPUの実行比率に比して高い領域を判定する手順と、
前記キャッシュメモリのアクセス実行比率が高い領域に、前記低電力化機能を有効にするコードを付加する手順と、
前記コードから前記計算機で実行可能な実行コードを生成する手順と、
を含むことを特徴とする実行コードの生成方法。 - 前記低電力化機能を有効にするコードを付加する手順は、
前記CPUの負荷に比例してCPUの動作周波数または動作電圧を決定する手順と、
前記決定した動作周波数または動作電圧を設定するコードを付加する手順と、
を含むことを特徴とする請求項1に記載の実行コードの生成方法。 - 前記予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する手順は、
予め設定した中間コードを読み込んで、当該中間コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析することを特徴とする請求項1に記載の実行コードの生成方法。 - 前記予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する手順は、
予め設定したソースコードを読み込んで、当該ソースコードから最適化された中間コードを生成する手順と、
前記中間コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析することを特徴とする請求項1に記載の実行コードの生成方法。 - 前記予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する手順は、
前記コードから予め設定した演算領域を分割する手順と、
前記分割した領域毎にCPUの演算量とキャッシュメモリのアクセス量を解析する手順と、
を含むことを特徴とする請求項1に記載の実行コードの生成方法。 - 前記コードから予め設定した演算領域を分割する手順は、
前記コードからループ演算領域を分割する手順と、を含み、
前記分割したループ演算領域毎にCPUの演算量とキャッシュメモリのアクセス量を解析することを特徴とする請求項5に記載の実行コードの生成方法。 - 前記計算機は、前記実行コードを並列的に実行する複数のノードを備え、
前記予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する手順は、
前記コードからループ演算領域を分割する手順を分割する手順と、
前記分割した領域毎にCPUの演算量とキャッシュメモリのアクセス量を解析する手順と、
前記実行コードの並列実行数に応じて変化する前記ループ演算領域の演算ループ長を前記コードから求める手順と、を含み、
前記演算ループ長に応じて前記CPUの演算量とキャッシュメモリのアクセス量を解析する手順と、
を含むことを特徴とする請求項1に記載の実行コードの生成方法。 - 前記低電力化機能を有効にするコードを付加する手順は、
前記実行コードの実行時に、前記演算ループ長に応じて低電力化機能を有効にするコードを実行するか否かを判定する条件分岐命令を付加する手順を含むことを特徴とする請求項7に記載の実行コードの生成方法。 - 前記計算機のキャッシュメモリの容量を設定する手順をさらに含み、
前記予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する手順は、
前記キャッシュメモリの容量に基づいて、キャッシュメモリと前記主記憶との間で転送されるデータ量から前記アクセス量を演算することを特徴とする請求項1に記載の実行コードの生成方法。 - 低電力化機能を有するCPUと、キャッシュメモリ及び主記憶を含む計算機で実行する実行コードに、前記CPUの低電力化機能を有効にするコードを付加するプログラムであって、
予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する処理と、
前記演算量とアクセス量に基づいて、前記CPUの実行比率と前記キャッシュメモリのアクセス実行比率を求める処理と、
前記コードのうち、キャッシュメモリのアクセス実行比率が前記CPUの実行比率に比して高い領域を判定する処理と、
前記キャッシュメモリのアクセス実行比率が高い領域に、前記低電力化機能を有効にするコードを付加する処理と、
前記コードから前記計算機で実行可能な実行コードを生成する処理と、
を計算機に機能させることを特徴とするプログラム。 - 前記低電力化機能を有効にするコードを付加する処理は、
前記CPUの負荷に比例してCPUの動作周波数または動作電圧を決定する処理と、
前記決定した動作周波数または動作電圧を設定するコードを付加する処理と、
を含むことを特徴とする請求項10に記載のプログラム。 - 前記予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する処理は、
予め設定した中間コードを読み込んで、当該中間コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析することを特徴とする請求項10に記載のプログラム。 - 前記予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する処理は、
予め設定したソースコードを読み込んで、当該ソースコードから最適化された中間コードを生成する処理と、
前記中間コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析することを特徴とする請求項10に記載のプログラム。 - 前記予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する処理は、
前記コードから予め設定した演算領域を分割する処理と、
前記分割した領域毎にCPUの演算量とキャッシュメモリのアクセス量を解析する処理と、
を含むことを特徴とする請求項10に記載のプログラム。 - 前記コードから予め設定した演算領域を分割する処理は、
前記コードからループ演算領域を分割する処理と、を含み、
前記分割したループ演算領域毎にCPUの演算量とキャッシュメモリのアクセス量を解析することを特徴とする請求項14に記載のプログラム。 - 前記計算機は、前記実行コードを並列的に実行する複数のノードを備え、
前記予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する処理は、
前記コードからループ演算領域を分割する処理を分割する処理と、
前記分割した領域毎にCPUの演算量とキャッシュメモリのアクセス量を解析する処理と、
前記実行コードの並列実行数に応じて変化する前記ループ演算領域の演算ループ長を前記コードから求める処理と、を含み、
前記演算ループ長に応じて前記CPUの演算量とキャッシュメモリのアクセス量を解析する処理と、
を含むことを特徴とする請求項10に記載のプログラム。 - 前記低電力化機能を有効にするコードを付加する処理は、
前記実行コードの実行時に、前記演算ループ長に応じて低電力化機能を有効にするコードを実行するか否かを判定する条件分岐命令を付加する処理を含むことを特徴とする請求項16に記載のプログラム。 - 前記計算機のキャッシュメモリの容量を設定する処理をさらに含み、
前記予め設定したコードを読み込んで、当該コードから前記CPUの演算量と、キャッシュメモリのアクセス量を解析する処理は、
前記キャッシュメモリの容量に基づいて、キャッシュメモリと前記主記憶との間で転送されるデータ量から前記アクセス量を演算することを特徴とする請求項10に記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006213342A JP4231516B2 (ja) | 2006-08-04 | 2006-08-04 | 実行コードの生成方法及びプログラム |
US11/707,146 US7739530B2 (en) | 2006-08-04 | 2007-02-16 | Method and program for generating execution code for performing parallel processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006213342A JP4231516B2 (ja) | 2006-08-04 | 2006-08-04 | 実行コードの生成方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008040734A true JP2008040734A (ja) | 2008-02-21 |
JP4231516B2 JP4231516B2 (ja) | 2009-03-04 |
Family
ID=39030670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006213342A Expired - Fee Related JP4231516B2 (ja) | 2006-08-04 | 2006-08-04 | 実行コードの生成方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7739530B2 (ja) |
JP (1) | JP4231516B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010231306A (ja) * | 2009-03-26 | 2010-10-14 | Nec Corp | コンピュータシステム、ハードウェアリソース制御方法及びそのプログラム |
JP2017021831A (ja) * | 2010-09-23 | 2017-01-26 | インテル コーポレイション | コア単位電圧及び周波数制御の提供 |
JP2017532686A (ja) * | 2014-10-16 | 2017-11-02 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 新規な低コスト、低電力高性能smp/asmpマルチプロセッサシステム |
US10025368B2 (en) | 2015-08-05 | 2018-07-17 | Fujitsu Limited | Computation apparatus and frequency determination method |
JP2021018585A (ja) * | 2019-07-19 | 2021-02-15 | 富士通株式会社 | 情報処理装置及び情報処理方法 |
US10948969B2 (en) | 2014-10-16 | 2021-03-16 | Futurewei Technologies, Inc. | Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system |
DE112020007310T5 (de) | 2020-06-08 | 2023-06-15 | Mitsubishi Electric Corporation | Informations-verarbeitungssystem und steuerungsverfahren für eininformations-verarbeitungssystem |
JP7436192B2 (ja) | 2019-12-05 | 2024-02-21 | ファナック株式会社 | 制御装置及び産業機械 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2073119A1 (en) * | 2007-04-09 | 2009-06-24 | Panasonic Corporation | Multiprocessor control unit, its control method, and integrated circuit |
WO2009037731A1 (ja) * | 2007-09-21 | 2009-03-26 | Fujitsu Limited | 翻訳装置と翻訳方法および翻訳プログラムとプロセッサコアの制御方法およびプロセッサ |
JP4339907B2 (ja) * | 2007-10-24 | 2009-10-07 | 株式会社日立製作所 | マルチプロセッサ向け最適コード生成方法及びコンパイル装置 |
US8312442B2 (en) * | 2008-12-10 | 2012-11-13 | Oracle America, Inc. | Method and system for interprocedural prefetching |
KR101155202B1 (ko) * | 2009-12-24 | 2012-06-13 | 포항공과대학교 산학협력단 | 멀티 코어 프로세서의 전력 관리 방법, 멀티 코어 프로세서의 전력 관리 방법이 기록된 기록매체 및 이를 실행하는 멀티 코어 프로세서 시스템 |
JP5574816B2 (ja) * | 2010-05-14 | 2014-08-20 | キヤノン株式会社 | データ処理装置及びデータ処理方法 |
JP5618670B2 (ja) | 2010-07-21 | 2014-11-05 | キヤノン株式会社 | データ処理装置及びその制御方法 |
JP5505522B2 (ja) * | 2011-02-01 | 2014-05-28 | 富士通株式会社 | プログラム実行方法 |
JP5794010B2 (ja) * | 2011-07-19 | 2015-10-14 | 富士通株式会社 | 情報処理装置、制御プログラムおよび制御方法 |
US8799693B2 (en) * | 2011-09-20 | 2014-08-05 | Qualcomm Incorporated | Dynamic power optimization for computing devices |
US9098309B2 (en) | 2011-09-23 | 2015-08-04 | Qualcomm Incorporated | Power consumption optimized translation of object code partitioned for hardware component based on identified operations |
GB2503743B (en) * | 2012-07-06 | 2015-08-19 | Samsung Electronics Co Ltd | Processing unit power management |
JP6042170B2 (ja) * | 2012-10-19 | 2016-12-14 | ルネサスエレクトロニクス株式会社 | キャッシュ制御装置及びキャッシュ制御方法 |
CN103853307A (zh) * | 2012-12-04 | 2014-06-11 | 鸿富锦精密工业(深圳)有限公司 | 电子装置及降低处理器系统功耗的方法 |
US10133557B1 (en) * | 2013-01-11 | 2018-11-20 | Mentor Graphics Corporation | Modifying code to reduce redundant or unnecessary power usage |
US9594560B2 (en) * | 2013-09-27 | 2017-03-14 | Intel Corporation | Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain |
US9829957B2 (en) * | 2014-03-26 | 2017-11-28 | Intel Corporation | Performance scalability prediction |
KR101860248B1 (ko) * | 2014-03-27 | 2018-05-21 | 인텔 코포레이션 | 그래픽 처리 유닛 주파수의 동적 조절을 지원하는 방법 및 장치 |
US10180828B2 (en) * | 2014-04-29 | 2019-01-15 | Significs And Elements, Llc | Systems and methods for power optimization of processors |
KR101668564B1 (ko) * | 2015-09-02 | 2016-10-21 | 충북대학교 산학협력단 | 소프트웨어 코드 리팩토링 방법 및 이를 기록한 기록매체 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030014742A1 (en) * | 2001-07-09 | 2003-01-16 | Sasken Communication Technologies Limited | Technique for compiling computer code to reduce energy consumption while executing the code |
JP4131909B2 (ja) | 2001-07-26 | 2008-08-13 | 株式会社東芝 | コンパイル方法 |
US6795781B2 (en) * | 2002-06-27 | 2004-09-21 | Intel Corporation | Method and apparatus for compiler assisted power management |
US7185215B2 (en) * | 2003-02-24 | 2007-02-27 | International Business Machines Corporation | Machine code builder derived power consumption reduction |
US7334143B2 (en) * | 2004-04-19 | 2008-02-19 | Hewlett-Packard Development Company, L.P. | Computer power conservation apparatus and method that enables less speculative execution during light processor load based on a branch confidence threshold value |
WO2006024325A1 (en) * | 2004-08-31 | 2006-03-09 | Freescale Semiconductor, Inc. | Method for estimating power consumption |
US7386739B2 (en) * | 2005-05-03 | 2008-06-10 | International Business Machines Corporation | Scheduling processor voltages and frequencies based on performance prediction and power constraints |
KR100806274B1 (ko) * | 2005-12-06 | 2008-02-22 | 한국전자통신연구원 | 멀티 쓰레디드 프로세서 기반의 병렬 시스템을 위한 적응형실행 방법 |
US7861068B2 (en) * | 2006-03-07 | 2010-12-28 | Intel Corporation | Method and apparatus for using dynamic workload characteristics to control CPU frequency and voltage scaling |
US9582060B2 (en) * | 2006-08-31 | 2017-02-28 | Advanced Silicon Technologies Llc | Battery-powered device with reduced power consumption based on an application profile data |
US7853812B2 (en) * | 2007-02-07 | 2010-12-14 | International Business Machines Corporation | Reducing power usage in a software application |
-
2006
- 2006-08-04 JP JP2006213342A patent/JP4231516B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-16 US US11/707,146 patent/US7739530B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010231306A (ja) * | 2009-03-26 | 2010-10-14 | Nec Corp | コンピュータシステム、ハードウェアリソース制御方法及びそのプログラム |
JP2017021831A (ja) * | 2010-09-23 | 2017-01-26 | インテル コーポレイション | コア単位電圧及び周波数制御の提供 |
JP2017532686A (ja) * | 2014-10-16 | 2017-11-02 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 新規な低コスト、低電力高性能smp/asmpマルチプロセッサシステム |
US10928882B2 (en) | 2014-10-16 | 2021-02-23 | Futurewei Technologies, Inc. | Low cost, low power high performance SMP/ASMP multiple-processor system |
US10948969B2 (en) | 2014-10-16 | 2021-03-16 | Futurewei Technologies, Inc. | Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system |
US10025368B2 (en) | 2015-08-05 | 2018-07-17 | Fujitsu Limited | Computation apparatus and frequency determination method |
JP2021018585A (ja) * | 2019-07-19 | 2021-02-15 | 富士通株式会社 | 情報処理装置及び情報処理方法 |
JP7230719B2 (ja) | 2019-07-19 | 2023-03-01 | 富士通株式会社 | 情報処理装置及び情報処理方法 |
JP7436192B2 (ja) | 2019-12-05 | 2024-02-21 | ファナック株式会社 | 制御装置及び産業機械 |
DE112020007310T5 (de) | 2020-06-08 | 2023-06-15 | Mitsubishi Electric Corporation | Informations-verarbeitungssystem und steuerungsverfahren für eininformations-verarbeitungssystem |
Also Published As
Publication number | Publication date |
---|---|
US7739530B2 (en) | 2010-06-15 |
US20080034236A1 (en) | 2008-02-07 |
JP4231516B2 (ja) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4231516B2 (ja) | 実行コードの生成方法及びプログラム | |
CN108268278B (zh) | 具有可配置空间加速器的处理器、方法和系统 | |
US8296746B2 (en) | Optimum code generation method and compiler device for multiprocessor | |
US9977664B2 (en) | Information processing device and information processing method in heterogenous multi-cores having different architectures | |
US20190101952A1 (en) | Processors and methods for configurable clock gating in a spatial array | |
JP4496255B2 (ja) | マシン・コード・ビルダによって得られる電力消費低減 | |
US5966534A (en) | Method for compiling high level programming languages into an integrated processor with reconfigurable logic | |
US8543993B2 (en) | Compiler, compile method, and processor core control method and processor | |
US20180189063A1 (en) | Processors, methods, and systems with a configurable spatial accelerator | |
US8893104B2 (en) | Method and apparatus for register spill minimization | |
US20220100680A1 (en) | Apparatuses, methods, and systems for a configurable accelerator having dataflow execution circuits | |
US20140189708A1 (en) | Terminal and method for executing application in same | |
Araujo et al. | Challenges in code generation for embedded processors | |
CN110852930B (zh) | 一种基于OpenCL的FPGA图处理加速方法和系统 | |
CN104346132A (zh) | 应用于智能卡虚拟机运行的控制装置及智能卡虚拟机 | |
CN103838616A (zh) | 基于树型程序分支的计算机程序即时编译方法 | |
CN103019774A (zh) | 一种dsp处理器的动态重载方法 | |
US8775147B1 (en) | Algorithm and architecture for multi-argument associative operations that minimizes the number of components using a latency of the components | |
CN115878188B (zh) | 一种基于sve指令集的池化层函数的高性能实现方法 | |
JP2023527227A (ja) | プロセッサ、処理方法、および関連デバイス | |
Bernabé et al. | Auto-tuning techniques for linear algebra routines on hybrid platforms | |
Haaß et al. | Automatic custom instruction identification in memory streaming algorithms | |
US20230116546A1 (en) | Method for compilation, electronic device and storage medium | |
JP4158458B2 (ja) | 情報処理装置、その情報処理方法 | |
US11455272B2 (en) | Energy efficient microprocessor with index selected hardware architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4231516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |