JP7436192B2 - 制御装置及び産業機械 - Google Patents

制御装置及び産業機械 Download PDF

Info

Publication number
JP7436192B2
JP7436192B2 JP2019220079A JP2019220079A JP7436192B2 JP 7436192 B2 JP7436192 B2 JP 7436192B2 JP 2019220079 A JP2019220079 A JP 2019220079A JP 2019220079 A JP2019220079 A JP 2019220079A JP 7436192 B2 JP7436192 B2 JP 7436192B2
Authority
JP
Japan
Prior art keywords
cache
command
unit
subprogram
cache memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019220079A
Other languages
English (en)
Other versions
JP2021089620A (ja
Inventor
和幸 三上
秀雄 荻野
武徳 小野
学 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2019220079A priority Critical patent/JP7436192B2/ja
Priority to US17/101,466 priority patent/US11366755B2/en
Priority to DE102020131816.2A priority patent/DE102020131816A1/de
Priority to CN202011403536.XA priority patent/CN112925262A/zh
Publication of JP2021089620A publication Critical patent/JP2021089620A/ja
Application granted granted Critical
Publication of JP7436192B2 publication Critical patent/JP7436192B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31124—Interface between communication network and process control, store, exchange data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Numerical Control (AREA)

Description

本発明は、制御装置及び産業機械に関する。
工作機械や産業用ロボット等を含む産業機械は、数値制御装置（ＣＮＣ：Ｃｏｍｐｕｔｅｒｉｚｅｄ Ｎｕｍｅｒｉｃａｌ Ｃｏｎｔｒｏｌ）及びロボットコントローラ等の制御装置からの信号に基づいて稼働する。制御装置は、例えば、産業機械に組み込まれて産業機械と共に提供される。
産業機械を制御する制御装置には、産業機械の動作に係る動作プログラムを記憶している。動作プログラムは、例えば、数値制御装置の場合には、加工プログラムであり、ロボットコントローラの場合には、ロボットを制御するためのロボットプログラムである。加工プログラムの場合には、軸を動作させる指令や、数値計算が含まれており、加工プログラムを実行することにより、ワークを加工する。そして、加工プログラムは、例えば、記憶媒体等の記憶領域に格納されており、加工処理時には、加工プログラムをキャッシュメモリに展開して実行することが行われている。ロボットプログラムの場合は、例えば、関節軸に係る指令が含まれており、ロボットプログラムを実行することによりロボットを動作させる。ロボットプログラムも加工プログラムと同様に、例えば、記憶媒体等の記憶領域に格納されており、ロボット制御時には、ロボットプログラムをキャッシュメモリに展開して実行することが行われる。
プログラムをキャッシュメモリに展開する一例として、中央処理装置が実行するプログラムの命令データを、予め主記憶プログラムメモリから命令キャッシュに取り込み、該命令キャッシュから命令データを中央処理装置に転送する命令キャッシュシステムにおいて、前記命令キャッシュを２面構成とし、一方の面の命令キャッシュから中央処理装置が命令データをフェッチして実行する動作と並行して、他方の面の命令キャッシュへ次のプログラムの命令データを前記主記憶プログラムメモリから転送し、前記一方の面の命令キャッシュからフェッチした命令データの実行が終了した後に、前記一方の面の命令キャッシュと前記他方の面の命令キャッシュの接続を切り替え、前記他方の面の命令キャッシュから中央処理装置が命令データをフェッチして実行する動作と並行して、前記一方の面の命令キャッシュへ次のプログラムの命令データを前記主記憶プログラムメモリから転送する動作を、前記命令キャッシュの一方及び他方の面を交互に切り替えながら繰り返す手段を備え、前記プログラムを前記命令キャッシュの１つの面の容量以内に収まるプログラム片に分割し、かつ、各プログラム片内においてプログラムの実行が他のプログラム片に跨ることなく完結するプログラム構造とし、該プログラム片を単位として前記命令キャッシュに転送することを特徴とする命令キャッシュシステムが知られている（特許文献１参照）。
特開２００５－２６６９９７号公報
キャッシュメモリにプログラムを展開したり、キャッシュメモリからプログラムを消去したりする処理は、時間を要する処理である。そのため、キャッシュメモリの使用を効率的に行える仕組みが求められている。
特に、数値制御装置等の産業機械を制御する制御装置においては、加工プログラム内の指令により別のプログラムを呼び出す処理が数多く存在する。一例として、自動盤では、頻繁にサブプログラムの呼び出しが行われる。そのため、現状のハードウェア構成のままで加工プログラム等を効率的にキャッシュメモリに展開する仕組みが求められている。
本開示の一態様は、産業機械を制御する制御装置が、前記産業機械の動作に係る動作プログラムを格納する記憶領域と、前記記憶領域から読み取った前記動作プログラムを記憶するキャッシュメモリと、前記キャッシュメモリへの書込及び破棄の制御を行うキャッシュ制御部と、前記キャッシュメモリに展開された前記動作プログラムを解析する解析部と、を備え、前記解析部は、前記動作プログラムに含まれる指令の、ＣＰＵに関する運転負荷が規定値を下回るか否かを判断する運転負荷判断部と、前記運転負荷判断部により運転負荷が規定値を下回ったと判断された場合に、前記キャッシュメモリに展開された前記動作プログラムに含まれる前記指令より後の指令を先読みし、サブプログラムの呼び出し指令の有無を確認する呼び出し確認部と、前記呼び出し確認部により、前記サブプログラムの呼び出し指令が確認された場合に、所定条件に従って前記サブプログラムの前記キャッシュメモリへの展開に係るキャッシュ制御指令を前記指令に追加するキャッシュ制御指令追加部と、前記キャッシュ制御部に対して、前記キャッシュ制御指令追加部により追加された前記キャッシュ制御指令に応じた、前記キャッシュメモリに対するキャッシュ制御要求を行うキャッシュ制御要求部と、を備え、前記キャッシュ制御部は、前記キャッシュ制御要求部による前記キャッシュ制御要求に基づいて、前記サブプログラムを前記キャッシュメモリに展開するキャッシュ制御要求処理部を備える。
一態様によれば、キャッシュメモリを使用して処理を効率的に行うことができる制御装置及び産業機械を提供することができる。
本実施形態における生産システムの全体構成図及び数値制御装置の機能ブロック図である。 本実施形態における数値制御装置での制御処理を示すフローチャートである。 本実施形態における数値制御装置でのサブプログラム呼び出し指令の探索処理を示すフローチャートである。 本実施形態における加工プログラムの例を示す図である。 本実施形態における加工プログラムの例を示す図である。 本実施形態におけるキャッシュメモリへの展開処理の例を示す図である。 本実施形態におけるキャッシュメモリへの展開処理の他の例を示す図である。
（実施形態）
まず、一態様の実施形態の概略を説明する。本実施形態では、産業機械として工作機械を例示する。また、本実施形態では、制御装置として数値制御装置を例示し、動作プログラムとして加工プログラムを例示する。
本実施形態は、数値制御装置において加工プログラムを実行し、加工プログラムにサブプログラムの呼び出しがある場合に、運転負荷が低い指令にサブプログラムをキャッシュメモリに展開する指令を自動で追加するものに関する。
次に、本実施形態である生産システム１００の構成について、図１を参照して説明をする。
図１に示す生産システム１００は、数値制御装置１と、工作機械４とを備える。数値制御装置１は、工作機械４が行う、例えば、ワークを加工するための各種動作の制御を行う制御装置である。そして、数値制御装置１と工作機械４とは、通信回線Ｎにより通信可能に接続されている。通信回線Ｎは、信号の送受信が行えるものであればよい。
ここで、本実施形態では、数値制御装置１と工作機械４とは別体であるものを例示する。しかし、これに限定されるものではなく、数値制御装置１と工作機械４とが一体であって、数値制御装置１が工作機械４に含まれる構成のものであってもよい。
数値制御装置１は、工作機械４に対する制御を行う制御装置である。
数値制御装置１は、ＣＰＵ１０と、記憶装置２０と、通信ＩＦ（インタフェース）２９とを備える。また、数値制御装置１は、入力装置３１及び表示装置３２に対して通信可能に接続されている。
ＣＰＵ１０は、数値制御装置１を全体的に制御するプロセッサである。ＣＰＵ１０は、記憶装置２０のプログラム記憶部２２に格納された加工プログラムを、キャッシュメモリ２６に展開した上で、キャッシュメモリ２６の加工プログラムを実行して数値制御装置１の全体を制御する。
記憶装置２０は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２１と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２５とを備える。
ＲＯＭ２１は、プログラム記憶部２２と、負荷情報記憶部２３とを備える。
プログラム記憶部２２は、加工プログラムや、加工プログラムが呼び出すサブプログラム等の各種のプログラム、その他各種システムプログラムを記憶する記憶領域である。なお、ＣＰＵ１０は、外部機器（図示せず）を介して、記憶媒体からプログラム記憶部２２に、加工プログラム等を予め記憶させてもよい。
負荷情報記憶部２３は、加工プログラムの指令ごとに、ＣＰＵ１０に関する運転負荷を記憶する。指令ごとのＣＰＵ１０に関する運転負荷については、後述の運転負荷判断部１４の機能説明において詳述する。
ＲＡＭ２５は、キャッシュメモリ２６を備える。
キャッシュメモリ２６は、高速な記憶装置であり、プログラム記憶部２２から読み取った加工プログラム等を記憶する。キャッシュメモリ２６は、プログラム等を予め展開（キャッシュ）しておくことにより、相対的に低速なＲＯＭ２１へのアクセスを減らして、処理を高速化することができるものである。
キャッシュメモリ２６は、後述するが複数の分割領域によって構成される。
ＣＰＵ１０は、キャッシュ制御部１１と、解析部１３と、運転部１８とを備える。キャッシュ制御部１１と、解析部１３と、運転部１８とは、ＣＰＵ１０における機能部である。
キャッシュ制御部１１は、加工プログラムをキャッシュメモリ２６に展開する。キャッシュ制御部１１は、キャッシュ制御要求処理部１２を備える。
キャッシュ制御要求処理部１２は、後述するキャッシュ制御要求に基づいて加工プログラムから呼び出されるサブプログラムを、キャッシュメモリ２６に展開する。また、キャッシュ制御要求処理部１２は、不要になったサブプログラムを、キャッシュメモリ２６から消去する。
解析部１３は、キャッシュメモリ２６に展開された加工プログラムを解析する。解析部１３は、運転負荷判断部１４と、呼び出し確認部１５と、制御指令追加部１６（キャッシュ制御指令追加部）と、キャッシュ制御要求部１７とを備える。
運転負荷判断部１４は、加工プログラムに含まれる指令の、ＣＰＵ１０に関する運転負荷が規定値を下回るか否かを判断する。ここで、規定値は、予め設定されたものであり、例えば、オペレータによって設定してもよい。より具体的には、運転負荷判断部１４は、負荷情報記憶部２３を参照して、加工プログラムに含まれる指令の、ＣＰＵ１０に関する運転負荷が規定値を下回るか否かを判断してもよい。
運転負荷判断部１４が行うＣＰＵ１０に関する運転負荷の判断は、例えば、ＣＰＵ１０の使用率を用いるものがある。例えば、負荷情報記憶部２３に、指令ごとに開始から終了までにかかる時間や、ＣＰＵ使用率情報等の実測値を蓄積しておき、運転負荷判断部１４は、ＣＰＵ使用率がａ％以下の指令、又は、ＣＰＵ使用率がｂ％以下であり、かつ、処理時間がｃミリ秒以上の場合に、運転負荷が低いと判断してもよい。なお、ａ，ｂ，ｃは、いずれも規定値であり、予め設定した値である。
その他、運転負荷判断部１４が行うＣＰＵ１０に関する運転負荷の判断は、加工プログラムに含まれる、例えば、軸移動指令の送り速度等を用いるものであってもよい。軸移動指令の送り速度であれば、送り速度が小さい値であれば、運転負荷は低くなる。具体的には、解析部１３により解析中の指令が、「Ｇ０１Ｘ１００．０Ｆ１０００」の場合、Ｘ軸は直線軸で移動量の単位が「ｍｍ」であり、１０００は移動速度「ｍｍ／ｍｉｎ」を表すが、移動速度がｄ（ｄは、規定値）以下であれば、運転負荷が低いと判断してもよい。なお、指令が回転軸に関する場合には、移動量の単位が「ｄｅｇ」になり、速度は「ｄｅｇ／ｍｉｎ」になる。
また、ＣＰＵ１０に関する運転負荷の判断は、待ち指令（ｄｗｅｌｌ）の有無や、待ち指令の待ち時間（ミリ秒）を用いてもよい。待ち指令があれば、運転負荷は当然に低くなる。
なお、一般的に、加工プログラムが小さいブロックの連続であれば、ＣＰＵ１０を使用した計算処理が多く行われるため、運転負荷が高くなる傾向にある。
呼び出し確認部１５は、運転負荷判断部１４により、キャッシュメモリ２６に展開された加工プログラムに含まれる指令の運転負荷が規定値を下回ったと判断された場合に、キャッシュメモリ２６に展開された加工プログラムに含まれる当該指令より後に、サブプログラムの呼び出し指令の存在の有無を確認する。
制御指令追加部１６は、呼び出し確認部１５により、サブプログラムの呼び出し指令が確認された場合に、所定条件に従ってサブプログラムのキャッシュメモリ２６への展開に係るキャッシュ制御指令を当該指令に追加する。
ここで、制御指令追加部１６は、呼び出し確認部１５により、サブプログラムの呼び出し指令が確認された場合に、必ずサブプログラムのキャッシュメモリ２６への展開に係るキャッシュ制御指令を当該指令に追加するわけではない。例えば、サブプログラムの呼び出し指令より前に解析抑制指令（マスクバッファ）が存在する場合には、キャッシュ制御指令を追加しない。
また、制御指令追加部１６は、キャッシュメモリ２６に指定のサブプログラムが既に展開されているか否かを判断し、サブプログラムが展開されていない場合には、先頭データからのサブプログラムのキャッシュメモリ２６への展開に係るキャッシュ制御指令を当該指令に追加する。さらに、制御指令追加部１６は、キャッシュメモリ２６に指定のサブプログラムが既に展開されているか否かを判断し、サブプログラムが展開されている場合には、サブプログラムの呼び出し指令の内容に基づいて、呼び出し位置（指定位置）からのサブプログラムのキャッシュメモリ２６への展開に係るキャッシュ制御指令を当該指令に追加する。ここで、制御指令追加部１６は、通常は、先頭データを展開する。しかし、呼び出し位置が指定されている場合には、呼び出し位置以降のサブプログラムをキャッシュメモリ２６に展開すれば足りる。
キャッシュ制御要求部１７は、キャッシュ制御部１１に対して、制御指令追加部１６により追加されたキャッシュ制御指令に応じた、キャッシュメモリ２６に対するキャッシュ制御要求（確保要求）を行う。具体的には、キャッシュ制御要求部１７は、サブプログラムのキャッシュメモリ２６への展開のため、キャッシュメモリ２６の確保要求をキャッシュ制御部１１に対して行う。なお、キャッシュ制御要求部１７は、キャッシュ制御指令が、キャッシュ削除要求の場合、キャッシュメモリ２６からの当該キャッシュの削除要求をキャッシュ制御部１１に対して行う。
運転部１８は、解析部１３から渡される解析された指令に基づき、軸制御を行うことで、工作機械４を動作させる。
通信ＩＦ２９は、例えば、ＲＳ２３２Ｃ用コネクタ等の所定のコネクタによって構成され、工作機械４との間で直接接続するための通信制御デバイスである。
入力装置３１及び表示装置３２は、例えば、表示器／ＭＤＩユニットである。表示器／ＭＤＩユニットは、ディスプレイやキーボード等を備えた手動データ入力装置である。
［制御処理］
次に、本実施形態の数値制御装置１における制御処理を説明する。
図２及び図３は、数値制御装置１での制御処理に係るフローチャートである。
オペレータが、例えば、数値制御装置１の図示しない電源を投入し、数値制御装置１を起動させることで、図２のステップＳ（以下、「ステップＳ」を、単に「Ｓ」という。）１１において、数値制御装置１のＣＰＵ１０（キャッシュ制御部１１）は、プログラム記憶部２２に記憶されている加工プログラムを、キャッシュメモリ２６に展開する。
Ｓ１２において、ＣＰＵ１０（解析部１３）は、Ｓ１１でキャッシュメモリ２６に展開された加工プログラムを解析する。
なお、ＣＰＵ１０（解析部１３）は、Ｓ１２において解析された指令を運転部１８に渡す。
また、ＣＰＵ１０（運転負荷判断部１４）は、運転部１８に渡された指令が実行されたときにおけるＣＰＵ１０に関する運転負荷を、当該指令に対応付けて負荷情報記憶部２３に記憶させるようにしてもよい。この処理により、負荷情報記憶部２３には、指令ごとの運転負荷の実測値が蓄積される。
Ｓ１３において、ＣＰＵ１０（運転負荷判断部１４）は、キャッシュメモリ２６に展開された加工プログラムに含まれる指令のＣＰＵ１０に関する運転負荷が規定値以下であるか否かを判断する。規定値以下である場合（Ｓ１３：ＹＥＳ）には、ＣＰＵ１０は、処理をＳ１４に移す。他方、規定値以下ではない場合（Ｓ１３：ＮＯ）には、ＣＰＵ１０は、処理をＳ１５に移す。
Ｓ１４において、ＣＰＵ１０は、当該指令以降を先読みし、サブプログラム呼び出し指令の探索をするサブプログラム呼び出し指令の探索処理を行う。
ここで、サブプログラム呼び出し指令の探索処理について、図３に基づき説明する。
図３のＳ２１において、ＣＰＵ１０（解析部１３）は、当該指令以降を先読みする。なお、何ブロック先まで先読みするかは、数値制御装置１において予め設定されているものとする。
Ｓ２２において、ＣＰＵ１０（呼び出し確認部１５）は、サブプログラムの呼び出し指令があるか否かを判断する。サブプログラムの呼び出し指令がある場合（Ｓ２２：ＹＥＳ）には、ＣＰＵ１０は、処理をＳ２３に移す。他方、サブプログラムの呼び出し指令がない場合（Ｓ２２：ＮＯ）には、ＣＰＵ１０は、処理を図２のＳ１５に移す。
Ｓ２３において、ＣＰＵ１０（制御指令追加部１６）は、当該サブプログラムの呼び出し指令より前に解析抑制指令があるか否かを判断する。解析抑制指令がある場合（Ｓ２３：ＹＥＳ）には、ＣＰＵ１０は、処理を図２のＳ１５に移す。他方、解析抑制指令がない場合（Ｓ２３：ＮＯ）には、ＣＰＵ１０は、処理をＳ２４に移す。
Ｓ２４において、ＣＰＵ１０（制御指令追加部１６）は、当該サブプログラムが、キャッシュメモリ２６に既に展開済であるか否かを判断する。既にキャッシュメモリ２６に展開済である場合（Ｓ２４：ＹＥＳ）には、ＣＰＵ１０は、処理をＳ２５に移す。他方、キャッシュメモリ２６に展開されていない場合（Ｓ２４：ＮＯ）には、ＣＰＵ１０は、処理をＳ２６に移す。
Ｓ２５において、ＣＰＵ１０（制御指令追加部１６）は、指定位置からのサブプログラムのキャッシュメモリ２６への展開に係るキャッシュ制御指令（確保要求）を、当該指令に追加する。ここで、指定位置の指定がされている場合には、指定位置からのサブプログラムであり、指定位置の指定がされていない場合には、先頭位置からのサブプログラムである。その後、ＣＰＵ１０は、処理をＳ２７に移す。
Ｓ２６において、ＣＰＵ１０（制御指令追加部１６）は、先頭位置からのサブプログラムのキャッシュメモリ２６への展開に係るキャッシュ制御指令（確保要求）を、当該指令に追加する。
Ｓ２７において、ＣＰＵ１０（キャッシュ制御要求部１７）は、キャッシュ制御部１１に対して、追加されたキャッシュ制御指令（確保要求）に応じた、キャッシュメモリ２６に対するキャッシュ制御要求を行う。そして、ＣＰＵ１０（キャッシュ制御要求処理部１２）は、キャッシュ制御要求に基づいて、サブプログラムをキャッシュメモリ２６に展開するキャッシュ処理を行う。その後、ＣＰＵ１０は、処理を図２のＳ１５に移す。
図２のＳ１５において、ＣＰＵ１０は、加工プログラムを終了するか否かを判断する。オペレータが、例えば、数値制御装置１の図示しないリセット操作をすることで、ＣＰＵ１０は、加工プログラムを終了すると判断する。加工プログラムを終了する場合（Ｓ１５：ＹＥＳ）には、ＣＰＵ１０は、本処理を終了する。他方、加工プログラムを終了しない場合（Ｓ１５：ＮＯ）には、ＣＰＵ１０は、処理をＳ１２に移す。
（具体例１）
次に、具体例に基づき、キャッシュ制御指令の追加処理について説明する。
図４Ａは、「Ｏ０００１」である加工プログラムＰＧ０１の例を示す。
加工プログラムＰＧ０１は、１つの指令を１行にしてブロック単位で処理を行うプログラムである。ここで、ブロックＢ０３は、ＣＰＵ１０に関する運転負荷が規定値以下である、運転負荷の低い指令を示す。なお、「Ｍ０８」は、クーラント（冷却水）ＯＮを示す指令である。その場合、ＣＰＵ１０は、加工プログラムＰＧ０１を、図４Ａの矢印の方向（下方向）に先読みしていく。そうすると、ＣＰＵ１０は、「Ｏ０００２」であるサブプログラムの呼び出し指令であるブロックＢ０６を確認する。そして、ＣＰＵ１０は、図４Ｂに示す加工プログラムＰＧ０１－Ａに示すように、元のブロックＢ０３（図４Ａ）の「Ｍ０８」に、「Ｏ０００２」であるサブプログラムのキャッシュメモリ２６への展開に係るキャッシュ制御指令（確保要求）「ＣＡＣＨＥ Ｏ２」を追加することで、ブロックＢ０３をブロックＢ０３－Ａにする。
このようにすることで、ＣＰＵ１０は、当該指令に追加されたキャッシュ制御指令（確保要求）に応じた、キャッシュメモリ２６に対するキャッシュ制御要求を行い、キャッシュ制御要求に基づいてサブプログラムをキャッシュメモリ２６に展開するキャッシュ処理を行う。そのため、指令がブロックＢ０６に到達した際には、既にキャッシュメモリ２６にサブプログラムが展開されているため、処理を効率的に行うことができる。
（具体例２）
次に、キャッシュメモリ２６への展開処理について説明する。
図５は、キャッシュメモリ２６には、サブプログラムが何もキャッシュ（展開）されていない場合の例である。
この場合、解析部１３は、キャッシュメモリ２６を確認して（Ｓ１）キャッシュ制御指令（確保要求）に応じたキャッシュ制御要求を、キャッシュ制御部１１に対して行う（Ｓ２）。キャッシュ制御部１１は、キャッシュ制御要求を受信すると、プログラム記憶部２２に対して該当のサブプログラムの読み取りを行う（Ｓ３）。また、キャッシュ制御部１１は、読み取ったサブプログラムを、キャッシュメモリ２６に展開する（Ｓ４）。キャッシュメモリ２６には、当該処理前にはサブプログラムが何もキャッシュされていないため、読み取ったサブプログラムは、先頭の分割領域２７－１に展開される。なお、サブプログラムが一定サイズ以上の場合には、データを一定サイズに分割した上で、複数の分割領域２７－ｎ（ｎは、自然数）に分けて展開する。
他方、キャッシュメモリ２６に既にキャッシュ済である場合について、図６に基づき説明する。
この場合、解析部１３は、キャッシュメモリ２６を確認し（Ｓ５）、キャッシュ制御指令（確保要求）に応じたキャッシュ制御要求を、キャッシュ制御部１１に対して行う（Ｓ６）。ここで、サブプログラムは、分割領域２７－１１～２７－１６に展開済であるが、先頭データがない。そのため、キャッシュ制御指令（確保要求）に応じたキャッシュ制御要求は、先頭データからのサブプログラムの展開に係る要求になる。キャッシュ制御部１１は、キャッシュ制御要求を受信すると、プログラム記憶部２２に対して該当の加工プログラムの読み取りを行う（Ｓ７）。また、キャッシュ制御部１１は、読み取った加工プログラムを、キャッシュメモリ２６に展開する（Ｓ８）。その際、キャッシュメモリ２６の先頭の分割領域２７－１には、何もキャッシュされていないため、読み取った加工プログラムは、先頭の分割領域２７－１に展開される。なお、既に展開されているサブプログラムについては、展開前に消去をするようにしてもよい。
各実施形態で使用するプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ－ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ ｓｔｏｒａｇｅ ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えば、フレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば、光磁気ディスク）、ＣＤ－ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
また、上述した実施形態は、本発明の好適な実施形態の１つではあるが、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
（変形例１）
上述した実施形態では、産業機械として工作機械を例示すると共に、工作機械と制御装置とが別の装置であるものを例に説明したが、これに限定されない。上述したように、工作機械と制御装置とが一体になった装置であってもよい。
また、制御装置として数値制御装置に代えて、例えば、産業用ロボットを制御するロボットコントローラ等であってもよい。さらに、産業機械として工作機械に代えて、例えば、産業用ロボット等であってもよい。
（変形例２）
上述した実施形態では、系統（運転単位）については、特に触れていないが、例えば、工作機械に複数の系統を有する場合であっても用いることができる。複数の系統がある場合には、加工プログラムは、各々異なるプログラムを用いる。このような場合であっても、各系統で独立して処理を行うことができる。
具体的には、工作機械が、例えば、２系統存在していて、各系統で異なる加工プログラムを実行している場合を考える。この場合、各系統で独立して加工プログラムを実行でき、例えば、待ち指令や運転負荷も個別に有する。例えば、１系統目に待ち指令があって、キャッシュ制御をしている間に、２系統目は、１系統目のキャッシュ制御とは独立して運転を続けることができる。また、１系統目がキャッシュ制御をしている間に、２系統目にも待ち指令が見つかった場合には、２系統目でも、キャッシュ制御をすることができる。
（変形例３）
上述した実施形態では、運転負荷の低い指令に、サブプログラムのキャッシュ制御指令を追加するものを例に説明した（図４Ｂ参照）が、これに限定されない。例えば、運転負荷の低い指令の直前に、サブプログラムのキャッシュ制御指令を追加してもよい。その場合であっても、運転負荷の低い指令の際にサブプログラムのキャッシュを行うので、加工処理の影響を抑えることができる。
以上のように、本実施形態によれば、例えば以下の作用効果が得られる。
（１） 工作機械４を制御する数値制御装置１が、工作機械４の動作に係る加工プログラムを格納するプログラム記憶部２２と、プログラム記憶部２２から読み取った加工プログラムを記憶するキャッシュメモリ２６と、キャッシュメモリ２６への書込及び破棄の制御を行うキャッシュ制御部１１と、キャッシュメモリ２６に展開された加工プログラムを解析する解析部１３と、を備え、解析部１３は、加工プログラムに含まれる指令の、ＣＰＵ１０に関する運転負荷が規定値を下回るか否かを判断する運転負荷判断部１４と、運転負荷判断部１４により運転負荷が規定値を下回ったと判断された場合に、キャッシュメモリ２６に展開された加工プログラムに含まれる当該指令より後の指令を先読みし、サブプログラムの呼び出し指令の有無を確認する呼び出し確認部１５と、呼び出し確認部１５により、サブプログラムの呼び出し指令が確認された場合に、所定条件に従ってサブプログラムのキャッシュメモリ２６への展開に係るキャッシュ制御指令を当該指令に追加する制御指令追加部１６と、キャッシュ制御部１１に対して、制御指令追加部１６により追加されたキャッシュ制御指令に応じた、キャッシュメモリ２６に対するキャッシュ制御要求を行うキャッシュ制御要求部１７と、を備え、キャッシュ制御部１１は、キャッシュ制御要求部１７によるキャッシュ制御要求に基づいて、サブプログラムをキャッシュメモリ２６に展開するキャッシュ制御要求処理部を備える。
これにより、数値制御装置１は、サブプログラムの呼び出し指令の前に、サブプログラムをキャッシュメモリ２６に展開できる。その結果、呼び出し時の応答時間を短縮することができる。
また、数値制御装置１は、キャッシュ制御のタイミングを、運転負荷が低い指令時にすることで、加工処理への影響を軽減できる。
さらに、例えば、起動時にキャッシュメモリ２６に全てをキャッシュすると起動時間に影響するが、加工プログラムの処理中に行うことで、起動時間に影響を及ぼさずに済み、かつ、不要なキャッシュを抑制できる。
（２） （１）に記載の数値制御装置１において、指令ごとのＣＰＵ１０に関する運転負荷を記憶する負荷情報記憶部２３を備え、運転負荷判断部１４は、負荷情報記憶部２３を参照して、ＣＰＵ１０に関する運転負荷が規定値を下回るか否かを判断してもよい。
これにより、過去の運転履歴から得られる実測値に基づいて、運転負荷が低い指令を判断できる。
（３） （１）又は（２）に記載の数値制御装置１において、制御指令追加部１６は、呼び出し確認部１５によりサブプログラムの呼び出し指令が確認された場合に、サブプログラムの呼び出し指令より前に解析抑制指令が存在しない場合に限りキャッシュ制御指令を当該指令に追加してもよい。
これにより、解析抑制指令が存在する場合には、先読みが禁止されているため、その場合を除外できる。また、解析抑制指令が存在しなければ、サブプログラムをキャッシュメモリ２６に展開できる。
（４） （１）から（３）までのいずれかに記載の数値制御装置１において、制御指令追加部１６は、キャッシュメモリ２６に指定のサブプログラムが既に展開されているか否かを判断し、サブプログラムが展開されていない場合には、先頭データからのサブプログラムのキャッシュメモリ２６への展開に係るキャッシュ制御指令を当該指令に追加し、サブプログラムが展開されている場合には、サブプログラムの呼び出し指令の内容に基づいて、指定位置からのサブプログラムのキャッシュメモリ２６への展開に係るキャッシュ制御指令を当該指令に追加してもよい。
これにより、サブプログラムがキャッシュメモリ２６に展開されていない場合には、キャッシュメモリ２６にサブプログラムを展開させることができる。
また、サブプログラムがキャッシュメモリ２６に展開されている場合であっても、指定位置からのプログラムをキャッシュメモリ２６に展開させることができる。サブプログラムがキャッシュメモリ２６に展開されている場合であっても、例えば、指定位置（先頭を含む）からのサブプログラムがキャッシュメモリ２６にない場合や、途中で編集等がされて、展開された情報が最新でない場合がある。その場合であっても、指定位置からのプログラムをキャッシュメモリ２６に展開させるので、正確に処理を行うことができる。
（５） （１）から（４）までのいずれかに記載の数値制御装置１において、加工プログラムは、各系統でそれぞれ実行されるものであり、キャッシュ制御部１１及び解析部１３による処理は、系統ごとに行われるものであってもよい。
これにより、各系統で独立して処理を行うことができる。
１ 数値制御装置
４ 工作機械
１０ ＣＰＵ
１１ キャッシュ制御部
１２ キャッシュ制御要求処理部
１３ 解析部
１４ 運転負荷判断部
１５ 呼び出し確認部
１６ 制御指令追加部（キャッシュ制御指令追加部）
１７ キャッシュ制御要求部
１８ 運転部
２０ 記憶装置
２１ ＲＯＭ
２２ プログラム記憶部
２３ 負荷情報記憶部
２５ ＲＡＭ
２６ キャッシュメモリ
１００ 生産システム

Claims (6)

  1. 産業機械を制御する制御装置であって、
    前記産業機械の動作に係る動作プログラムを格納する記憶領域と、
    前記記憶領域から読み取った前記動作プログラムを記憶するキャッシュメモリと、
    前記キャッシュメモリへの書込及び破棄の制御を行うキャッシュ制御部と、
    前記キャッシュメモリに展開された前記動作プログラムを解析する解析部と、
    を備え、
    前記解析部は、
    前記動作プログラムに含まれる指令の、ＣＰＵに関する運転負荷が規定値を下回るか否かを判断する運転負荷判断部と、
    前記運転負荷判断部により運転負荷が規定値を下回ったと判断された場合に、前記キャッシュメモリに展開された前記動作プログラムに含まれる前記指令より後の指令を先読みし、サブプログラムの呼び出し指令の有無を確認する呼び出し確認部と、
    前記呼び出し確認部により、前記サブプログラムの呼び出し指令が確認された場合に、所定条件に従って前記サブプログラムの前記キャッシュメモリへの展開に係るキャッシュ制御指令を前記指令に追加するキャッシュ制御指令追加部と、
    前記キャッシュ制御部に対して、前記キャッシュ制御指令追加部により追加された前記キャッシュ制御指令に応じた、前記キャッシュメモリに対するキャッシュ制御要求を行うキャッシュ制御要求部と、
    を備え、
    前記キャッシュ制御部は、前記キャッシュ制御要求部による前記キャッシュ制御要求に基づいて、前記サブプログラムを前記キャッシュメモリに展開するキャッシュ制御要求処理部を備える、制御装置。
  2. 請求項１に記載の制御装置において、
    指令ごとのＣＰＵに関する運転負荷を記憶する負荷情報記憶部を備え、
    前記運転負荷判断部は、前記負荷情報記憶部を参照して、前記ＣＰＵに関する運転負荷が規定値を下回るか否かを判断する、制御装置。
  3. 請求項１又は請求項２に記載の制御装置において、
    前記キャッシュ制御指令追加部は、前記呼び出し確認部により前記サブプログラムの呼び出し指令が確認された場合に、前記サブプログラムの呼び出し指令より前に解析抑制指令が存在しない場合に限り前記キャッシュ制御指令を前記指令に追加する、制御装置。
  4. 請求項１から請求項３までのいずれかに記載の制御装置において、
    前記キャッシュ制御指令追加部は、前記キャッシュメモリに指定の前記サブプログラムが既に展開されているか否かを判断し、前記サブプログラムが展開されていない場合には、先頭データからの前記サブプログラムの前記キャッシュメモリへの展開に係る前記キャッシュ制御指令を前記指令に追加し、前記サブプログラムが展開されている場合には、前記サブプログラムの呼び出し指令の内容に基づいて、指定位置からの前記サブプログラムの前記キャッシュメモリへの展開に係る前記キャッシュ制御指令を前記指令に追加する、制御装置。
  5. 請求項１から請求項４までのいずれかに記載の制御装置において、
    前記動作プログラムは、前記産業機械の系統ごとにそれぞれ実行されるものであり、
    前記キャッシュ制御部及び前記解析部による処理は、前記系統ごとに行われるものである、制御装置。
  6. 請求項１から請求項５までのいずれかに記載の制御装置を含む産業機械。
JP2019220079A 2019-12-05 2019-12-05 制御装置及び産業機械 Active JP7436192B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019220079A JP7436192B2 (ja) 2019-12-05 2019-12-05 制御装置及び産業機械
US17/101,466 US11366755B2 (en) 2019-12-05 2020-11-23 Controller and industrial machine
DE102020131816.2A DE102020131816A1 (de) 2019-12-05 2020-12-01 Steuerung und industriemaschine
CN202011403536.XA CN112925262A (zh) 2019-12-05 2020-12-02 控制装置以及工业机械

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019220079A JP7436192B2 (ja) 2019-12-05 2019-12-05 制御装置及び産業機械

Publications (2)

Publication Number Publication Date
JP2021089620A JP2021089620A (ja) 2021-06-10
JP7436192B2 true JP7436192B2 (ja) 2024-02-21

Family

ID=76162637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019220079A Active JP7436192B2 (ja) 2019-12-05 2019-12-05 制御装置及び産業機械

Country Status (4)

Country Link
US (1) US11366755B2 (ja)
JP (1) JP7436192B2 (ja)
CN (1) CN112925262A (ja)
DE (1) DE102020131816A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020184179A (ja) * 2019-05-08 2020-11-12 ファナック株式会社 加工制御システム及び加工システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040734A (ja) 2006-08-04 2008-02-21 Hitachi Ltd 実行コードの生成方法及びプログラム
JP2011107995A (ja) 2009-11-18 2011-06-02 Fujitsu Ltd メモリデータ転送装置およびメモリデータ転送方法
JP2017120587A (ja) 2015-12-28 2017-07-06 ファナック株式会社 キャッシュロックを学習する機械学習器，産業機械システム，製造システム，機械学習方法および機械学習プログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4413663B2 (ja) 2004-03-17 2010-02-10 富士通株式会社 命令キャッシュシステム
US8037285B1 (en) * 2005-09-28 2011-10-11 Oracle America, Inc. Trace unit
US10296343B2 (en) * 2017-03-30 2019-05-21 Intel Corporation Hybrid atomicity support for a binary translation based microprocessor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040734A (ja) 2006-08-04 2008-02-21 Hitachi Ltd 実行コードの生成方法及びプログラム
JP2011107995A (ja) 2009-11-18 2011-06-02 Fujitsu Ltd メモリデータ転送装置およびメモリデータ転送方法
JP2017120587A (ja) 2015-12-28 2017-07-06 ファナック株式会社 キャッシュロックを学習する機械学習器，産業機械システム，製造システム，機械学習方法および機械学習プログラム

Also Published As

Publication number Publication date
CN112925262A (zh) 2021-06-08
JP2021089620A (ja) 2021-06-10
US11366755B2 (en) 2022-06-21
DE102020131816A1 (de) 2021-07-01
US20210173775A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
US20140364989A1 (en) Controller for controlling machine tool and robot
US9494928B2 (en) Numerical control apparatus
JP7436192B2 (ja) 制御装置及び産業機械
JP6472227B2 (ja) 数値制御装置
JP2017134505A (ja) 加工シミュレーションで解析したデータを実加工に使用する数値制御システム
JP3451594B2 (ja) 数値制御装置における記憶手段アクセス制御方法および数値制御装置
JP2010033150A (ja) 数値制御工作機械
US11320800B2 (en) Optimization device
JP6538754B2 (ja) 数値制御装置
CN112147953B (zh) 数值控制装置
JP7464386B2 (ja) 制御装置、及び制御方法
JP2007213241A (ja) 割り込み加工可能な数値制御工作機械
JP4867876B2 (ja) 数値制御装置、数値制御プログラム及び数値制御プログラムを記憶した記憶媒体
JP7401244B2 (ja) 制御装置、及び制御方法
JP7343340B2 (ja) 工作機械の加工制御装置及び加工制御方法
JP7137042B1 (ja) 産業機械の制御装置
US11454950B2 (en) Machining control system and machining system
JP7303014B2 (ja) 制御装置
JP7294891B2 (ja) 加工制御システム及び加工システム
JP6046099B2 (ja) 高速応答制御を備えた数値制御装置
JP7498276B2 (ja) 工作機械システム
JPH056213A (ja) 産業用ロボツト制御方法およびその装置
WO2023073835A1 (ja) 選択装置、シミュレーション装置、及び通信制御装置
JP6568152B2 (ja) 数値制御装置
CN117280287A (zh) 数值控制装置以及计算机可读取的存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240208

R150 Certificate of patent or registration of utility model

Ref document number: 7436192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150