JPH02135546A - マイクロコンピュータ開発支援装置 - Google Patents
マイクロコンピュータ開発支援装置Info
- Publication number
- JPH02135546A JPH02135546A JP63289369A JP28936988A JPH02135546A JP H02135546 A JPH02135546 A JP H02135546A JP 63289369 A JP63289369 A JP 63289369A JP 28936988 A JP28936988 A JP 28936988A JP H02135546 A JPH02135546 A JP H02135546A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- trace
- tracing
- condition
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000001343 mnemonic effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000011835 investigation Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
コノ発明はマイクロコンピュータ開発支援装置の、プロ
グラムの実行過程を出力するトレース機能に関するもの
である。
グラムの実行過程を出力するトレース機能に関するもの
である。
第３図は例えばソフィアシステム社のマイクロコンピュ
ータ開発支援装置“システムアナライザイン・スリー”
のカタログに示されたマイクロコンピュータ開発支援装
置のトレース機能を果たす部分の図である。図において
（１１はマイクロコンピュータ開発支援装置の本体部、
（２）は開発すべきマイクロコンピュータがのっている
システム、（７）は本体部（１）の中にあり開発すべき
マイクロコンピュータの代わりをするエミュレーション
ＣＰＵ（中央演算装り、＋８）はエミュレーションｃ
ｐ Ｕ １７）からのアドレスバス信号、（９）はエミ
ュレーションａ ｐ Ｕ ｉ７）とシステム（２）との
データバス信号、 ０１はエミュレーションＯ′ＰＵ１
７１からのステータバス信号、 ［１２は本体１部（１
）とシステム（２）との間にあってアドレスバス信号（
８）、データバス信号（９）、ステータバス信号Ｉｌｌ
が通るケーブル、０３はシステム（２）上にある調査し
ｔい信号が流れている箇所、 Ｉ２ｎはシンクロ又はロ
ジックアナライザ等の信号波形観測器。
ータ開発支援装置“システムアナライザイン・スリー”
のカタログに示されたマイクロコンピュータ開発支援装
置のトレース機能を果たす部分の図である。図において
（１１はマイクロコンピュータ開発支援装置の本体部、
（２）は開発すべきマイクロコンピュータがのっている
システム、（７）は本体部（１）の中にあり開発すべき
マイクロコンピュータの代わりをするエミュレーション
ＣＰＵ（中央演算装り、＋８）はエミュレーションｃ
ｐ Ｕ １７）からのアドレスバス信号、（９）はエミ
ュレーションａ ｐ Ｕ ｉ７）とシステム（２）との
データバス信号、 ０１はエミュレーションＯ′ＰＵ１
７１からのステータバス信号、 ［１２は本体１部（１
）とシステム（２）との間にあってアドレスバス信号（
８）、データバス信号（９）、ステータバス信号Ｉｌｌ
が通るケーブル、０３はシステム（２）上にある調査し
ｔい信号が流れている箇所、 Ｉ２ｎはシンクロ又はロ
ジックアナライザ等の信号波形観測器。
（至）は信号波形観測器（２Ｄのプローブ、（至）はマ
イクロコンピュータ開発支援装置本体部Ｔｌｌ内にあり
トレースを実行するかしないかを判定するトレース条件
判定ロジック、？４は本体部（１）内にありプログラム
の実行過程の情報データを保持するトレースパンファ、
（至）は本体部ｆｉｌ内にあり、トレース条件判定ロジ
ック（至）からの指示によりアドレスバス信号（８）・
データバス信号（９）・ステータパス信号ｆｌｌのプロ
グラム実行過程の情報データをトレースバッファ＠に出
力するトレース制御ロジックである。
イクロコンピュータ開発支援装置本体部Ｔｌｌ内にあり
トレースを実行するかしないかを判定するトレース条件
判定ロジック、？４は本体部（１）内にありプログラム
の実行過程の情報データを保持するトレースパンファ、
（至）は本体部ｆｉｌ内にあり、トレース条件判定ロジ
ック（至）からの指示によりアドレスバス信号（８）・
データバス信号（９）・ステータパス信号ｆｌｌのプロ
グラム実行過程の情報データをトレースバッファ＠に出
力するトレース制御ロジックである。
第４図はトレース結果の表示例でサイクル番号。
プログラムの実行アドレス、実行し九命令コード。
命令コードを二−モニツク表示にし比ものを表示する。
次にマイクロコンピュータかのつ几システム（２）のハ
ードウェア及びファームウェアを開発する途中で不具合
点を発見しプログラムがある命令を実行し友時にある信
号がどうなっているかを調べる場合について説明する。
ードウェア及びファームウェアを開発する途中で不具合
点を発見しプログラムがある命令を実行し友時にある信
号がどうなっているかを調べる場合について説明する。
まずマイクロコンピュータ開発支援装置のトレース機能
でマイクロコンピュータのプログラムがどこを実行して
いるかを調べるのだがここでトレース機能の動作につい
て説明する。通常本体部ｆｉｌ内にあるエミュレーショ
ンＯＰ Ｕ ｔ７１のアドレスバス信号（８）・データ
バス信号（９）Φステータバス信号Ｑｌはケーブル＋１
３を通じてシステム１２）上の制御を行っておシ、それ
ぞれのパス信号（８）・（９）・（ＩＩ上に流れている
データはトレース制御ロジック（至）にも入力されてい
る。そこでプログラム番地、目的番地、リード／ライト
データ値などのトレース条件をトレース条件判定ロジッ
ク＠に設定する。トレース制御ロジック（至）を通過す
るパス信号（８）・（９）・α１が設定されたトレース
条件と一致するとトレース条件判定ロジック＠はトレー
ス制御ロジックのに対してトレースバッファ（２）にパ
ス信号ｆ８） １１（９） −Ｈのデータを蓄わえるよ
うにゲートを開はツよう指示を与える。そしてトレース
バッファ＠に蓄えられたデータは第４図のような二一モ
ニツクで表示出力される。以上のトレース機能によりプ
ログラムが実行されている箇所がわかる。
でマイクロコンピュータのプログラムがどこを実行して
いるかを調べるのだがここでトレース機能の動作につい
て説明する。通常本体部ｆｉｌ内にあるエミュレーショ
ンＯＰ Ｕ ｔ７１のアドレスバス信号（８）・データ
バス信号（９）Φステータバス信号Ｑｌはケーブル＋１
３を通じてシステム１２）上の制御を行っておシ、それ
ぞれのパス信号（８）・（９）・（ＩＩ上に流れている
データはトレース制御ロジック（至）にも入力されてい
る。そこでプログラム番地、目的番地、リード／ライト
データ値などのトレース条件をトレース条件判定ロジッ
ク＠に設定する。トレース制御ロジック（至）を通過す
るパス信号（８）・（９）・α１が設定されたトレース
条件と一致するとトレース条件判定ロジック＠はトレー
ス制御ロジックのに対してトレースバッファ（２）にパ
ス信号ｆ８） １１（９） −Ｈのデータを蓄わえるよ
うにゲートを開はツよう指示を与える。そしてトレース
バッファ＠に蓄えられたデータは第４図のような二一モ
ニツクで表示出力される。以上のトレース機能によりプ
ログラムが実行されている箇所がわかる。
次に信号波形観測器Ｉ２１＋で調査し九い信号が流れて
いる箇所ａ３にプローブ■を当てて信号波形を観測する
のであるが、あらかじめトレース機能により調べｔプロ
グラムの実行箇所をマイクロコンピュータ開発支援装置
のワンステップ実行機能により１命令ごとに実行させな
がら行い、これによりどの命令を実行し友時に信号波形
が変つｔかを知ることによって不具合点を発見する。
いる箇所ａ３にプローブ■を当てて信号波形を観測する
のであるが、あらかじめトレース機能により調べｔプロ
グラムの実行箇所をマイクロコンピュータ開発支援装置
のワンステップ実行機能により１命令ごとに実行させな
がら行い、これによりどの命令を実行し友時に信号波形
が変つｔかを知ることによって不具合点を発見する。
従来のマイクロコンピュータ開発支援装置は以上のよう
に構成されているので不具合点を発見する場合に手間が
かかり、なおかつワンステップ実行機能を使用すること
により実際のＣＰＨの実行とは多少異つｆｃ動きしか行
えない几め、ＣＰＨの連続し次動作の中で任意の信号に
ついて、その状態の確認できるように改善することが課
題であった。
に構成されているので不具合点を発見する場合に手間が
かかり、なおかつワンステップ実行機能を使用すること
により実際のＣＰＨの実行とは多少異つｆｃ動きしか行
えない几め、ＣＰＨの連続し次動作の中で任意の信号に
ついて、その状態の確認できるように改善することが課
題であった。
この発明は上記のような課題を解消するｔめになされｔ
もので実際のＣＰＨの実行を行いながら任意の信号状態
を知ることができるマイクロコンピュータ開発支援装置
を得ることを目的とする。
もので実際のＣＰＨの実行を行いながら任意の信号状態
を知ることができるマイクロコンピュータ開発支援装置
を得ることを目的とする。
この発明に係るマイクロコンピュータ開発支援装置はト
レース機能によりＣＰＵのプログラムの実行過程を出力
すると同時にシステム上の調査し比い任意の信号の状態
も出力することができるようにしｔものである。
レース機能によりＣＰＵのプログラムの実行過程を出力
すると同時にシステム上の調査し比い任意の信号の状態
も出力することができるようにしｔものである。
この発明におけるシステム上の任意の信号の状態を知る
ことはマイクロコンピュータの開発において早期にかつ
正確に不具合点を発見することができる。
ことはマイクロコンピュータの開発において早期にかつ
正確に不具合点を発見することができる。
一以下、この発明の一実施例を図について説明する。
第１図にお坊て、（１）はマイクロコンピュータ開発支
援装置の本体部、（２）は開発すべきマイクロコンピュ
ータがのっているシステム、（３）は調査ｔべき信号を
取るｔめの外部入力端子、（４）は本体部［１）内にあ
りトレースを実行するかしないかを判定するトレース条
件判定ロジック、（５）は本体部（１）内にありプログ
ラムの実行過程及び調査すべき信号の状態を示す情報デ
ータを保持するトレースバッファ、（６）は本体部（１
）内にありトレース条件判定ロジック（４）からの指示
によりプログラム実行過程及び調査すべき信号の状態を
示す情報データをトレースバッファ（５）に出力するト
レース制御ロジック。
援装置の本体部、（２）は開発すべきマイクロコンピュ
ータがのっているシステム、（３）は調査ｔべき信号を
取るｔめの外部入力端子、（４）は本体部［１）内にあ
りトレースを実行するかしないかを判定するトレース条
件判定ロジック、（５）は本体部（１）内にありプログ
ラムの実行過程及び調査すべき信号の状態を示す情報デ
ータを保持するトレースバッファ、（６）は本体部（１
）内にありトレース条件判定ロジック（４）からの指示
によりプログラム実行過程及び調査すべき信号の状態を
示す情報データをトレースバッファ（５）に出力するト
レース制御ロジック。
（７）は本体部（１）内にあり開発すべきマイクロコン
ピュータの代わりをするエミュレーションＣＰＵ。
ピュータの代わりをするエミュレーションＣＰＵ。
（８）ハエミュレーションＣＰ Ｕ ＋７１からのアド
レスバス信号、 ＋９１はエミュレーション０ＰＵＬ７
１（！ニジステム（２）トノデータバス信号、α１けエ
ミュレーションＣＰ Ｕ １７）からのステータスバス
信号、ＩＩＩＢは本体部（１）内にある調査すべき信号
の状態を示す情報データ信号、ａｚは本体部［１１とシ
ステム１２）との間にあってアドレスバス信号（８）、
データバス信号（９）、ステータスバス信号１１ＣＩが
通るケーブル、α３はシステム（２）上にある調査し几
い信号が流れている箇所である。
レスバス信号、 ＋９１はエミュレーション０ＰＵＬ７
１（！ニジステム（２）トノデータバス信号、α１けエ
ミュレーションＣＰ Ｕ １７）からのステータスバス
信号、ＩＩＩＢは本体部（１）内にある調査すべき信号
の状態を示す情報データ信号、ａｚは本体部［１１とシ
ステム１２）との間にあってアドレスバス信号（８）、
データバス信号（９）、ステータスバス信号１１ＣＩが
通るケーブル、α３はシステム（２）上にある調査し几
い信号が流れている箇所である。
第２図はトレース結果の表示例でサイクル番号。
プログラムの実行アドレス、実行した命令コード命令コ
ードを二−モニツク表示したもの、及び調査しｔい信号
の状態を表示する。
ードを二−モニツク表示したもの、及び調査しｔい信号
の状態を表示する。
次に動作について説明する。
従来例と同様にマイクロコンピュータかのつ几システム
（２）のハードウェア及びファームウェアを開発する途
中で不具合点を発見し、プログラムがある命令を実行し
定時に調査し九い信号がどうなっているかを調べる場合
についてのマイクロコンピュータ開発支援装置のトレー
ス機能について説明する。通常１本体部（１）内にある
エミュレーションＯＰ Ｕ ＋７）のアドレスバス信号
（８）・データバス信号（９）・ステータバス信号０１
はケーブル［Ｉｚを通じてシステム（２）の制御を行っ
ており、それぞれのバス信号（８）・（９）・１１（ｌ
及びシステム（２）上の調査したい箇所ａ３の状態を示
す情報データ信号συはトレース制御ロジック（６）に
も入力されている。そこでプログラム番地、目的番地、
リード／ライトデータ値。
（２）のハードウェア及びファームウェアを開発する途
中で不具合点を発見し、プログラムがある命令を実行し
定時に調査し九い信号がどうなっているかを調べる場合
についてのマイクロコンピュータ開発支援装置のトレー
ス機能について説明する。通常１本体部（１）内にある
エミュレーションＯＰ Ｕ ＋７）のアドレスバス信号
（８）・データバス信号（９）・ステータバス信号０１
はケーブル［Ｉｚを通じてシステム（２）の制御を行っ
ており、それぞれのバス信号（８）・（９）・１１（ｌ
及びシステム（２）上の調査したい箇所ａ３の状態を示
す情報データ信号συはトレース制御ロジック（６）に
も入力されている。そこでプログラム番地、目的番地、
リード／ライトデータ値。
調査したい信号状態の変化などのトレース条件をトレー
ス条件判定ロジック（４）に設定する。トレース制御ロ
ジック（６）を通過する各バス信号等（８）・（９）・
α１・ａυが設定されたトレース条件と一致するとトレ
ース条件判定ロジック（４）はトレース制（２）ロジッ
ク（６）に対シてトレースバッファ（５）に各バス信号
等（８）・＋９１− ｌｌｌ−συの情報データを蓄わ
えるようにゲートを開けるよう指示を与える。これによ
り従来例と同様に調査し之い箇所の情報データ信号αυ
け各パス信号！８１− ＋９１・ＩＩＩと共にトレース
バッファ（５）に蓄積され、第２図のようにＯＰ Ｕ
１７１の実行プログラムの二−モニツク表示と共に調査
したい箇所の情報データ信号σＢの状態も表示される。
ス条件判定ロジック（４）に設定する。トレース制御ロ
ジック（６）を通過する各バス信号等（８）・（９）・
α１・ａυが設定されたトレース条件と一致するとトレ
ース条件判定ロジック（４）はトレース制（２）ロジッ
ク（６）に対シてトレースバッファ（５）に各バス信号
等（８）・＋９１− ｌｌｌ−συの情報データを蓄わ
えるようにゲートを開けるよう指示を与える。これによ
り従来例と同様に調査し之い箇所の情報データ信号αυ
け各パス信号！８１− ＋９１・ＩＩＩと共にトレース
バッファ（５）に蓄積され、第２図のようにＯＰ Ｕ
１７１の実行プログラムの二−モニツク表示と共に調査
したい箇所の情報データ信号σＢの状態も表示される。
これによりどの命令を実行した時に信号波形が変化した
かを知ることによって不具合点を発見する。
かを知ることによって不具合点を発見する。
以上のように、トレースバッファに調査したい箇所の信
号状態の情報データを蓄積するように構成したので装置
をあまり変更させずにでき、システムの不具合点も早期
に発見できる効果がある。
号状態の情報データを蓄積するように構成したので装置
をあまり変更させずにでき、システムの不具合点も早期
に発見できる効果がある。
第１図はこの発明の一実施例によるマイクロコンピュー
タ開発支援装置のトレース機能を果たす部分のブロック
図、第２図はこの発明の一実施例によるトレース機能で
のトレース結果及び峙査し九い箇所の信号状態の表示例
を示す図、第３図は従来のマイクロコンピュータ開発支
援装置のトレース機能を果ｔす部分のブロック図、第４
図は従来のトレース機能でのトレース結果の表示例を示
す図である。 図において、（１）は装置の本体部、（２）は調査すべ
きシステム、（３）は入力端子、（４）はトレース条件
判定ロジック、（５）はトレースバッファ、（６）はト
レース制御ロジック、 ＋７１はエミュレーションｃｐ
Ｕ。 （８）はアドレスバス信号、（９）はデータバス信号、
ＩＪＩはステータバス信号、 ｆｉｌｌは調査すべき
情報データ信号、α２はケーブル゛、α３は調査し几い
信号が流れている箇所、 ＝ａｎは信号波形観測器、の
けプローブ。 （至）は従来のトレース条件判定ロジック、Ｉ２瘤は従
来のトレースバッファ、ｃ１！ｊは従来のトレース制御
ロジックである。 なお、各図中、同一符号は同一、又は相当部分を示す。
タ開発支援装置のトレース機能を果たす部分のブロック
図、第２図はこの発明の一実施例によるトレース機能で
のトレース結果及び峙査し九い箇所の信号状態の表示例
を示す図、第３図は従来のマイクロコンピュータ開発支
援装置のトレース機能を果ｔす部分のブロック図、第４
図は従来のトレース機能でのトレース結果の表示例を示
す図である。 図において、（１）は装置の本体部、（２）は調査すべ
きシステム、（３）は入力端子、（４）はトレース条件
判定ロジック、（５）はトレースバッファ、（６）はト
レース制御ロジック、 ＋７１はエミュレーションｃｐ
Ｕ。 （８）はアドレスバス信号、（９）はデータバス信号、
ＩＪＩはステータバス信号、 ｆｉｌｌは調査すべき
情報データ信号、α２はケーブル゛、α３は調査し几い
信号が流れている箇所、 ＝ａｎは信号波形観測器、の
けプローブ。 （至）は従来のトレース条件判定ロジック、Ｉ２瘤は従
来のトレースバッファ、ｃ１！ｊは従来のトレース制御
ロジックである。 なお、各図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- マイクロコンピュータをのせたシステムの開発におい
て、トレース機能によりプログラムの実行過程を出力す
ると同時に、プログラム実行時のシステム上の任意に抽
出した信号の状態も出力することを特徴としたマイクロ
コンピュータ開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289369A JPH02135546A (ja) | 1988-11-16 | 1988-11-16 | マイクロコンピュータ開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289369A JPH02135546A (ja) | 1988-11-16 | 1988-11-16 | マイクロコンピュータ開発支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02135546A true JPH02135546A (ja) | 1990-05-24 |
Family
ID=17742315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289369A Pending JPH02135546A (ja) | 1988-11-16 | 1988-11-16 | マイクロコンピュータ開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02135546A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08314765A (ja) * | 1995-05-15 | 1996-11-29 | Nec Corp | デバッグ情報収集方式 |
-
1988
- 1988-11-16 JP JP63289369A patent/JPH02135546A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08314765A (ja) * | 1995-05-15 | 1996-11-29 | Nec Corp | デバッグ情報収集方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960024879A (ko) | 디스플레이 장치 및 그 구동 회로 테스트 방법 및 시스템 | |
| JPH02135546A (ja) | マイクロコンピュータ開発支援装置 | |
| JPS63148498A (ja) | 自己診断機能を具備した記憶装置 | |
| JPS5856050A (ja) | 装置間デ−タ信号トレ−ス装置 | |
| JPS6319046A (ja) | レジスタ試験方式 | |
| JP2513888B2 (ja) | マイクロプロセッサ | |
| JPH04255037A (ja) | プログラム制御回路 | |
| JPS6212541B2 (ja) | ||
| JPS6232548A (ja) | プログラム通過アドレストレ−ス装置 | |
| JPH05324322A (ja) | 情報処理装置及びデバッグ装置 | |
| JPS63285645A (ja) | フア−ムウエア診断装置 | |
| JPH0390955A (ja) | 複数ｃｐｕに対応するコンピュータ装置の開発支援装置 | |
| JPS6180070A (ja) | Ｉｃテスタ | |
| JPS63103337A (ja) | 試験機におけるアドレス停止回路 | |
| JPS61296441A (ja) | バスライン計測装置 | |
| JPS6319048A (ja) | 情報処理装置の実装状態検出方式 | |
| JPS6339048A (ja) | 診断プログラム実行方式 | |
| JPH0593764A (ja) | 論理回路の検査装置 | |
| JPH03194625A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH01134639A (ja) | トレース停止制御方式 | |
| JP2001124818A (ja) | 半導体試験プログラム検査装置及び半導体試験プログラム検査方法 | |
| JPH1027113A (ja) | ファームウェア開発支援方法および装置 | |
| JPS61210438A (ja) | マイクロプロセツサ・アナライザ | |
| JPS6326416B2 (ja) | ||
| JPS6385848A (ja) | メモリ診断方式 |