KR100655075B1 - 반도체 장치의 전압 모니터링 장치 및 방법 - Google Patents

반도체 장치의 전압 모니터링 장치 및 방법 Download PDF

Info

Publication number
KR100655075B1
KR100655075B1 KR1020050026413A KR20050026413A KR100655075B1 KR 100655075 B1 KR100655075 B1 KR 100655075B1 KR 1020050026413 A KR1020050026413 A KR 1020050026413A KR 20050026413 A KR20050026413 A KR 20050026413A KR 100655075 B1 KR100655075 B1 KR 100655075B1
Authority
KR
South Korea
Prior art keywords
monitoring
voltage
point
signal
pad
Prior art date
Application number
KR1020050026413A
Other languages
English (en)
Other versions
KR20060104334A (ko
Inventor
김동민
이광진
이병권
조욱래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050026413A priority Critical patent/KR100655075B1/ko
Publication of KR20060104334A publication Critical patent/KR20060104334A/ko
Application granted granted Critical
Publication of KR100655075B1 publication Critical patent/KR100655075B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Abstract

반도체 장치의 동작시 상기 반도체 장치 내의 특정 포인트의 전압을 모니터링하기 위한 모니터링 장치가 개시된다. 그러한 전압 모니터링 장치는 모니터링 포인트를 지정하기 위한 디코딩 신호를 입력하여 모니터링 신호를 출력하기 위한 패드부와, 상기 패드부로부터 디코딩 신호를 수신하여 상기 모니터링 포인트를 지정하는 디코더 출력 신호를 생성하기 위한 디코더부와, 상기 디코더 출력 신호에 의해 턴온되어 상기 모니터링 포인트의 전압에 대응되는 신호를 상기 패드부로 인가하기 위한 포인트 전압 전달부를 구비한다. 그리하여, 본 발명은 개선된 반도체 장치의 전압 모니터링 장치를 제공함으로써, 종래의 반도체 장치 내에서의 전압 강하 측정에 있어서 측정하고자 하는 포인트당 하나씩의 모니터링 패드가 요구되는 문제가 감소되며, 특히 JTAG 회로가 탑재된 반도체 장치의 경우에 있어서는 패키지 상에서 테스트할 경우에도 전용 테스트 핀을 추가함이 없이 원하는 포인트의 전압 강하를 모니터링할 수 있는 효과를 갖는다.
반도체 장치, 패드, 전압 모니터링, JTAG

Description

반도체 장치의 전압 모니터링 장치 및 방법{Apparatus and method for use in monitoring voltage of semiconductor device}
도 1은 종래의 반도체 장치 내의 전압 강하를 모니터링하는 방법을 설명하기 위한 개략도.
도 2는 본 발명의 제1 실시예에 의한 전압 모니터링 장치가 구비된 반도체 장치를 보인 개략도.
도 3은 도 2의 포인트 전압 체크부를 상세히 보인 회로도.
도 4는 본 발명의 제2 실시예에 의한 전압 모니터링 장치를 보인 개략도.
도 5는 도 4의 포인트 전압 체크부를 상세히 보인 회로도.
도 6은 본 발명의 일 실시예에 의한 전압 모니터링 방법을 설명하기 위한 흐름도.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 장치 102 : 메모리 셀 어레이 영역
111~116 : 노말 패드 121~128 : 모니터링 포인트
131 : 제1 패드 132 : 제2 패드
133 : 제3 패드 200 : 포인트 전압 체크부
202 : 디코더부
TR1, TR2, TRn, TR10, TR11, TRm ; 모스 트랜지스터
400 : 포인트 전압 체크부 402 : 패드부
P1~Pn, P10~Pm ; 모니터링 포인트 431 : 테스트 데이터 출력 제어부
412 : 테스트 데이터 입력 패드 422 : 테스트 모드 셀렉트 패드
432 : 클럭 패드 442 : 선택적 테스트 리셋 신호
452 : 출력 패드
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 반도체 장치의 동작시 내부의 전압 강하를 모니터링하기 위한 반도체 장치의 전압 모니터링 장치 및 방법에 관한 것이다.
일반적으로 반도체 장치의 동작시 반도체 장치 내의 여러 부분에서의 위치별 전류 소모량의 차이로 인한 전압 강하량의 차이가 발생한다. 이러한 부분별 전압 강하량의 차이는 반도체 장치가 대용량화, 고속화될수록 증가한다. 그리하여, 반도체 장치의 성능을 저하시키게 된다. 그러나, 상기와 같은 반도체 장치 내부의 전압 강하량을 알 수 없을 경우에는 반도체 장치의 성능 저하의 원인을 찾는 것이 매우 힘들다. 따라서, 반도체 장치의 성능 저하의 원인을 찾기 위해, 반도체 장치 내부 의 전압 강하량을 측정하여야 한다.
도 1은 종래의 반도체 장치 내의 전압 강하를 모니터링하는 방법을 설명하기 위한 개략도이다.
도 1을 참조하면, 종래의 반도체 장치(10)는 셀 어레이 영역(12) 및 복수 개의 패드들(21~28, 31~38)을 포함하고 있다. 그리고, 전압 강하량이 측정되는 모니터링 포인트들(41~48)이 도시되어 있다.
여기서, 상기 셀 어레이 영역(12)은(예를 들어, 상기 반도체 장치(10)가 스태틱 램인 경우) 단위 메모리 셀 및 이를 구동하기 위한 회로들을 포함하는 넓은 개념이다.
상기 패드들(21~28, 31~38)은 동작 테스트 또는 와이어 본딩에 사용되는 노말 패드들(31~38)과, 내부의 전압 강하량을 외부의 측정 장치에 의해 직접적으로 모니터링하기 위한 모니터링 패드들(21~28)로 분류될 수 있다.
상기 모니터링 포인트들(41~48)은 상기 반도체 장치(10)의 동작시 신호(signal)들의 출입이 많은 포인트 또는 전압 강하가 빈번히 일어나는 포인트(예를 들면, DLL회로 부분) 등이다.
상기와 같은 구성으로 종래에는 소정의 전압 강하량 모니터링 장비로 상기 모니터링 포인트들(41~48)에 와이어(wire)를 연결하여 모니터링 패드들(21~28)을 통하여 전압 강하량을 측정하여 모니터링하였다.
그러나, 종래의 전압 강하 측정 방법은 측정하고자 하는 포인트당 하나 씩의 모니터링 패드가 요구되었다. 따라서, 반도체 장치 상에 모니터링 패드들이 배치되 어져야 할 영역이 많이 요구되어 반도체 장치 고집적화의 저해 요인이 되었다.
또한, 고속 반도체 장치의 경우 테스트 장비의 클럭(clock) 신호의 제약으로 웨이퍼 단계에서 동작 테스트를 할 경우 노말 동작에 맞춰 모니터링하는 것이 용이하지 않다. 따라서, 반도체 장치의 노말 동작에 맞춰 모니터링하기 위해서는 패키지(package) 상에 전용 테스트 핀을 할당하여 모니터링해야 하는 제약이 따른다.
따라서, 본 발명의 목적은 종래의 반도체 장치 내에서의 전압 강하 측정에 있어서 측정하고자 하는 포인트당 하나씩의 모니터링 패드가 요구되는 문제점을 개선하기 위한 반도체 장치의 전압 강하 측정 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 반도체 장치 상에 모니터링 패드들이 배치되어져야 할 영역을 줄임으로써 반도체 장치의 고집적화를 구현할 수 있는 반도체 장치의 전압 강하 측정 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 고속으로 동작하는 반도체 장치에 있어서 테스트 장비의 클럭(clock) 신호의 제약으로 웨이퍼 단계에서 동작 테스트를 할 경우 노말 동작에 맞춰 모니터링하는 것이 용이하지 않음으로 인하여, 노말 동작에 맞춰 모니터링하기 위해서는 패키지 상에 전용 테스트 핀을 할당하여 모니터링해야 하는 문제를 개선할 수 있는 반도체 장치의 전압 강하 측정 장치 및 방법을 제공함에 있다.
상기의 목적들을 달성하기 위하여 본 발명의 일 양상에 따라 반도체 장치의 동작시 상기 반도체 장치 내의 특정 포인트의 전압을 모니터링하기 위한 전압 모니터링 장치는 모니터링 포인트를 지정하기 위한 디코딩 신호를 입력하여 모니터링 신호를 출력하기 위한 패드부; 상기 패드부로부터 디코딩 신호를 수신하여 상기 모니터링 포인트를 지정하는 디코더 출력 신호를 생성하기 위한 디코더부; 및 상기 디코더 출력 신호에 의해 턴온되어 상기 모니터링 포인트의 전압에 대응되는 신호를 상기 패드부로 인가하기 위한 포인트 전압 전달부를 구비함을 특징으로 한다.
여기서, 상기 패드부는 상기 디코딩 신호를 수신하기 위한 제1 패드, 모니터링을 시작하기 위하여 상기 디코더부를 인에이블시키기 위한 모니터링 인에이블 신호를 수신하기 위한 제2 패드 및 상기 모니터링 신호를 출력하기 위한 제3 패드를 구비할 수 있다.
또한, 상기 포인트 전압 전달부는, 게이트 영역에는 상기 디코더의 출력 신호가 인가되고 전류 경로가 상기 모니터링 포인트와 상기 제3 패드 사이에 형성되는 모스 트랜지스터를 구비할 수 있다.
또한, 상기 디코딩 신호는 적어도 3 비트 이상인 것이 바람직하다.
상기의 목적들을 달성하기 위하여 본 발명의 일 양상에 따라 JTAG 회로를 구비한 반도체 장치 내의 특정 포인트의 전압을 모니터링하기 위한 전압 모니터링 장치는 상기 JTAG 회로의 동작에 요구되는 신호들을 입력하기 위한 복수 개의 입력 패드들과 모니터링하지 않는 경우에는 상기 JTAG 회로의 테스트 데이터 신호를 외부로 출력하고 모니터링시에는 모니터링 포인트의 전압을 출력하기 위한 출력 패드를 구비한 패드부; 및 상기 JTAG 회로에서 출력되는 모니터링 플래그 신호에 의해 모니터링을 시작하여 상기 JTAG 회로에서 출력되는 디코딩 신호를 수신하여 모니터링 포인트의 전압을 상기 출력 패드로 인가하는 포인트 전압 체크부를 구비함을 특징으로 한다.
여기서, 상기 포인트 전압 체크부는 상기 모니터링 플래그 신호에 의해 인에이블되어 상기 디코딩 신호를 수신하여 상기 모니터링 포인트를 지정하는 디코더 출력 신호를 생성하기 위한 디코더부와, 상기 디코더 출력 신호에 의해 턴온되어 상기 모니터링 포인트의 전압에 대응되는 신호를 상기 출력 패드로 인가하기 위한 포인트 전압 전달부를 구비할 수 있다.
또한, 상기 테스트 데이터 신호가 상기 출력 패드로 인가되는 테스트 데이터 경로 상에는 상기 모니터링시에 상기 테스트 데이터 경로가 고 임피던스 상태로 되어 상기 테스트 데이터 신호가 출력되지 않도록 하기 위한 테스트 데이터 출력 제어부를 구비할 수 있다.
상기의 목적들을 달성하기 위하여 본 발명의 일 양상에 따라 반도체 장치의 동작시 상기 반도체 장치 내의 특정 포인트의 전압을 모니터링하기 위한 방법은 모니터링 포인트의 전압을 모니터링하기 위한 명령을 설정하는 단계; 상기 모니터링 포인트를 지정하기 위한 디코딩 신호를 설정하는 단계; 및 상기 반도체 장치의 동작시 상기 모니터링 포인트의 전압 강하를 측정한 후 상기 모니터링을 계속할 것인가를 판단하는 단계를 갖는 것을 특징으로 한다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다양한 실시예에서의 설명들은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게 본 발명에 대한 이해를 돕기 위한 의도로 예를 들어 도시되고 한정된 것에 불과하므로, 본 발명의 범위를 제한하는 것으로 사용되어서는 아니 될 것이다.
도 2는 본 발명의 제1 실시예에 의한 전압 모니터링 장치가 구비된 반도체 장치를 보인 개략도이다.
도 2를 참조하면, 반도체 장치의 동작시 상기 반도체 장치 내의 특정 포인트의 전압을 모니터링하기 위한 모니터링 장치는 패드부(131, 132, 133) 및 포인트 전압 체크부(200)를 구비한다.
상기 패드부(131, 132, 133)는 외부에서 모니터링 포인트를 지정하기 위한 디코딩 신호를 입력하여 모니터링 신호를 출력하는 역할을 한다. 보다 상세히 설명하면, 상기 패드부(131, 132, 133)는 상기 디코딩 신호를 수신하기 위한 제1 패드(131), 모니터링을 시작하기 위하여 상기 포인트 전압 체크부(200)를 인에이블시키기 위한 모니터링 인에이블 신호를 수신하기 위한 제2 패드(132) 및 상기 모니터링 신호를 출력하기 위한 제3 패드(133)로 분류될 수 있다. 상기 패드부(131, 132, 133)는 동작 테스트 또는 와이어 본딩에 사용되어지는 노말 패드들(111~116)과는 구별된다.
도 3은 도 2의 포인트 전압 체크부(200)를 상세히 보인 회로도이다.
도 3을 참조하면, 상기 포인트 전압 체크부(200)는 디코더부(202) 및 포인트 전압 전달부(TR1~TRn)를 포함한다.
상기 디코더부(202)는 제1 패드(132)로부터 모니터링 인에이블 신호를 수신하여 인에이블되어 제2 패드(131)로부터 디코딩 신호를 수신하여 상기 모니터링 포인트를 지정하는 디코더 출력 신호를 생성한다.
상기 포인트 전압 전달부(TR1~TRn)는 상기 디코더 출력 신호에 의해 턴온되어 상기 모니터링 포인트의 전압에 대응되는 신호인 모니터링 신호를 제3 패드(133)로 인가한다. 여기서, 상기 포인트 전압 전달부(TR1~TRn)는 게이트 영역에는 상기 디코더부(202)의 출력 신호가 인가되고 전류 경로가 상기 모니터링 포인트와 상기 제3 패드(133) 사이에 형성되는 모스 트랜지스터를 구비한다. 즉, 모니터링 포인트들(P1~Pn) 각각은 상기 포인트 전압 전달부(TR1~TRn)의 일측과 연결되어지고 상기 포인트 전압 전달부(TR1~TRn)의 다른 일측은 상기 제3 패드(133)와 연결되어져 있다.
예를 들면, 상기 모스 트랜지스트가 P형 MOSFET(P type Metal Oxide Silicon Field Effect Transitor)인 경우라면, P형 MOSFET(TR1)의 게이트 영역에는 상기 디코더부(202)의 출력 부분과 연결되고 소스 영역에는 모니터링 포인트(P1)가 연결되며 드레인 영역은 상기 제3 패드(133)와 연결된다. 마찬가지로, P형 MOSFET(TR2)의 게이트 영역에는 상기 디코더부(202)의 출력 부분과 연결되고 소스 영역에는 모니터링 포인트(P2)가 연결되며 드레인 영역은 상기 제3 패드(133)와 연결된다. 만약 n 개의 포인트를 모니터링 하고자 하는 경우라면, P형 MOSFET(TRn)의 게이트 영역에는 상기 디코더부(202)의 출력 부분과 연결되고 소스 영역에는 모니터링 포인트 (Pn)가 연결되며 드레인 영역은 상기 제3 패드(133)와 연결된다.
상기 디코딩 신호는 적어도 3 비트 이상인 것이 바람직하다. 3 비트 미만인 경우를 가정해 본다면, 먼저 상기 디코딩 신호가 1비트인 경우라면, 상기 디코딩 신호가 논리 0 또는 1로 구별되어 모니터링 할 수 있는 포인트는 두 개의 포인트가 될 것이다. 그러나, 모니터링에 사용되는 패드(131, 132, 133)의 개수는 최소한 세개이어야 하므로 각각의 모니터링 포인트에 와이어를 연결하여 모니터링 할 경우에 요구되는 패드의 개수인 두개에 비하여 이점이 없게 된다. 또한, 상기 디코딩 신호가 2비트인 경우라면, 상기 디코딩 신호가 논리 00, 01, 10, 11로 구별되어 모니터링 할 수 있는 포인트는 네 개의 포인트가 될 것이다. 그러나 이 또한 각각의 모니터링 포인트에 와이어를 연결하여 모니터링 하는 경우에 요구되는 패드의 개수가 네 개인 것에 비하면 패드 측면의 이점은 있을 가능성은 있으나 디코더부(202)와 포인트 전압 전달부(TR1~TRn)가 형성되어져야 하는 점을 고려해 볼 때 크게 이점이 없다. 따라서, 상기 디코딩 신호는 적어도 3비트 이상인 것이 바람직하다.
이하에서는 도 2, 도 3 및 표 1을 참조하여 특정 포인트의 전압을 모니터링하는 동작이 설명된다.
Figure 112005016802792-pat00001
표 1은 디코딩 신호가 3비트인 경우의 예를 도시한 것이다.
반도체 장치가 동작하는 상태에서 모니터링 인에이블 신호가 제2 패드(132)로 입력되면, 디코더부(202)에서는 이를 수신하여 인에이블되며, 동시 혹은 순차적으로 모니터링 포인트(P1)을 지정하는 디코딩 신호(000)가 제1 패드(131)로 입력되면 포인트 전압 전달부에서의 P형 MOSFET 중 TR1만 턴온되고 나머지 P형 MOSFET(P2~P8)는 턴오프 상태를 유지한다. 그리하여, 상기 모니터링 포인트(P1)의 전압이 제3 패드(133)로 전달되어 모니터링 신호가 출력된다. 다른 모니터링 포인트(P2~P8)의 경우에도 마찬가지 과정으로 모니터링된다.
상술한 바와 같이 개선된 전압 모니터링 장치가 구비됨으로써 종래의 전압 강하 측정 방법에 있어서 측정하고자 하는 포인트당 하나 씩의 모니터링 패드가 요구되는 점이 개선된다. 그리고, 반도체 장치의 동작 속도에 맞추어 모니터링 포인트의 전압을 모니터링할 수 있게 된다.
도 4는 본 발명의 제2 실시예에 의한 전압 모니터링 장치를 보인 개략도이다.
도 4를 참조하면, JTAG 회로(410)를 구비한 반도체 장치 내의 특정 포인트의 전압을 모니터링하기 위한 모니터링 장치는 패드부(401) 및 포인트 전압 체크부(400)를 구비한다.
일반적으로 상기 JTAG(Joint Test Action Group) 회로(410)는 클럭(TCK), 테스트 모드 셀렉트(TMS), 테스트 데이터 입력(TDI), 테스트 데이터 출력(TDO) 및 선택적 테스트 리셋 신호(TRSTB)로 구성된 5개 신호 직렬 인터페이스를 통한 외부 표준 JTAG 제어기의 제어 하에서 이루어진다. 상기 테스트 데이터 출력(TDO)의 전단 에는 테스트 데이터 출력 드라이버가 구비된다. 상기 JTAG 회로(410)에 관한 그 밖의 사항들은 JTAG 표준에 따른다.
상기 패드부(402)는 상기 JTAG 회로(410)의 동작에 요구되는 상기 신호들을 입력하기 위한 복수 개의 입력 패드들(412, 422, 432, 442)과, 모니터링 포인트(P10~Pm)를 모니터링하지 않는 경우에는 상기 JTAG 회로(410)의 테스트 데이터 신호를 외부로 출력하고 모니터링 포인트(P10~Pm)를 모니터링하고자 하는 경우에는 모니터링 포인트(P10~Pm)의 전압을 출력하기 위한 출력 패드(452)를 구비한다.
상기 포인트 전압 체크부(400)는 상기 JTAG 회로(410)에서 출력되는 모니터링 플래그 신호에 의해 모니터링을 시작하여 상기 JTAG 회로(410)에서 출력되는 디코딩 신호를 수신하여 모니터링 포인트(P10~Pm)의 전압을 상기 출력 패드(452)로 인가한다. 상기 모니터 플레그 신호는 상기 포인트 전압 체크부(400)를 인에이블시키는 역할을 하는 신호이다.
도 5는 도 4의 포인트 전압 체크부(400)를 상세히 보인 회로도이다.
도 5를 참조하면, 상기 포인트 전압 체크부(400)는 디코더부(421)와 포인트 전압 전달부(TR10~TRm)를 구비한다.
상기 디코더부(421)는 상기 모니터링 플래그 신호에 의해 인에이블되어 상기 디코딩 신호를 수신하여 상기 모니터링 포인트(P10~Pm)를 지정하는 디코더 출력 신호를 생성한다.
상기 포인트 전압 전달부(TR10~TRm)는 상기 디코더 출력 신호에 의해 턴온되어 상기 모니터링 포인트의 전압에 대응되는 신호를 상기 출력 패드로 인가하기 위 한 부분이다. 여기서, 상기 포인트 전압 전달부(TR10~TRm)는 모스 트랜지스터인 것이 바람직하다. 예를 들어, 상기 포인트 전압 전달부(TR10~TRm)가 P형 MOSFET인 경우 게이트 영역에는 상기 디코더부(421)에서 출력되는 디코더 출력 신호가 인가되며 소스 영역에는 모니터링 포인트(P10~Pm)가 연결되며 드레인 영역에는 상기 출력 패드(452)가 연결된다.
또한, 포인트 전압 체크부(400)는 상기 JTAG 회로(410)에서의 테스트 데이터 신호가 상기 출력 패드(452)로 인가되는 테스트 데이터 경로 상에는 상기 모니터링시에 상기 테스트 데이터 경로가 고 임피던스(High-Z) 상태로 되어 상기 테스트 데이터 신호가 출력되지 않도록 하기 위한 테스트 데이터 출력 제어부(431)를 더 구비하는 것이 바람직하다.
상기 제2 실시예에서의 모니터링 동작에 있어서 테스트 데이터 입력 패드(412)로 시리얼(serial) 코드(모니터링 포인트를 지정하기 위한 코드)가 입력되어, JTAG 회로(410)의 동작에 의해 패러렐(parallel) 코드인 디코딩 신호가 입력되므로 모니터링 포인트를 지정하기 위한 신호 입력에 있어서는 상기 제1 실시예에서보다 용이하다. 상기 디코딩 신호가 디코더부(421)로 입력된 이후의 동작은 상기 제1 실시예에서의 모니터링 동작과 동일 또는 유사하므로 중복되는 설명은 생략한다.
특히, 상술한 바와 같은 구성을 통하여 특정 포인트의 전압을 모니터링 하기 위한 전압 모니터링 장치는 패키지 조립 후에도 반도체 장치의 동작시에 특정 부분을 모니터링 할 수 있는 이점을 갖는다.
도 6은 본 발명의 일 실시예에 의한 전압 모니터링 방법을 설명하기 위한 흐 름도이다.
도 6을 참조하면, 반도체 장치의 동작시 상기 반도체 장치 내의 특정 포인트의 전압을 모니터링하기 위한 방법은 모니터링 포인트의 전압을 모니터링하기 위한 명령을 설정하는 단계(S10), 상기 모니터링 포인트를 설정하는 단계(S20) 및 상기 반도체 장치의 동작시 상기 모니터링 포인트의 전압 강하를 측정(S40)한 후 상기 모니터링을 계속할 것인가를 판단하는 단계(S50)를 갖는다. 즉, 상기 명령 설정 단계(S10)는 특정 포인트의 전압을 모니터링하기 위한 신호, 테스트 모드 셀렉트, 선택적 테스트 리셋 신호 및 클럭 신호의 조합을 설정하는 단계이다. 상기 모니터링 포인트 설정 단계(S20)는 모니터링 하고자 하는 포인트를 설정하는 단계이다. 반도체 장치가 동작되고(S30) 상기 반도체 장치의 동작 중에 모니터링 포인트의 전압 강하를 측정하여 모니터링(S40)한 후, 상기 모니터링을 계속할 것인지를 판단하여(S50) 상기 모니터링을 계속하고자하는 경우에는 모니터링 신호를 계속 측정하며 그렇지 않은 경우에는 종료한다.
본 발명의 실시예에 따른 전압 모니터링 장치 및 방법은 상기 실시예에 한정되지 않고, 본 발명의 기본 원리를 벗어나지 않는 범위에서 다양하게 설계되고, 응용될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게는 자명한 사실이라 할 것이다.
상술한 바와 같이 본 발명은 개선된 반도체 장치의 전압 모니터링 장치 및 방법을 제공함으로써, 종래의 반도체 장치 내에서의 전압 강하 측정에 있어서 측정하고자 하는 포인트당 하나씩의 모니터링 패드가 요구되는 문제가 감소된다.
또한, 본 발명은 반도체 장치 상에 모니터링 패드들이 배치되어져야 할 영역을 줄임으로써 반도체 장치의 고집적화를 구현할 수 있는 효과를 갖는다.
또한, 본 발명은 고속으로 동작하는 반도체 장치에 있어서 테스트 장비의 클럭 신호의 제약으로 웨이퍼 단계에서 동작 테스트를 할 경우 노말 동작에 맞춰 모니터링하는 것이 용이하지 않음으로 인하여, 노말 동작에 맞춰 모니터링하기 위해서는 패키지 상에 전용 테스트 핀을 할당하여 모니터링해야 하는 문제가 개선되는 효과를 갖는다. 특히, JTAG 회로가 탑재된 반도체 장치의 경우에 있어서는 패키지 상에서 테스트할 경우에도 전용 테스트 핀을 추가함이 없이 원하는 포인트의 전압 강하를 모니터링할 수 있게 된다.

Claims (8)

  1. 반도체 장치의 노말 동작시 상기 반도체 장치 내의 특정 포인트의 전압을 모니터링하기 위한 모니터링 장치에 있어서:
    모니터링 포인트를 지정하기 위한 디코딩 신호를 입력하여 모니터링 신호를 출력하기 위한 패드부;
    상기 패드부로부터 디코딩 신호를 수신하여 상기 모니터링 포인트를 지정하는 디코더 출력 신호를 생성하기 위한 디코더부; 및
    상기 디코더 출력 신호에 의해 턴온되어 상기 모니터링 포인트의 전압에 대응되는 신호를 상기 패드부로 인가하기 위한 포인트 전압 전달부를 구비함을 특징으로 하는 전압 모니터링 장치.
  2. 제1항에 있어서,
    상기 패드부는 상기 디코딩 신호를 수신하기 위한 제1 패드, 모니터링을 시작하기 위하여 상기 디코더부를 인에이블시키기 위한 모니터링 인에이블 신호를 수신하기 위한 제2 패드 및 상기 모니터링 신호를 출력하기 위한 제3 패드를 구비함을 특징으로 하는 전압 모니터링 장치.
  3. 제2항에 있어서,
    상기 포인트 전압 전달부는, 게이트 영역에는 상기 디코더의 출력 신호가 인가되고 전류 경로가 상기 모니터링 포인트와 상기 제3 패드 사이에 형성되는 모스 트랜지스터를 구비함을 특징으로 하는 전압 모니터링 장치.
  4. 제3항에 있어서,
    상기 디코딩 신호는 적어도 3 비트 이상인 것을 특징으로 하는 전압 모니터링 장치.
  5. JTAG 회로를 구비한 반도체 장치 내의 특정 포인트의 전압을 모니터링하기 위한 모니터링 장치에 있어서:
    상기 JTAG 회로의 동작에 요구되는 신호들을 입력하기 위한 복수 개의 입력 패드들과 모니터링하지 않는 경우에는 상기 JTAG 회로의 테스트 데이터 신호를 외부로 출력하고 모니터링시에는 모니터링 포인트의 전압을 출력하기 위한 출력 패드를 구비한 패드부; 및
    상기 JTAG 회로에서 출력되는 모니터링 플래그 신호에 의해 모니터링을 시작하여 상기 JTAG 회로에서 출력되는 디코딩 신호를 수신하여 모니터링 포인트의 전압을 상기 출력 패드로 인가하는 포인트 전압 체크부를 구비함을 특징으로 하는 전 압 모니터링 장치.
  6. 제5항에 있어서,
    상기 포인트 전압 체크부는 상기 모니터링 플래그 신호에 의해 인에이블되어 상기 디코딩 신호를 수신하여 상기 모니터링 포인트를 지정하는 디코더 출력 신호를 생성하기 위한 디코더부와, 상기 디코더 출력 신호에 의해 턴온되어 상기 모니터링 포인트의 전압에 대응되는 신호를 상기 출력 패드로 인가하기 위한 포인트 전압 전달부를 구비함을 특징으로 하는 전압 모니터링 장치.
  7. 제6항에 있어서,
    상기 테스트 데이터 신호가 상기 출력 패드로 인가되는 테스트 데이터 경로 상에는 상기 모니터링시에 상기 테스트 데이터 경로가 고 임피던스 상태로 되어 상기 테스트 데이터 신호가 출력되지 않도록 하기 위한 테스트 데이터 출력 제어부를 구비함을 특징으로 하는 전압 모니터링 장치.
  8. 반도체 장치의 노말 동작시 상기 반도체 장치 내의 특정 포인트의 전압을 모니터링하기 위한 방법에 있어서:
    모니터링 포인트의 전압을 모니터링하기 위한 명령을 설정하는 단계;
    상기 모니터링 포인트를 지정하기 위한 디코딩 신호를 설정하는 단계; 및
    상기 반도체 장치의 노말 동작시 상기 모니터링 포인트의 전압 강하를 측정한 후 상기 모니터링을 계속할 것인가를 판단하는 단계를 갖는 것을 특징으로 하는 전압 모니터링 방법.
KR1020050026413A 2005-03-30 2005-03-30 반도체 장치의 전압 모니터링 장치 및 방법 KR100655075B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050026413A KR100655075B1 (ko) 2005-03-30 2005-03-30 반도체 장치의 전압 모니터링 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050026413A KR100655075B1 (ko) 2005-03-30 2005-03-30 반도체 장치의 전압 모니터링 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060104334A KR20060104334A (ko) 2006-10-09
KR100655075B1 true KR100655075B1 (ko) 2006-12-08

Family

ID=37634396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026413A KR100655075B1 (ko) 2005-03-30 2005-03-30 반도체 장치의 전압 모니터링 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100655075B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114461556A (zh) * 2022-01-13 2022-05-10 国家信息技术安全研究中心 一种嵌入芯片jtag接口侧信道采集适配器及方法

Also Published As

Publication number Publication date
KR20060104334A (ko) 2006-10-09

Similar Documents

Publication Publication Date Title
US10120025B2 (en) Functional core circuitry with serial scan test expected, mask circuitry
US8471588B2 (en) Semiconductor wafer device and method for testing the same
JP3726711B2 (ja) 半導体装置
US7466159B2 (en) Semiconductor integrated circuit having multiple semiconductor chips with signal terminals
KR100655075B1 (ko) 반도체 장치의 전압 모니터링 장치 및 방법
US7230446B2 (en) Semiconductor logic circuit device having pull-up/pull-down circuit for input buffer pad and wafer-probing testing method therefor
US20030126524A1 (en) Semiconductor storage unit
US7564255B2 (en) Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test
JP5358125B2 (ja) 半導体装置及び半導体チップのクラック検出方法
JP4275104B2 (ja) Ｉｄｄｑ検査方法
JP4690731B2 (ja) 半導体装置とそのテスト装置及びテスト方法。
JP2765508B2 (ja) 半導体集積回路およびその試験方法
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
JP2003156542A (ja) テスト方法および半導体装置
KR19990039586A (ko) 테스트 패드 수가 감소된 메모리 장치 테스트 방법
JPH1131785A (ja) 半導体集積回路試験装置
KR20040009958A (ko) 풀업 기능을 가진 핀 검사 장치
JP2003207543A (ja) 半導体装置およびテスト方法
JP2003037174A (ja) 半導体集積回路およびその検査方法
JP2005026289A (ja) 半導体集積回路および半導体集積回路の検査方法
JPH08154048A (ja) 半導体集積回路
JP2001141774A (ja) 半導体集積回路および動作方法
JP2012127911A (ja) 半導体集積回路
JP2010187339A (ja) 半導体集積回路、半導体集積回路の試験方法、および半導体集積回路パッケージ
JP2003057315A (ja) 半導体装置および半導体試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee