CN1908575A - 半导体器件的探针对齐验证电路和方法 - Google Patents
半导体器件的探针对齐验证电路和方法 Download PDFInfo
- Publication number
- CN1908575A CN1908575A CNA2006100718277A CN200610071827A CN1908575A CN 1908575 A CN1908575 A CN 1908575A CN A2006100718277 A CNA2006100718277 A CN A2006100718277A CN 200610071827 A CN200610071827 A CN 200610071827A CN 1908575 A CN1908575 A CN 1908575A
- Authority
- CN
- China
- Prior art keywords
- transmission line
- state
- sensor pad
- probe
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06794—Devices for sensing when probes are in contact, or in position to contact, with measured object
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种探针对齐验证电路，包括传感器垫片、第一传输线、控制单元、数据垫片、第二传输线、和响应单元。传感器垫片包括绝缘部分和导电部分。第一传输线电连接到导电部分和半导体器件的内部。控制单元维护第一传输线处于第一逻辑状态，并且当在导电部分接收到探测信号时，将第一传输线的逻辑状态转换到第二逻辑状态。第二传输线向数据垫片提供预定的信号。响应单元控制第二传输线以便响应于第二逻辑状态而使第二传输线具有用于未对齐状态的验证结果电压的状态。
Description
技术领域
本发明涉及半导体器件，尤其涉及用于验证半导体器件的探针和垫片(pad)之间的对齐(alignment)的探针对齐验证电路和方法。
本申请要求于2005年8月4日在韩国知识产权局提交的韩国专利申请10-71345的优先权，通过引用将该申请的公开全部并入在此。
背景技术
通常，以小片(die)形式在半导体圆片上制造半导体器件，它们彼此分离并且封装起来。每个半导体器件在彼此分离之前在该半导体圆片中经受各种测试。对于这样的测试，用于施加测试电压和/或信号的探针需要与每个半导体器件的相应垫片对齐。
图1是图解了在半导体器件内验证探针的对齐的方法的图示。如图1所示，半导体器件30包括传感器垫片33。为了测试探针的对齐，传感器垫片33连接到探测卡200的探针。测试器100通过探测卡20的探针向传感器垫片33提供探测信号。当传感器垫片33和探针之间的对齐异常时，连接到传感器垫片33的电路元件(未示出)进行操作并且生成预定的响应信号。因此，测量者可以在执行测试的同时知道出现了异常的对齐。
如图1所示，在半导体器件中，分配了用于验证探针的对齐的测试器100的通道。由于工艺的限制，测试器100的通道数目是有限的。将测试器100的通道分配给对探针对齐的验证减少了可用于其它用途的通道数目。因此，在半导体器件中，因为由于通道不足而导致总体测试时间增加，所以出现了问题。
因此，存在对用于验证探针和半导体器件的垫片之间的对齐的探针对齐验证电路和方法的需要。
发明内容
根据本发明实施例的探针对齐验证电路包括：传感器垫片，用于接收通过测试器的电压通道提供的探测信号，该传感器垫片包括由绝缘材料构成的绝缘部分以及由导电材料构成的导电部分；以及第一传输线，电连接到传感器垫片的导电部分以及半导体器件的内部。该探针对齐验证电路包括：控制单元，用于维护(assert)第一传输线处于第一逻辑状态，并且当在导电部分处接收到探测信号时，转换到第二逻辑状态；数据垫片；第二传输线，用于向数据垫片提供预定的信号；以及响应单元，用于控制第二传输线以便响应于第一传输线的第二逻辑状态而使第二传输线具有用于未对齐状态的验证结果电压的状态。
根据本发明实施例的探针对齐验证方法包括：使探测卡的探针与传感器垫片接触；通过探测卡的探针从测试器向传感器垫片提供探测信号；将通过传感器垫片提供的探测信号传输到探针对齐验证单元；并且在数据垫片处检测验证结果电压的状态；确定验证结果电压的状态是否为电源电压的状态；以及如果检验结果电压的状态是电源电压的状态，则确定探针和传感器垫片未对齐。
附图说明
根据以下结合附图进行的详细说明，本发明的特征将更容易被理解，其中：
图1是图解了在半导体器件内验证探针对齐的传统方法的图示；
图2是图解了用于在对其应用了根据本发明的实施例的探针对齐验证电路的半导体器件内验证探针的对齐的测试的图示；
图3是详细地图解了根据本发明实施例的探针对齐验证电路的图示；
图4是图解了图2中的传感器垫片的俯视图结构的图示；以及
图5是图解了根据本发明的实施例的探针对齐验证方法的流程图。
具体实施方式
现在将参考附图，在不同的附图中自始至终使用相同的附图标记标明相同或者类似的部件。
下面通过参考附图描述本发明的优选实施例，详细地描述了用于半导体器件的探针对齐验证电路和方法。
图2是图解了用于在根据本发明的实施例对其应用了探针对齐验证电路的半导体器件内验证探针的对齐的测试的图示。
在对图2的理解中，应当注意，用地电压VSS作为探测信号。将探测信号施加到传感器垫片，以便检测探针和半导体器件的垫片之间的对齐，例如该对齐是否异常。
在图2中，测试器100生成预定的测试信号，而探测卡200将该测试器100连接到半导体器件300。
测试器100提供多个测试信号、电源电压VDD和地电压VSS。由测试器100提供的多个测试信号、电源电压VDD和地电压VSS通过探测卡200施加到半导体器件300。测试信号和电压VDD和VSS通过相应的通道111、112、以及113_1到113_n提供给探测卡200。测试器100设计为使单个信号或者电压占据单个通道。
不需要单独的探测信号，而且用测试器300提供的电压作为探测信号。优选为，在本发明的探针对齐验证电路330中使用的探测信号是地电压VSS。也就是说，地电压VSS起探测信号的作用，该探测信号被提供用来检测探针220和半导体器件的垫片310之间的异常对齐。根据本发明实施例的探针对齐验证电路不需要用于验证探针对齐的单独通道。
探测卡200将测试器100电连接到其中包括了本发明的探针对齐验证电路DPAC的半导体器件300。探测卡200包括：内部线路单元210；多个通道接头221、222、和223_1到223_n；以及包括231_1、231_2、232、和233_1到233_n在内的多个探针220。
在探测卡200的内部线路单元210中，如图2所示，连接到测试器100的地电压通道111的内部线路分支成两条或者更多的内部线路231_1和232_2。内部线路231_1用于将地电压VSS施加到数据垫片311。内部线路231_2将地电压VSS作为探测信号通过半导体器件300的传感器垫片314传输到探针对齐验证电路DPAC。
图2图解了探测卡200中用于传输地电压VSS的内部线路分支成两条线路的示例。然而，对于本领域的技术人员来说，显然探测卡200中用于传输地电压VSS的内部线路可以分支成三条或者更多的线路。
半导体器件300包括垫片单元310和探针对齐验证单元330。垫片单元310包括多个数据垫片311、312、和313_1到313_n，以及用于提供和/或接收相应的信号和电压的传感器垫片314。该多个数据垫片311、312、和313_1到313_n及传感器垫片314有规则地布置在半导体器件300内的预定位置。
根据本发明实施例的探针对齐验证电路DPAC由数据垫片313_n、传感器垫片314和探针对齐验证单元330形成。
图3是详细地图解了根据本发明实施例的探针对齐验证电路DPAC的图示。探针对齐验证电路DPAC包括数据垫片313_n、传感器垫片314和探针对齐验证单元330。
传感器垫片314接收通过测试器200的电压通道111提供的探测信号。
传感器垫片314包括绝缘部分314a和导电部分314b。优选为，如图4所示，绝缘部分314a位于传感器垫片314的上表面的中心部分，而导电部分314b位于传感器垫片314的外围部分。绝缘部分314a由绝缘材料形成，而导电部分314b由导电材料构成。例如，绝缘部分314a可以由具有高接触电阻的氧化物构成，而导电部分314b可以由诸如钨或者铝之类的导电金属材料构成。
探针对齐验证单元330生成检验结果信号VPRO。控制检验结果信号VPRO，使其响应于将探测信号施加到传感器垫片314的导电部分314b而具有逻辑‘L’(低)状态，这表示探针未与传感器垫片314对齐。
探针对齐验证单元330包括第一传输线L1、控制单元331、缓冲器333、响应单元335和第二传输线L2。第一传输线L1将传感器垫片314的导电部分314b与探针对齐验证单元330电连接。第一传输线L1将从传感器垫片314的导电部分314b提供的探测信号引导到半导体器件300的内部。
控制单元331控制第一传输线L1，使其具有逻辑‘H’(高)状态。基于从测试器100传输过来的探测电压VSS，第一传输线L1的逻辑状态可以转换为逻辑‘L’。逻辑‘H’状态可以定义为‘第一逻辑状态’，而逻辑‘L’状态可以定义为‘第二逻辑状态’。优选为，控制单元331可以由PMOS晶体管构成。
因此，当探针220与传感器垫片314的绝缘部分314a接触时，由控制单元331将第一传输线L1保持在电源电压VDD的状态。也就是说，第一传输线L1保持在逻辑‘H’状态。
当探针220与传感器垫片314的导电部分314b接触时，由施加到导电部分314b的地电压VSS控制第一传输线L1，以使其处于地电压VSS。也就是说，第一传输线L1的逻辑状态从逻辑‘H’改变为逻辑‘L’。
第二传输线L2连接到数据垫片313_n，并且启动信号向数据垫片313_n的传输。
响应单元335将预定的检验结果电压提供给第二传输线L2。响应单元335控制第二传输线L2，以便响应于第一传输线L1的逻辑‘L’状态，使第二传输线L2具有电源电压VDD的状态，即逻辑‘H’状态。优选为，响应单元335由PMOS晶体管构成。
当第一传输线L1具有逻辑‘H’状态时，响应单元335具有关断状态。因此，检测到第二传输线L2的预充电状态。
可以包括NMOS晶体管(未示出)来对第二传输线L2进行预充电。在实现这样的NMOS晶体管的情况下，第二传输线L2被预充电到地电压VSS。在数据垫片313_n处，检测第二传输线L2的地电压VSS的状态。
当第一传输线L1具有逻辑‘L’状态时，响应单元接通，而且第二传输线L2具有电源电压VDD的状态。在数据垫片313_n处，检测到第二传输线L2的电源电压VDD的状态。
当探针231_2与传感器垫片314对齐时，第二传输线L2具有预充电状态。当探针231_2没有与传感器垫片314对齐时，第二传输线L2具有电源电压VDD的状态。
当探针没有与传感器垫片314对齐时，数据垫片313_n从第二传输线L2接收处于验证结果电压的信号，即电源电压VDD的状态，并且通过探测卡200将该信号提供给测试器100。
图3中的缓冲器333缓冲第一传输线L1中的信号，并且控制响应单元335。
在内部电路320中，可以实现单元阵列和外围电路。内部电路320的结构和操作与本发明无关，因此在本发明中省略其详细说明。
图5是图解了根据本发明的实施例的探针对齐验证方法的流程图。参考图5，本发明中的探针对齐验证方法描述如下。
在框S410处，探测卡200和测试器100彼此电连接，而且探测卡200的探针与半导体器件300的传感器垫片314电接触。在框S420处，测试器100通过探测卡200的探针，将作为探测电压的地电压VSS施加到传感器垫片314。
在框S430处，将施加到传感器垫片314的地电压VSS施加到探针对齐验证电路DPAC，并且在数据垫片313_n处检测第二传输线L2的电压状态。在框S440处，测试器100确定在数据垫片313_n处检测到的验证结果电压的状态是否为电源电压VDD的状态。
如果验证结果电压的状态是电源电压VDD的状态，则在框S450处，测试器100检测到探针未对齐。当检测到未对齐时，测量者对半导体器件300进行重新定位。如果验证结果电压的状态不是电源电压VDD的状态，而是例如地电压VSS的状态，则测试器100在框S460处检测到探针正确对齐。
上述根据本发明的实施例用于半导体器件的探针对齐验证电路DPAC使用由测试器100施加的电压如地电压VSS作为探测信号。该探测信号通过可以在探测卡等中延伸的电压通道提供。
因此，应用了根据本发明实施例的探针对齐验证电路DPAC的半导体器件可以检测探针和半导体器件的垫片之间的未对齐，而不需耗用额外的信号通道。
虽然已经参考附图中图解的实施例描述了本发明，但是本领域的技术人员可以理解，可以根据该描述实现各种修改及其它等效的实施例。
例如，在本说明书中，已经图解和描述了用地电压VSS作为探测电压的实施例。然而，对于本领域的技术人员来说，显然可以由用电源电压VDD作为探测电压并且修改了探针对齐检验单元330中的控制单元、缓冲器和响应单元的结构的其它实施例来实现本发明的技术思想。
Claims (9)
1、一种半导体器件的探针对齐验证电路，包括：
传感器垫片，用于接收通过测试器的电压通道提供的探测信号，该传感器垫片包括由绝缘材料构成的绝缘部分和由导电材料构成的导电部分；
第一传输线，电连接到传感器垫片的导电部分以及半导体器件的内部；
控制单元，用于维护第一传输线处于第一逻辑状态，并且当在导电部分接收到探测信号时，转换到第二逻辑状态；
数据垫片；
第二传输线，用于向数据垫片提供预定的信号；以及
响应单元，用于控制第二传输线以便响应于第一传输线的第二逻辑状态而使第二传输线具有用于未对齐状态的验证结果电压的状态。
2、如权利要求1所述的探针对齐验证电路，其中：
绝缘部分布置在传感器垫片的上表面的中心部分；而
导电部分布置在传感器垫片的上表面的外围部分。
3、如权利要求1所述的探针对齐验证电路，其中：
探测信号是地电压；并且
控制单元包括PMOS晶体管，用于向第一传输线提供电源电压。
4、如权利要求1所述的探针对齐验证电路，其中：响应单元包括PMOS晶体管，该晶体管响应于具有第二逻辑状态的第一传输线上的信号而被选通。
5、如权利要求1所述的探针对齐验证电路，还包括：缓冲器，用于缓冲第一传输线上的信号并且控制响应单元。
6、一种半导体器件的探针对齐验证电路，包括：
传感器垫片，用于接收通过测试器的电压通道提供的探测信号，该传感器垫片包括由绝缘材料构成的绝缘部分和由导电材料构成的导电部分；
探针对齐验证单元，用于响应于探测信号向传感器垫片的导电部分的施加，而生成用于未对齐状态的预定验证结果信号；以及
数据垫片，用于接收从探针对齐验证单元传输来的用于未对齐状态的验证结果信号。
7、一种用于半导体器件的探针对齐验证方法，该半导体器件具有传感器垫片，在该传感器垫片中，由绝缘材料构成的绝缘部分布置在其上表面的中心部分，而由导电材料构成的导电部分布置在其上表面的外围部分上，该方法包括以下步骤：
使探测卡的探针与传感器垫片接触；
通过探测卡的探针从测试器向传感器垫片提供探测信号；
将通过传感器垫片提供的探测信号传输到探针对齐验证单元，并且检测在数据垫片处的验证结果电压的状态；
确定验证结果电压的状态是否为电源电压的状态；以及
如果验证结果电压的状态是电源电压的状态，则确定探针和传感器垫片未对齐。
8、如权利要求7所述的探针对齐验证方法，其中探测信号是地电压。
9、如权利要求7所述的探针对齐验证方法，还包括：调整探针和传感器垫片的对齐，直到验证结果电压的状态不同于电源电压为止。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050071345A KR100666176B1 (ko) | 2005-08-04 | 2005-08-04 | 반도체 장치의 탐침정렬 확인회로 및 탐침정렬 확인방법 |
| KR71345/05 | 2005-08-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1908575A true CN1908575A (zh) | 2007-02-07 |
| CN100412500C CN100412500C (zh) | 2008-08-20 |
Family
ID=37699750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100718277A Expired - Fee Related CN100412500C (zh) | 2005-08-04 | 2006-03-16 | 半导体器件的探针对齐验证电路和方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7323894B2 (zh) |
| JP (1) | JP2007040976A (zh) |
| KR (1) | KR100666176B1 (zh) |
| CN (1) | CN100412500C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015077936A1 (en) * | 2013-11-27 | 2015-06-04 | Intel Corporation | Autonomously controlling a buffer of a processor |
| CN106154095A (zh) * | 2015-03-31 | 2016-11-23 | 上海和辉光电有限公司 | 接触式ltps的检测方法以及用于该方法的焊盘结构 |
| CN106571353A (zh) * | 2015-10-08 | 2017-04-19 | 三星电子株式会社 | 半导体装置和焊盘布置 |
| CN110389242A (zh) * | 2018-04-16 | 2019-10-29 | 中国探针股份有限公司 | 应用于探针基座的绝缘件及其探针基座 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101151110B1 (ko) | 2007-02-21 | 2012-06-01 | 닛본 덴끼 가부시끼가이샤 | 전지 실장체, 적층 전지 어셈블리 및 필름 외장 전지 |
| KR101274208B1 (ko) | 2007-08-07 | 2013-06-17 | 삼성전자주식회사 | 접촉 불량 검출회로를 구비하는 반도체 장치 |
| KR101101831B1 (ko) | 2009-07-07 | 2012-01-05 | 스테코 주식회사 | Ｃｏｆ 패키지 및 그의 테스트 방법 |
| EP2705863A1 (en) * | 2012-09-11 | 2014-03-12 | Sanofi-Aventis Deutschland GmbH | Medicament delivery device with needle alignment detection mechanism |
| KR101453019B1 (ko) | 2013-02-18 | 2014-10-22 | 크루셜텍 (주) | 터치 패널 및 터치 패널의 양불 검사 방법 |
| US20150084659A1 (en) * | 2013-09-20 | 2015-03-26 | Infineon Technologies Ag | Contact arrangements and methods for detecting incorrect mechanical contacting of contact structures |
| US20150123697A1 (en) * | 2013-11-07 | 2015-05-07 | Qualcomm Incorporated | Methods and apparatuses for ac/dc characterization |
| KR102184697B1 (ko) | 2014-02-20 | 2020-12-01 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| KR102317023B1 (ko) * | 2014-08-14 | 2021-10-26 | 삼성전자주식회사 | 반도체 장치, 그의 제조 방법, 및 그의 제조 설비 |
| KR102442624B1 (ko) | 2014-11-11 | 2022-09-13 | 삼성전자주식회사 | 반도체 디바이스 |
| KR20210105718A (ko) * | 2020-02-19 | 2021-08-27 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이를 갖는 메모리 시스템 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4566193A (en) * | 1984-07-31 | 1986-01-28 | Hewlett-Packard Company | Use of an electronic vernier for evaluation of alignment in semiconductor processing |
| JPH0837214A (ja) | 1994-07-26 | 1996-02-06 | Hitachi Ltd | 半導体装置のテスト方法及び製造方法 |
| KR100218499B1 (ko) * | 1995-10-12 | 1999-09-01 | 윤종용 | 프로빙 측정 방법 및 측정용 패드 |
| JPH09213757A (ja) * | 1996-02-07 | 1997-08-15 | Kawasaki Steel Corp | ウエハプローブ容易化方法 |
| JPH1082829A (ja) | 1996-09-09 | 1998-03-31 | Seiko Epson Corp | 機械的位置合わせ型ｔｃｐテスト用ハンドラー装置 |
| JP2002311075A (ja) * | 2000-06-16 | 2002-10-23 | Oht Inc | 回路基板の検査装置及び検査方法 |
| KR20030008329A (ko) * | 2001-07-20 | 2003-01-25 | 삼성전자 주식회사 | 테스트 장비용 프로브 카드와 그의 정렬방법 |
| JP4456325B2 (ja) | 2002-12-12 | 2010-04-28 | 東京エレクトロン株式会社 | 検査方法及び検査装置 |
| KR100523139B1 (ko) | 2003-06-23 | 2005-10-20 | 주식회사 하이닉스반도체 | 웨이퍼 테스트시 사용되는 프로빙 패드의 수를 감소시키기위한 반도체 장치 및 그의 테스팅 방법 |
-
2005
- 2005-08-04 KR KR1020050071345A patent/KR100666176B1/ko not_active IP Right Cessation
-
2006
- 2006-02-23 US US11/360,827 patent/US7323894B2/en active Active
- 2006-03-16 CN CNB2006100718277A patent/CN100412500C/zh not_active Expired - Fee Related
- 2006-05-16 JP JP2006136860A patent/JP2007040976A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015077936A1 (en) * | 2013-11-27 | 2015-06-04 | Intel Corporation | Autonomously controlling a buffer of a processor |
| CN105659546A (zh) * | 2013-11-27 | 2016-06-08 | 英特尔公司 | 自主地控制处理器的缓冲器 |
| US10241556B2 (en) | 2013-11-27 | 2019-03-26 | Intel Corporation | Autonomously controlling a buffer of a processor |
| CN105659546B (zh) * | 2013-11-27 | 2020-01-21 | 英特尔公司 | 自主地控制处理器的缓冲器 |
| US10884476B2 (en) | 2013-11-27 | 2021-01-05 | Intel Corporation | Autonomously controlling a buffer of a processor |
| CN106154095A (zh) * | 2015-03-31 | 2016-11-23 | 上海和辉光电有限公司 | 接触式ltps的检测方法以及用于该方法的焊盘结构 |
| CN106571353A (zh) * | 2015-10-08 | 2017-04-19 | 三星电子株式会社 | 半导体装置和焊盘布置 |
| CN106571353B (zh) * | 2015-10-08 | 2019-04-16 | 三星电子株式会社 | 半导体装置和焊盘布置 |
| CN110389242A (zh) * | 2018-04-16 | 2019-10-29 | 中国探针股份有限公司 | 应用于探针基座的绝缘件及其探针基座 |
| CN110389242B (zh) * | 2018-04-16 | 2023-02-21 | 台湾中国探针股份有限公司 | 应用于探针基座的绝缘件及其探针基座 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070030017A1 (en) | 2007-02-08 |
| CN100412500C (zh) | 2008-08-20 |
| US7323894B2 (en) | 2008-01-29 |
| JP2007040976A (ja) | 2007-02-15 |
| KR100666176B1 (ko) | 2007-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1908575A (zh) | 半导体器件的探针对齐验证电路和方法 | |
| CN113963622B (zh) | 一种显示面板和显示装置 | |
| CN111149162A (zh) | 半导体存储器装置 | |
| US7352201B2 (en) | System and method for testing devices utilizing capacitively coupled signaling | |
| CN100343682C (zh) | 检查装置用传感器和检查装置 | |
| US20160178663A1 (en) | Formed wire probe interconnect for test die contactor | |
| CN102095946B (zh) | 通用型封装构造电性测试装置 | |
| US20140151702A1 (en) | Semiconductor device having chip crack detection structure | |
| US6909297B2 (en) | Probe card | |
| US7439751B2 (en) | Apparatus and method for testing conductive bumps | |
| KR20060108519A (ko) | 반도체 집적 회로 및 반도체 집적 회로 사이의 접속 상태의검사 방법 | |
| US7342410B2 (en) | Display device and pixel testing method thereof | |
| US9570446B1 (en) | Semiconductor device | |
| JP4364416B2 (ja) | 集積回路装置 | |
| CN1809757A (zh) | 测试被测体的电气特性的测试方法及测试装置 | |
| US20090134901A1 (en) | Integrated circuit die structure simplifying ic testing and testing method thereof | |
| Sung et al. | A delay test architecture for TSV with resistive open defects in 3-D stacked memories | |
| CN101661078A (zh) | 电路板及电路板测试装置 | |
| JPH07167906A (ja) | 開回路の容量式検査のためのプローブ | |
| US10796126B2 (en) | Fingerprint sensing device | |
| US7940588B2 (en) | Chip testing circuit | |
| US20130153899A1 (en) | Semiconductor device having plural semiconductor chips | |
| US20110156739A1 (en) | Test kit for testing a chip subassembly and a testing method by using the same | |
| US8786303B2 (en) | Semiconductor device having a plurality of pads | |
| US20130069682A1 (en) | Circuit structure of test-key and test method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080820 Termination date: 20150316 |
|
| EXPY | Termination of patent right or utility model |