JP2001281296A - 挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置 - Google Patents
挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置Info
- Publication number
- JP2001281296A JP2001281296A JP2000093115A JP2000093115A JP2001281296A JP 2001281296 A JP2001281296 A JP 2001281296A JP 2000093115 A JP2000093115 A JP 2000093115A JP 2000093115 A JP2000093115 A JP 2000093115A JP 2001281296 A JP2001281296 A JP 2001281296A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- line
- dual
- transmission
- measuring device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/045—Sockets or component fixtures for RF or HF testing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】
【課題】 従来の挟み込み型の接続装置を使用した半導
体装置を試験するＤＴＬ構成の半導体測定装置では、１
ピンあたりのデータ転送レートが８００Ｍbit／Ｓ以上
の導体装置の試験においては、接続装置に内在するイン
ダクタンスによって、被測定半導体装置に所望のタイミ
ングで波形入力することができず、測定精度の悪化、ま
た量産時には歩留まりの低下が発生してしまう。 【解決手段】 被測定半導体の共通のピンまたは半田ボ
ールに、常時、接触している入力用の接触片と出力用の
接触片から構成されるコンタクト部を複数設けられた挟
み込み型の半導体ソケットおいて、全ての接触片のイン
ダクタンス値ＬＳを同一とすることにより、前記被測定
半導体の半田ボールピンをＤＴＬ(Ｄual-Ｔransmission
-Ｌine)の電気的中点とした。
体装置を試験するＤＴＬ構成の半導体測定装置では、１
ピンあたりのデータ転送レートが８００Ｍbit／Ｓ以上
の導体装置の試験においては、接続装置に内在するイン
ダクタンスによって、被測定半導体装置に所望のタイミ
ングで波形入力することができず、測定精度の悪化、ま
た量産時には歩留まりの低下が発生してしまう。 【解決手段】 被測定半導体の共通のピンまたは半田ボ
ールに、常時、接触している入力用の接触片と出力用の
接触片から構成されるコンタクト部を複数設けられた挟
み込み型の半導体ソケットおいて、全ての接触片のイン
ダクタンス値ＬＳを同一とすることにより、前記被測定
半導体の半田ボールピンをＤＴＬ(Ｄual-Ｔransmission
-Ｌine)の電気的中点とした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置を試験
するデュアル-トランスミッション-ライン（Ｄual-Ｔra
nsmission-Ｌine）（以下、「ＤＴＬ」という。）構成
の半導体測定装置に用いられる挟み込み型の半導体ソケ
ットおよびこのソケットを用いた半導体装置を試験する
デュアル-トランスミッション-ライン(Ｄual-Ｔransmis
sion-Ｌine)構成の半導体測定装置に関する。
するデュアル-トランスミッション-ライン（Ｄual-Ｔra
nsmission-Ｌine）（以下、「ＤＴＬ」という。）構成
の半導体測定装置に用いられる挟み込み型の半導体ソケ
ットおよびこのソケットを用いた半導体装置を試験する
デュアル-トランスミッション-ライン(Ｄual-Ｔransmis
sion-Ｌine)構成の半導体測定装置に関する。
【０００２】
【従来の技術】図８は、上記従来の半導体試験装置を示
し、図９はこの装置の等価回路を示す。図８に示すよう
に、Ｂall-Ｇrid-Ａrray（以下「ＢＧＡ」という）パッ
ケージを用いた被測定半導体試験装置は、半導体測定装
置と半導体ソケットとこの両者を接続するボードとから
構成される。半導体ソケットは、被測定半導体の同じ半
田ボール１に接触する接触片Ａ１，Ｂ１とからなる接触
片組を半田ボール１〜ｎの数の接触片組Ａ１Ｂ１〜Ａｎ
Ｂｎを備えている。半導体測定装置のドライバ・レシー
バ群は、それぞれ、半導体装置内同軸配線群を介して上
記接触片組に接続される。被測定半導体の半田ボール１
は、図示のように、接触片Ａ１および接触片Ｂ１とから
なる接触片組により挟まれ、電気的に被測定半導体と半
導体測定装置を接続する。半導体測定装置のドライバＤ
１は、半導体測定装置内同軸配線群とボード配線を介
し、半導体ソケットの接触片Ａ１に接続され、ドライバ
系線路を構成する。他のドライバＤ２〜Ｄｎも同様に、
それぞれ、接触片組Ａ２〜Ａｎに接続され、レシーバ系
線路を構成する。一方、半導体測定装置内のレシーバＲ
１は、半導体測定装置内同軸配線群を介し、半導体ソケ
ットの接触片Ｂ１に接続され、レシーバ系線路を構成す
る。他のドライバＲ２〜Ｒｎも同様に、それぞれ、接触
片組Ｂ２〜Ｂｎに接続され、レシーバ系線路を構成す
る。ドライバ系線路とレシーバ系線路は、被測定半導体
の半田ボール１〜ｎを介して電気的に短絡され、デュア
ル-トランスミッション-ライン（Ｄual-Ｔransmission-
Ｌine）（以下、「ＤＴＬ」という。）ＤＴＬ１を構成
する。同様にＤ２〜ＤｎとＲ２〜Ｒｎは、半田ボール２
〜ｎを介して接続され、ＤＴＬ２〜ＤＴＬｎを構成す
る。このとき、ＤＴＬの中点、すなわちドライバ系線路
１〜ｎとレシーバ系線路１〜ｎが接続される点は、図８
の半導体ソケットの円で囲ったところで、ドライバとレ
シーバの線路が短絡している。従って、この従来例の等
価回路は図９のようになり、ＤＴＬにおける、ドライバ
系線路とレシーバ系線路が図８のように接触片Ａ１と接
触片Ｂ１の付け根において短絡されるため、ＤＴＬの中
点がこの付け根である。そして、半導体測定装置のドラ
イバＤ１〜Ｄｎによりドライブされる被測定半導体への
入力信号ＳＩＮ１〜ＳＩＮｎは、ドライバＤ１〜Ｄｎ，
半導体測定装置内同軸配線群，ボード配線及び接触片Ａ
１〜Ａｎを介してデータを被測定半導体に入力される。
また、ＳＩＮ１〜ＳＩＮｎは同時にＤＴＬの中点を介し
て半導体測定装置のレシーバｎにも到達し、終端回路に
よって吸収される。被測定半導体からの出力信号ＳＯＵ
Ｔｎは、接触片Ｂ１〜Ｂｎ，ボード配線，半導体測定装
置内同軸配線群及びレシーバＲ１〜Ｒｎを介して半導体
測定装置のレシーバに入力される。また、ＳＯＵＴ１〜
ＳＯＵＴｎは、ＤＴＬの中点を介してドライバに到達
し、終端回路によって吸収される。このＢＧＡ型パッケ
ージを用いた半導体装置の試験は、従来のＴＳＯＰパッ
ケージの半導体装置に比べ、被測定半導体装置の半導体
試験装置との電気的接続が取りにくいという問題があ
る。比較的接続性の良い、従来の挟み込み型の接続装置
を用いるとこのような問題が生じにくくなるが、１ピン
あたりのデータ転送レートが８００Ｍｂ／Ｓ以上の導体
装置の試験においては、接続装置に内在するインダクタ
ンスによって、被測定半導体装置に所望のタイミングで
波形入力することができなかった。これにより、測定精
度の悪化、また量産時には歩留まりの低下が発生してし
まうという問題がある。
し、図９はこの装置の等価回路を示す。図８に示すよう
に、Ｂall-Ｇrid-Ａrray（以下「ＢＧＡ」という）パッ
ケージを用いた被測定半導体試験装置は、半導体測定装
置と半導体ソケットとこの両者を接続するボードとから
構成される。半導体ソケットは、被測定半導体の同じ半
田ボール１に接触する接触片Ａ１，Ｂ１とからなる接触
片組を半田ボール１〜ｎの数の接触片組Ａ１Ｂ１〜Ａｎ
Ｂｎを備えている。半導体測定装置のドライバ・レシー
バ群は、それぞれ、半導体装置内同軸配線群を介して上
記接触片組に接続される。被測定半導体の半田ボール１
は、図示のように、接触片Ａ１および接触片Ｂ１とから
なる接触片組により挟まれ、電気的に被測定半導体と半
導体測定装置を接続する。半導体測定装置のドライバＤ
１は、半導体測定装置内同軸配線群とボード配線を介
し、半導体ソケットの接触片Ａ１に接続され、ドライバ
系線路を構成する。他のドライバＤ２〜Ｄｎも同様に、
それぞれ、接触片組Ａ２〜Ａｎに接続され、レシーバ系
線路を構成する。一方、半導体測定装置内のレシーバＲ
１は、半導体測定装置内同軸配線群を介し、半導体ソケ
ットの接触片Ｂ１に接続され、レシーバ系線路を構成す
る。他のドライバＲ２〜Ｒｎも同様に、それぞれ、接触
片組Ｂ２〜Ｂｎに接続され、レシーバ系線路を構成す
る。ドライバ系線路とレシーバ系線路は、被測定半導体
の半田ボール１〜ｎを介して電気的に短絡され、デュア
ル-トランスミッション-ライン（Ｄual-Ｔransmission-
Ｌine）（以下、「ＤＴＬ」という。）ＤＴＬ１を構成
する。同様にＤ２〜ＤｎとＲ２〜Ｒｎは、半田ボール２
〜ｎを介して接続され、ＤＴＬ２〜ＤＴＬｎを構成す
る。このとき、ＤＴＬの中点、すなわちドライバ系線路
１〜ｎとレシーバ系線路１〜ｎが接続される点は、図８
の半導体ソケットの円で囲ったところで、ドライバとレ
シーバの線路が短絡している。従って、この従来例の等
価回路は図９のようになり、ＤＴＬにおける、ドライバ
系線路とレシーバ系線路が図８のように接触片Ａ１と接
触片Ｂ１の付け根において短絡されるため、ＤＴＬの中
点がこの付け根である。そして、半導体測定装置のドラ
イバＤ１〜Ｄｎによりドライブされる被測定半導体への
入力信号ＳＩＮ１〜ＳＩＮｎは、ドライバＤ１〜Ｄｎ，
半導体測定装置内同軸配線群，ボード配線及び接触片Ａ
１〜Ａｎを介してデータを被測定半導体に入力される。
また、ＳＩＮ１〜ＳＩＮｎは同時にＤＴＬの中点を介し
て半導体測定装置のレシーバｎにも到達し、終端回路に
よって吸収される。被測定半導体からの出力信号ＳＯＵ
Ｔｎは、接触片Ｂ１〜Ｂｎ，ボード配線，半導体測定装
置内同軸配線群及びレシーバＲ１〜Ｒｎを介して半導体
測定装置のレシーバに入力される。また、ＳＯＵＴ１〜
ＳＯＵＴｎは、ＤＴＬの中点を介してドライバに到達
し、終端回路によって吸収される。このＢＧＡ型パッケ
ージを用いた半導体装置の試験は、従来のＴＳＯＰパッ
ケージの半導体装置に比べ、被測定半導体装置の半導体
試験装置との電気的接続が取りにくいという問題があ
る。比較的接続性の良い、従来の挟み込み型の接続装置
を用いるとこのような問題が生じにくくなるが、１ピン
あたりのデータ転送レートが８００Ｍｂ／Ｓ以上の導体
装置の試験においては、接続装置に内在するインダクタ
ンスによって、被測定半導体装置に所望のタイミングで
波形入力することができなかった。これにより、測定精
度の悪化、また量産時には歩留まりの低下が発生してし
まうという問題がある。
【０００３】
【発明が解決しようとする課題】本発明の目的は、前記
問題を解消すること、及び、数百メガビット／Ｓ以上の
データ転送レートの半導体装置を試験するＤＴＬ構成の
半導体測定装置（以下、「ＤＴＬ」という。）におい
て、被測定半導体のピンをＤＴＬの中点とすることがで
きる挟み込み型の半導体ソケットを提供することにあ
る。
問題を解消すること、及び、数百メガビット／Ｓ以上の
データ転送レートの半導体装置を試験するＤＴＬ構成の
半導体測定装置（以下、「ＤＴＬ」という。）におい
て、被測定半導体のピンをＤＴＬの中点とすることがで
きる挟み込み型の半導体ソケットを提供することにあ
る。
【０００４】
【課題を解決するための手段】本発明は、半導体装置を
試験するＤＴＬ構成の半導体測定装置に用いられる挟み
込み型の半導体ソケットにおいて、被測定半導体の各ピ
ンを挟み込む接触片のインダクタンス値を同一にする、
または、各接触片のインダクタンス値を同一とすること
により、各接触片に設けられるＤＴＬ線路の特性インピ
ーダンス補償用キャパシタンの値を同一にすることによ
り、被測定半導体のピンをＤＴＬの中点とすることがで
き、前記発明の目的を達成できる。また、ＤＴＬの中
点、すなわちドライバ系線路１〜ｎとレシーバ系線路１
〜ｎを被測定半導体のボールまたはピンを挟み込む半導
体ソケットの接触片組においてのみ短絡するようにし
て、ＤＴＬの中点を被測定半導体のボールまたはピンの
点にあるようにすることにより、前記目的を達成するこ
とができる。本発明は、半導体装置を試験するＤＴＬ構
成の半導体測定装置に用いられる挟み込み型の半導体ソ
ケットおいて、その構成を次の通りとすることにより前
記発明の目的を達成できる。 １：被測定半導体の共通のピンまたは半田ボールに、常
時、接触している入力用の接触片と出力用の接触片から
構成されるコンタクト部を複数設けられた挟み込み型の
半導体ソケットおいて、全ての接触片のインダクタンス
値ＬＳを同一とすることにより、前記被測定半導体のま
たは半田ボールピンをデュアル-トランスミッション-ラ
イン(Ｄual-Ｔransmission-Ｌine)の電気的中点とし
た。 ２：前記入力用の接触片は、半導体測定装置のドライバ
によりドライブされる被測定半導体への入力信号を入力
するための入力用の接触片であり、前記出力用の接触片
は、被測定半導体からの出力信号を半導体測定装置のレ
シーバに出力するための出力用の接触片である。 ３：前記インダクタンス値ＬＳとデュアル-トランスミ
ッション-ライン(Ｄual-Ｔransmission-Ｌine)線路の特
性インピーダンスＺc及び被測定半導体の入力キャパシ
タンスＣｉの間の関係を ＬＳ＝（１／２）×（Ｃi×Ｚc2） とした。 ４：全ての前記接触片に前記特性インピーダンスＺc補
償用キャパシタンスを設け、前記接触片の全てのインダ
クタンス値ＬＳを同一とすることにより、前記特性イン
ピーダンス補償用キャパシタンスの値を同一の値ＣＣと
し、前記特性インピーダンス補償用キャパシタンス値Ｃ
Ｃとデュアル-トランスミッション-ライン(Ｄual-Ｔran
smission-Ｌine)線路の特性インピーダンスＺｃ及び被
測定半導体の入力キャパシタンスＣiの間の関係を ＣＣ＝（１／２）×［（２ＬＳ／Ｚc2）−Ｃi］ とした。 ５：前記挟み込み型の半導体ソケットの裏面には、前記
挟み込み型の半導体ソケットと半導体装置を試験する半
導体測定装置とを電気的に結線する配線ボードが固定さ
れている。 ６：前記特性インピーダンス補償用キャパシタンスは、
前記配線ボードの信号配線層とＧＮＤ層を用いて、配線
ボード内に前記特性インピーダンス補償用キャパシタン
スを形成した。 ７：前記挟み込み型の半導体ソケットは、半導体装置を
試験するデュアル-トランスミッション-ライン(Ｄual-
Ｔransmission-Ｌine)構成の半導体測定装置に用いられ
るものである。本発明は、挟み込み型の半導体ソケット
を用いる半導体装置を試験するＤＴＬ構成の半導体測定
装置において、その構成を次の通りとすることにより前
記発明の目的を達成できる。
試験するＤＴＬ構成の半導体測定装置に用いられる挟み
込み型の半導体ソケットにおいて、被測定半導体の各ピ
ンを挟み込む接触片のインダクタンス値を同一にする、
または、各接触片のインダクタンス値を同一とすること
により、各接触片に設けられるＤＴＬ線路の特性インピ
ーダンス補償用キャパシタンの値を同一にすることによ
り、被測定半導体のピンをＤＴＬの中点とすることがで
き、前記発明の目的を達成できる。また、ＤＴＬの中
点、すなわちドライバ系線路１〜ｎとレシーバ系線路１
〜ｎを被測定半導体のボールまたはピンを挟み込む半導
体ソケットの接触片組においてのみ短絡するようにし
て、ＤＴＬの中点を被測定半導体のボールまたはピンの
点にあるようにすることにより、前記目的を達成するこ
とができる。本発明は、半導体装置を試験するＤＴＬ構
成の半導体測定装置に用いられる挟み込み型の半導体ソ
ケットおいて、その構成を次の通りとすることにより前
記発明の目的を達成できる。 １：被測定半導体の共通のピンまたは半田ボールに、常
時、接触している入力用の接触片と出力用の接触片から
構成されるコンタクト部を複数設けられた挟み込み型の
半導体ソケットおいて、全ての接触片のインダクタンス
値ＬＳを同一とすることにより、前記被測定半導体のま
たは半田ボールピンをデュアル-トランスミッション-ラ
イン(Ｄual-Ｔransmission-Ｌine)の電気的中点とし
た。 ２：前記入力用の接触片は、半導体測定装置のドライバ
によりドライブされる被測定半導体への入力信号を入力
するための入力用の接触片であり、前記出力用の接触片
は、被測定半導体からの出力信号を半導体測定装置のレ
シーバに出力するための出力用の接触片である。 ３：前記インダクタンス値ＬＳとデュアル-トランスミ
ッション-ライン(Ｄual-Ｔransmission-Ｌine)線路の特
性インピーダンスＺc及び被測定半導体の入力キャパシ
タンスＣｉの間の関係を ＬＳ＝（１／２）×（Ｃi×Ｚc2） とした。 ４：全ての前記接触片に前記特性インピーダンスＺc補
償用キャパシタンスを設け、前記接触片の全てのインダ
クタンス値ＬＳを同一とすることにより、前記特性イン
ピーダンス補償用キャパシタンスの値を同一の値ＣＣと
し、前記特性インピーダンス補償用キャパシタンス値Ｃ
Ｃとデュアル-トランスミッション-ライン(Ｄual-Ｔran
smission-Ｌine)線路の特性インピーダンスＺｃ及び被
測定半導体の入力キャパシタンスＣiの間の関係を ＣＣ＝（１／２）×［（２ＬＳ／Ｚc2）−Ｃi］ とした。 ５：前記挟み込み型の半導体ソケットの裏面には、前記
挟み込み型の半導体ソケットと半導体装置を試験する半
導体測定装置とを電気的に結線する配線ボードが固定さ
れている。 ６：前記特性インピーダンス補償用キャパシタンスは、
前記配線ボードの信号配線層とＧＮＤ層を用いて、配線
ボード内に前記特性インピーダンス補償用キャパシタン
スを形成した。 ７：前記挟み込み型の半導体ソケットは、半導体装置を
試験するデュアル-トランスミッション-ライン(Ｄual-
Ｔransmission-Ｌine)構成の半導体測定装置に用いられ
るものである。本発明は、挟み込み型の半導体ソケット
を用いる半導体装置を試験するＤＴＬ構成の半導体測定
装置において、その構成を次の通りとすることにより前
記発明の目的を達成できる。
【０００５】本発明は、半導体装置を試験するデュアル
-トランスミッション-ライン(Ｄual-Ｔransmission-Ｌi
ne)構成の半導体測定装置において、その構成を次の通
りとすることにより前記発明の目的を達成できる。 ８：被測定半導体の一本のピンまたは一つの半田ボール
を挟み込み、常に前記ピンまたは半田ボールに接触して
いる２本の接触片から構成されるコンタクト部であっ
て、一方の接触片の半導体測定装置のドライバに、他方
の接触片は半導体測定装置のレシーバに接続されるため
のコンタクト部を複数設けられた挟み込み型の半導体ソ
ケットと、全ての接触片に設けられた前記デュアル-ト
ランスミッション-ライン(Ｄual-Ｔransmission-Ｌine)
線路の特性インピーダンスＺcを補償する特性インピー
ダンス補償用キャパシタンスと、半導体装置を試験する
半導体測定装置と、前記半導体測定装置と挟み込み型の
半導体ソケットとを電気的に結線する配線ボードと、か
ら構成される半導体装置を試験するデュアル-トランス
ミッション-ライン(Ｄual-Ｔransmission-Ｌine)構成の
半導体測定装置において、前記半導体ソケットの全ての
接触片のインダクタンス値ＬＳを同一とすることによ
り、前記特性インピーダンス補償用キャパシタンスの値
を同一の値ＣＣとし、前記特性インピーダンス補償用キ
ャパシタンス値ＣＣとデュアル-トランスミッション-ラ
イン(Ｄual-Ｔransmission-Ｌine)線路の特性インピー
ダンスＺｃ及び被測定半導体の入力キャパシタンスＣｉ
の間の関係を ＣＣ＝（１／２）×［（２ＬＳ／Ｚｃ2）−Ｃｉ］ として、被測定半導体のピンをデュアル-トランスミッ
ション-ライン(Ｄual-Ｔransmission-Ｌine)の電気的中
点とした。 ９：前記特性インピーダンス補償用キャパシタンスは、
前記配線ボードの信号配線層とＧＮＤ層を用いて、配線
ボード内に前記特性インピーダンス補償用キャパシタン
スを形成した。 １０：半導体測定装置のレシーバ回路を単なる終端回路
に置き換えた、ことを特徴とする請求項８記載の半導体
装置を試験するデュアル-トランスミッション-ライン
(Ｄual-Ｔransmission-Ｌine)構成の半導体測定装置。
-トランスミッション-ライン(Ｄual-Ｔransmission-Ｌi
ne)構成の半導体測定装置において、その構成を次の通
りとすることにより前記発明の目的を達成できる。 ８：被測定半導体の一本のピンまたは一つの半田ボール
を挟み込み、常に前記ピンまたは半田ボールに接触して
いる２本の接触片から構成されるコンタクト部であっ
て、一方の接触片の半導体測定装置のドライバに、他方
の接触片は半導体測定装置のレシーバに接続されるため
のコンタクト部を複数設けられた挟み込み型の半導体ソ
ケットと、全ての接触片に設けられた前記デュアル-ト
ランスミッション-ライン(Ｄual-Ｔransmission-Ｌine)
線路の特性インピーダンスＺcを補償する特性インピー
ダンス補償用キャパシタンスと、半導体装置を試験する
半導体測定装置と、前記半導体測定装置と挟み込み型の
半導体ソケットとを電気的に結線する配線ボードと、か
ら構成される半導体装置を試験するデュアル-トランス
ミッション-ライン(Ｄual-Ｔransmission-Ｌine)構成の
半導体測定装置において、前記半導体ソケットの全ての
接触片のインダクタンス値ＬＳを同一とすることによ
り、前記特性インピーダンス補償用キャパシタンスの値
を同一の値ＣＣとし、前記特性インピーダンス補償用キ
ャパシタンス値ＣＣとデュアル-トランスミッション-ラ
イン(Ｄual-Ｔransmission-Ｌine)線路の特性インピー
ダンスＺｃ及び被測定半導体の入力キャパシタンスＣｉ
の間の関係を ＣＣ＝（１／２）×［（２ＬＳ／Ｚｃ2）−Ｃｉ］ として、被測定半導体のピンをデュアル-トランスミッ
ション-ライン(Ｄual-Ｔransmission-Ｌine)の電気的中
点とした。 ９：前記特性インピーダンス補償用キャパシタンスは、
前記配線ボードの信号配線層とＧＮＤ層を用いて、配線
ボード内に前記特性インピーダンス補償用キャパシタン
スを形成した。 １０：半導体測定装置のレシーバ回路を単なる終端回路
に置き換えた、ことを特徴とする請求項８記載の半導体
装置を試験するデュアル-トランスミッション-ライン
(Ｄual-Ｔransmission-Ｌine)構成の半導体測定装置。
【０００６】
【実施の形態】＜実施例１＞図１に本発明に係る実施例
１を示す。図１に示すように、ＢＧＡ型の被測定半導体
を測定する際、被測定半導体の半田ボール１は、接触片
Ａ１および接触片Ｂ１により、電気的に被測定半導体と
半導体測定装置を接続される。半導体測定装置のドライ
バ１（Ｄ１）は、半導体測定装置内同軸配線とボード配
線を介し、半導体ソケットの接触片Ａ１に接続され、ド
ライバ系線路を構成する。一方、半導体測定装置内のレ
シーバ１（Ｒ１）は、半導体測定装置内同軸配を介し、
半導体ソケットの接触片Ｂ１に接続され、レシーバ系線
路を構成する。ドライバ系線路とレシーバ系線路は、被
測定半導体の半田ボール１を介して電気的に短絡され、
Ｄual Ｔransmission Ｌine（ＤＴＬ）ＤＴＬ１を構成
する。図１には記入していないが、上記ＤＴＬは任意に
終端されている。同様にＤ２〜ＤｎとＲ２〜Ｒｎは、半
田ボール２〜ｎを介して接続され、ＤＴＬ２〜ＤＴＬｎ
を構成する。このとき、ＤＴＬの中点、すなわちドライ
バ系線路１〜ｎとレシーバ系線路１〜ｎが接続される点
は、被測定半導体の半導体ボールになる。
１を示す。図１に示すように、ＢＧＡ型の被測定半導体
を測定する際、被測定半導体の半田ボール１は、接触片
Ａ１および接触片Ｂ１により、電気的に被測定半導体と
半導体測定装置を接続される。半導体測定装置のドライ
バ１（Ｄ１）は、半導体測定装置内同軸配線とボード配
線を介し、半導体ソケットの接触片Ａ１に接続され、ド
ライバ系線路を構成する。一方、半導体測定装置内のレ
シーバ１（Ｒ１）は、半導体測定装置内同軸配を介し、
半導体ソケットの接触片Ｂ１に接続され、レシーバ系線
路を構成する。ドライバ系線路とレシーバ系線路は、被
測定半導体の半田ボール１を介して電気的に短絡され、
Ｄual Ｔransmission Ｌine（ＤＴＬ）ＤＴＬ１を構成
する。図１には記入していないが、上記ＤＴＬは任意に
終端されている。同様にＤ２〜ＤｎとＲ２〜Ｒｎは、半
田ボール２〜ｎを介して接続され、ＤＴＬ２〜ＤＴＬｎ
を構成する。このとき、ＤＴＬの中点、すなわちドライ
バ系線路１〜ｎとレシーバ系線路１〜ｎが接続される点
は、被測定半導体の半導体ボールになる。
【０００７】＜実施例１の動作＞図２に、接触片Ａと接
触片Ｂの電気的な関係を示す。図３に実施例１の等価回
路図を示す。半導体測定装置のドライバｎによりドライ
ブされる被測定半導体への入力信号ＳＩＮｎは、経路Ａ
を通り、被測定半導体へ入力される。また、ＳＩＮｎは
同時に経路Ｂを介して半導体測定装置のレシーバｎにも
到達し、終端回路によって吸収される。被測定半導体か
らの出力信号ＳＯＵＴｎは、経路Ｂを介して半導体測定
装置のレシーバに入力される。また、ＳＯＵＴｎは、経
路Ａを介してドライバに到達し、終端回路によって吸収
される。
触片Ｂの電気的な関係を示す。図３に実施例１の等価回
路図を示す。半導体測定装置のドライバｎによりドライ
ブされる被測定半導体への入力信号ＳＩＮｎは、経路Ａ
を通り、被測定半導体へ入力される。また、ＳＩＮｎは
同時に経路Ｂを介して半導体測定装置のレシーバｎにも
到達し、終端回路によって吸収される。被測定半導体か
らの出力信号ＳＯＵＴｎは、経路Ｂを介して半導体測定
装置のレシーバに入力される。また、ＳＯＵＴｎは、経
路Ａを介してドライバに到達し、終端回路によって吸収
される。
【０００８】＜実施例２＞図４に実施例１を応用した本
発明に係る実施例２の等価回路図を示す。実施例２は、
実施例１となんら構成要素は変わらない。ただし、被測
定半導体が、より高速動作する際に、被測定半導体の入
力キャパシタンスによるＤＴＬ線路のインピーダンスの
不整合を、接触片Ａのインダクタンス（ＬＳＡ）と、接
触片Ｂのインダクタンス（ＬＳＢ）を積極的に使用して
整合させる例である。
発明に係る実施例２の等価回路図を示す。実施例２は、
実施例１となんら構成要素は変わらない。ただし、被測
定半導体が、より高速動作する際に、被測定半導体の入
力キャパシタンスによるＤＴＬ線路のインピーダンスの
不整合を、接触片Ａのインダクタンス（ＬＳＡ）と、接
触片Ｂのインダクタンス（ＬＳＢ）を積極的に使用して
整合させる例である。
【０００９】この時、接触片Ａと接触Ｂのそれぞれのイ
ンダクタンスは下記式３により簡便に決定できる。式３
は式１、式２より導出される。 Ｚｃ＝（Ｌ／Ｃ）1/2 ・・・・・・・（１） （ＬＳＡ＋ＬＳＢ）＝ＣｉＺｃ2 ・・・・・・・（２） ＬＳ＝（１／２）×（ＣｉＺｃ2） ・・・・・・・（３）
ンダクタンスは下記式３により簡便に決定できる。式３
は式１、式２より導出される。 Ｚｃ＝（Ｌ／Ｃ）1/2 ・・・・・・・（１） （ＬＳＡ＋ＬＳＢ）＝ＣｉＺｃ2 ・・・・・・・（２） ＬＳ＝（１／２）×（ＣｉＺｃ2） ・・・・・・・（３）
【００１０】この時、ＺｃはＤＴＬ線路の特性インピー
ダンス、Ｃｉは被測定半導体の入力キャパシタンス、Ｌ
Ｓは接触片ＡのインダクタンスＬＳＡおよび接触片Ｂの
インダクタンスＬＳＢが等しい時の、各々の接触片のイ
ンダクタンスを表す。通常、接触片Ａと接触片Ｂの形状
は同一になるように作成するので、上記式３を用いる。
ダンス、Ｃｉは被測定半導体の入力キャパシタンス、Ｌ
Ｓは接触片ＡのインダクタンスＬＳＡおよび接触片Ｂの
インダクタンスＬＳＢが等しい時の、各々の接触片のイ
ンダクタンスを表す。通常、接触片Ａと接触片Ｂの形状
は同一になるように作成するので、上記式３を用いる。
【００１１】＜実施例３＞図５に本発明に係る実施例３
の全体構成図を表す。実施例３では、実施例１あるいは
実施例２の半導体ソケットと、半導体測定装置を結線す
る配線ボードの信号配線層とＧＮＤ層を用いて、配線ボ
ード内に特性インピーダンス補償用キャパシタンスを形
成した実施例である。
の全体構成図を表す。実施例３では、実施例１あるいは
実施例２の半導体ソケットと、半導体測定装置を結線す
る配線ボードの信号配線層とＧＮＤ層を用いて、配線ボ
ード内に特性インピーダンス補償用キャパシタンスを形
成した実施例である。
【００１２】本実施例３では、被測定半導体が数百Ｍbi
t／Ｓ（毎秒数百メガビット）のような高い転送レート
を有するときに、被測定半導体の入力キャパシタンスと
接触片Ａの寄生インダクタンスＬＳＡおよび接触片Ｂの
寄生インダクタンスＬＳＢによるインピーダンス不整合
が原因となり、被測定半導体への入力信号のタイミング
精度が低下してしまう場合、これらインピーダンス不整
合の原因となるインダクタンスを補正し、ＤＴＬの特性
インピーダンスを保つための特性インピーダンス補償用
キャパシタンスを追加することで、タイミング精度を維
持している。
t／Ｓ（毎秒数百メガビット）のような高い転送レート
を有するときに、被測定半導体の入力キャパシタンスと
接触片Ａの寄生インダクタンスＬＳＡおよび接触片Ｂの
寄生インダクタンスＬＳＢによるインピーダンス不整合
が原因となり、被測定半導体への入力信号のタイミング
精度が低下してしまう場合、これらインピーダンス不整
合の原因となるインダクタンスを補正し、ＤＴＬの特性
インピーダンスを保つための特性インピーダンス補償用
キャパシタンスを追加することで、タイミング精度を維
持している。
【００１３】図６に実施例３（図５）の等価回路図を示
す。実施例２（図４）で述べたように、接触片Ａと接触
片Ｂは形状が同一になるように作成するので、ＬＳＡ＝
ＬＳＢ＝ＬＳとすると、特性インピーダンス補償用キャ
パシタンスＣＣＡ１とＣＣＢ１の値は、ＣＣＡ１＝ＣＣ
Ｂ１＝ＣＣとすることができる。この時式１より、ＣＣ
の値を算出する式４が導出される。 ＣＣ＝（１／２）×［（２ＬＳ／Ｚｃ2）−Ｃｉ］・・・・・・（４）
す。実施例２（図４）で述べたように、接触片Ａと接触
片Ｂは形状が同一になるように作成するので、ＬＳＡ＝
ＬＳＢ＝ＬＳとすると、特性インピーダンス補償用キャ
パシタンスＣＣＡ１とＣＣＢ１の値は、ＣＣＡ１＝ＣＣ
Ｂ１＝ＣＣとすることができる。この時式１より、ＣＣ
の値を算出する式４が導出される。 ＣＣ＝（１／２）×［（２ＬＳ／Ｚｃ2）−Ｃｉ］・・・・・・（４）
【００１４】＜実施例４＞図７に本発明に係る実施例４
の全体構成図を表す。実施例４は実施例１（図１）にお
いて、半導体測定装置のレシーバ回路を単なる終端回路
に置き換えたものである。
の全体構成図を表す。実施例４は実施例１（図１）にお
いて、半導体測定装置のレシーバ回路を単なる終端回路
に置き換えたものである。
【００１５】
【発明の効果】図３に実施例１の模式図を用いた動作の
説明図を示す。ＤＴＬにおける、ドライバ系線路とレシ
ーバ系線路が被測定半導体のピン（ボール）により短絡
されるため、ＤＴＬの中点が被測定半導体のピン（ボー
ル）となるＤＴＬを構成できる挟み込み型半導体ソケッ
トが実現できる。これにより、半導体測定装置のドライ
バｎのタイミングキャリブレーションを、接触片Ａを含
めて、ＴＤＲ法などにより容易に精度良く行うことが出
きるため、被測定半導体への入力信号のタイミング精度
が向上できる。同様に、半導体測定装置のレシーバｎの
タイミングキャリブレーションを、接触片Ｂを含めて、
ＴＤＲ法などにより容易に精度良く行うことが出きるた
め、被測定半導体からの出力信号のストローブ精度が向
上できる。また、これらの理由により、挟み込み型半導
体ソケットを高速で動作する被測定半導体に使用できる
ため、半導体測定装置と被測定半導体の電気的接続が容
易になる。
説明図を示す。ＤＴＬにおける、ドライバ系線路とレシ
ーバ系線路が被測定半導体のピン（ボール）により短絡
されるため、ＤＴＬの中点が被測定半導体のピン（ボー
ル）となるＤＴＬを構成できる挟み込み型半導体ソケッ
トが実現できる。これにより、半導体測定装置のドライ
バｎのタイミングキャリブレーションを、接触片Ａを含
めて、ＴＤＲ法などにより容易に精度良く行うことが出
きるため、被測定半導体への入力信号のタイミング精度
が向上できる。同様に、半導体測定装置のレシーバｎの
タイミングキャリブレーションを、接触片Ｂを含めて、
ＴＤＲ法などにより容易に精度良く行うことが出きるた
め、被測定半導体からの出力信号のストローブ精度が向
上できる。また、これらの理由により、挟み込み型半導
体ソケットを高速で動作する被測定半導体に使用できる
ため、半導体測定装置と被測定半導体の電気的接続が容
易になる。
【図１】本発明に係る実施例１の全体構成図。
【図２】本発明に係る実施例１の接触片の正面図。
【図３】図１の本発明に係る実施例１の等価回路。
【図４】本発明に係る実施例２の等価回路。
【図５】本発明に係る実施例３の全体構成図。
【図６】図５の本発明に係る実施例３の等価回路。
【図７】本発明に係る実施例４の全体構成図。
【図８】従来例の全体構成図。
【図９】図９の従来例の等価回路。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年３月３１日（２０００．３．３
１）
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 挟み込み型の半導体ソケットおよびデ
ュアル-トランスミッション-ライン構成の半導体測定装
置
ュアル-トランスミッション-ライン構成の半導体測定装
置
Claims (10)
- 【請求項１】 被測定半導体の共通のピンまたは半田ボ
ールに、常時、接触している入力用の接触片と出力用の
接触片から構成されるコンタクト部を複数設けられた挟
み込み型の半導体ソケットおいて、 全ての接触片のインダクタンス値ＬＳを同一とすること
により、前記被測定半導体のまたは半田ボールピンをデ
ュアル-トランスミッション-ライン(Ｄual-Ｔransmissi
on-Ｌine)の電気的中点とした、ことを特徴とする挟み
込み型の半導体ソケット。 - 【請求項２】 前記入力用の接触片は、半導体測定装置
のドライバによりドライブされる被測定半導体への入力
信号を入力するための入力用の接触片であり、 前記出力用の接触片は、被測定半導体からの出力信号を
半導体測定装置のレシーバに出力するための出力用の接
触片である、ことを特徴とする請求項１記載の挟み込み
型の半導体ソケット。 - 【請求項３】 前記インダクタンス値ＬＳとデュアル-
トランスミッション-ライン(Ｄual-Ｔransmission-Ｌin
e)線路の特性インピーダンスＺc及び被測定半導体の入
力キャパシタンスＣｉの間の関係を ＬＳ＝（１／２）×（Ｃi×Ｚc2） とした、ことを特徴とする請求項１〜２のいずれかに記
載の挟み込み型の半導体ソケット。 - 【請求項４】 全ての前記接触片に前記特性インピーダ
ンスＺc補償用キャパシタンスを設け、前記接触片の全
てのインダクタンス値ＬＳを同一とすることにより、前
記特性インピーダンス補償用キャパシタンスの値を同一
の値ＣＣとし、 前記特性インピーダンス補償用キャパシタンス値ＣＣと
デュアル-トランスミッション-ライン(Ｄual-Ｔransmis
sion-Ｌine)線路の特性インピーダンスＺｃ及び被測定
半導体の入力キャパシタンスＣiの間の関係を ＣＣ＝（１／２）×［（２ＬＳ／Ｚc2）ーＣi］ とした、ことを特徴とする請求項３記載の挟み込み型の
半導体ソケット。 - 【請求項５】 前記挟み込み型の半導体ソケットの裏面
には、前記挟み込み型の半導体ソケットと半導体装置を
試験する半導体測定装置とを電気的に結線する配線ボー
ドが固定されている、ことを特徴とする請求項１〜４の
いずれかに記載の挟み込み型の半導体ソケット。 - 【請求項６】 前記特性インピーダンス補償用キャパシ
タンスは、前記配線ボードの信号配線層とＧＮＤ層を用
いて、配線ボード内に前記特性インピーダンス補償用キ
ャパシタンスを形成した、ことを特徴とする請求項５記
載の半導体ソケット。 - 【請求項７】 前記挟み込み型の半導体ソケットは、半
導体装置を試験するデュアル-トランスミッション-ライ
ン(Ｄual-Ｔransmission-Ｌine）構成の半導体測定装置
に用いられるものである、ことを特徴とする請求項１〜
５のいずれかに記載の挟み込み型の半導体ソケット。 - 【請求項８】 被測定半導体の一本のピンまたは一つの
半田ボールを挟み込み、常に前記ピンまたは半田ボール
に接触している２本の接触片から構成されるコンタクト
部であって、一方の接触片の半導体測定装置のドライバ
に、他方の接触片は半導体測定装置のレシーバに接続さ
れるためのコンタクト部を複数設けられた挟み込み型の
半導体ソケットと、 全ての接触片に設けられた前記デュアル-トランスミッ
ション-ライン(Ｄual-Ｔransmission-Ｌine)線路の特性
インピーダンスＺcを補償する特性インピーダンス補償
用キャパシタンスと、 半導体装置を試験する半導体測定装置と、 前記半導体測定装置と挟み込み型の半導体ソケットとを
電気的に結線する配線ボードと、 から構成される半導体装置を試験するデュアル-トラン
スミッション-ライン(Ｄual-Ｔransmission-Ｌine)構成
の半導体測定装置において、 前記半導体ソケットの全ての接触片のインダクタンス値
ＬＳを同一とすることにより、前記特性インピーダンス
補償用キャパシタンスの値を同一の値ＣＣとし、 前記特性インピーダンス補償用キャパシタンス値ＣＣと
デュアル-トランスミッション-ライン(Ｄual-Ｔransmis
sion-Ｌine)線路の特性インピーダンスＺｃ及び被測定
半導体の入力キャパシタンスＣｉの間の関係を ＣＣ＝（１／２）×［（２ＬＳ／Ｚｃ2）−Ｃｉ］ として、被測定半導体のピンをＤＴＬの電気的中点とし
た、こと特徴とする半導体装置を試験するデュアル-ト
ランスミッション-ライン(Ｄual-Ｔransmission-Ｌine)
構成の半導体測定装置。 - 【請求項９】 前記特性インピーダンス補償用キャパシ
タンスは、前記配線ボードの信号配線層とＧＮＤ層を用
いて、配線ボード内に前記特性インピーダンス補償用キ
ャパシタンスを形成した、ことを特徴とする請求項８記
載の半導体装置を試験するデュアル-トランスミッショ
ン-ライン(Ｄual-Ｔransmission-Ｌine)構成の半導体測
定装置。 - 【請求項１０】 半導体測定装置のレシーバ回路を単な
る終端回路に置き換えた、ことを特徴とする請求項８記
載の半導体装置を試験するデュアル-トランスミッショ
ン-ライン(Ｄual-Ｔransmission-Ｌine)構成の半導体測
定装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000093115A JP2001281296A (ja) | 2000-03-30 | 2000-03-30 | 挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置 |
| US09/815,550 US6462572B2 (en) | 2000-03-20 | 2001-03-22 | Socket used for semiconductor device and testing system connected to socket through dual-transmission lines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000093115A JP2001281296A (ja) | 2000-03-30 | 2000-03-30 | 挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001281296A true JP2001281296A (ja) | 2001-10-10 |
Family
ID=18608344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000093115A Pending JP2001281296A (ja) | 2000-03-20 | 2000-03-30 | 挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6462572B2 (ja) |
| JP (1) | JP2001281296A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007292604A (ja) * | 2006-04-25 | 2007-11-08 | Advanced Systems Japan Inc | 高周波ソケット |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861667B2 (en) * | 2002-07-15 | 2005-03-01 | Johnstech International Corporation | Grounding inserts |
| JP4456325B2 (ja) * | 2002-12-12 | 2010-04-28 | 東京エレクトロン株式会社 | 検査方法及び検査装置 |
| US7627445B2 (en) | 2003-11-26 | 2009-12-01 | Advantest Corporation | Apparatus for testing a device with a high frequency signal |
| US7672805B2 (en) | 2003-11-26 | 2010-03-02 | Advantest Corporation | Synchronization of modules for analog and mixed signal testing in an open architecture test system |
| US20070224867A1 (en) * | 2004-11-08 | 2007-09-27 | Allsup Thomas A | Latching dual contact socketfor testing ball grid array devices |
| US7271606B1 (en) * | 2005-08-04 | 2007-09-18 | National Semiconductor Corporation | Spring-based probe pin that allows kelvin testing |
| US7768278B2 (en) * | 2007-02-14 | 2010-08-03 | Verigy (Singapore) Pte. Ltd. | High impedance, high parallelism, high temperature memory test system architecture |
| DE102007039162A1 (de) * | 2007-08-20 | 2009-02-26 | Ident Technology Ag | Elektrodenanordnung zur Generierung eines für die Präsenz eines Objektes innerhalb eines Observationsbereiches indikativen Signales |
| JP5434019B2 (ja) * | 2008-09-03 | 2014-03-05 | 三菱電機株式会社 | 検査用治具 |
| US20140111239A1 (en) * | 2012-10-22 | 2014-04-24 | Qualcomm Incorporated | Localized printed circuit board layer extender apparatus for relieving layer congestion near high pin-count devices |
| US9733304B2 (en) * | 2014-09-24 | 2017-08-15 | Micron Technology, Inc. | Semiconductor device test apparatuses |
| CN216134477U (zh) * | 2020-07-08 | 2022-03-25 | 瑞声精密制造科技(常州)有限公司 | 传输模组的测试设备 |
| US11315453B1 (en) * | 2020-11-08 | 2022-04-26 | Innolux Corporation | Tiled display device with a test circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2914308B2 (ja) * | 1996-07-16 | 1999-06-28 | 日本電気株式会社 | インターポーザー及び半導体デバイスの試験方法 |
| US6292003B1 (en) * | 1998-07-01 | 2001-09-18 | Xilinx, Inc. | Apparatus and method for testing chip scale package integrated circuits |
| DE19931337A1 (de) * | 1998-07-09 | 2000-01-27 | Advantest Corp | Befestigungsvorrichtung für Halbleiter-Bauelemente |
| US6229124B1 (en) * | 1998-10-10 | 2001-05-08 | TRUCCO HORACIO ANDRéS | Inductive self-soldering printed circuit board |
-
2000
- 2000-03-30 JP JP2000093115A patent/JP2001281296A/ja active Pending
-
2001
- 2001-03-22 US US09/815,550 patent/US6462572B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007292604A (ja) * | 2006-04-25 | 2007-11-08 | Advanced Systems Japan Inc | 高周波ソケット |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010025957A1 (en) | 2001-10-04 |
| US6462572B2 (en) | 2002-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001281296A (ja) | 挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置 | |
| US7135884B1 (en) | Voltage mode transceiver having programmable voltage swing and external reference-based calibration | |
| US7403028B2 (en) | Test structure and probe for differential signals | |
| US7487481B2 (en) | Receiver circuit for on chip timing adjustment | |
| US5608330A (en) | Method for calibrating a network analyzer according to the seven-term principle | |
| US6661092B2 (en) | Memory module | |
| US20040183542A1 (en) | Method for correcting measurement error and electronic component characteristic measurement apparatus | |
| US20010002794A1 (en) | Split resistor probe and method | |
| US20060103392A1 (en) | Calibration techniques for simplified high-frequency multiport differential measurements | |
| JPS6336165A (ja) | 自動試験装置及び該装置を校正する方法 | |
| JP2007121288A (ja) | 電子回路装置、較正装置製造方法、および反転回路較正方法 | |
| US20060111861A1 (en) | System and method for calibrating signal paths connecting a device under test to a test system | |
| US8081487B2 (en) | Signal transmission circuit, IC package, and mounting board | |
| US7518385B2 (en) | Probe using high pass ground signal path | |
| US20070285107A1 (en) | Calibration structures for differential signal probing | |
| US6417675B1 (en) | Receiver impedance calibration arrangements in full duplex communication systems | |
| US20040258115A1 (en) | System and method for using an output transformer for packaged laser diode drivers | |
| US6737749B2 (en) | Resistive vias for controlling impedance and terminating I/O signals at the package level | |
| JP3558086B1 (ja) | 測定誤差の補正方法および電子部品特性測定装置 | |
| US6756858B2 (en) | Conductive path compensation for matching output driver impedance | |
| US7282903B2 (en) | Longitudinal balance measuring bridge circuit | |
| US8451021B1 (en) | Calibrating on-chip resistors via a daisy chain scheme | |
| JPH11258274A (ja) | プロ―ブ・チップ及びケ―ブル損失補償方法 | |
| US20040138844A1 (en) | Impedance standard substrate and correction method for vector network analyzer | |
| CN215297645U (zh) | 校准装置 |