JP2007121288A - 電子回路装置、較正装置製造方法、および反転回路較正方法 - Google Patents
電子回路装置、較正装置製造方法、および反転回路較正方法 Download PDFInfo
- Publication number
- JP2007121288A JP2007121288A JP2006284420A JP2006284420A JP2007121288A JP 2007121288 A JP2007121288 A JP 2007121288A JP 2006284420 A JP2006284420 A JP 2006284420A JP 2006284420 A JP2006284420 A JP 2006284420A JP 2007121288 A JP2007121288 A JP 2007121288A
- Authority
- JP
- Japan
- Prior art keywords
- dut
- voltage
- resistor
- circuit
- control input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 238000012360 testing method Methods 0.000 claims description 40
- 238000013459 approach Methods 0.000 claims description 7
- 230000001747 exhibiting effect Effects 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
- G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49174—Assembling terminal to elongated conductor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】DUTは、ソース直列終端(SST)シリアル・リンク送信器の一部であり、当該送信器において、並列トランジスタの2つの分岐は、それぞれ、並列分岐の特定のトランジスタがオンになる場合に、インピーダンス値を提供する。当該インピーダンス値は、直列接続された抵抗器に付加されて、出力インピーダンスを提供する。DUTは、抵抗器に直列な並列トランジスタの1つの分岐からなる。DUTの出力インピーダンスは、基準抵抗器の抵抗と比較され、比較器は、出力インピーダンスが基準抵抗の予め設定されたパーセンテージ変動内に収まるかどうかに基づいて、制御信号を提供する。制御信号は、DUTインピーダンス値が所望の範囲内に収まるまで、並列分岐内のトランジスタを個別にオンまたはオフするように動作するFSM(有限ステート・マシン)によって処理される。
【選択図】図1
Description
[NCTL<m−1>*1/Rnon<n−1>+NCTL<n−2>*1/Rnon<n−2>+…+NCTL<0>*1/Rnon<0>]−1
Rnon365のこの値により、SSTドライバ(または反転回路の)プル・ダウン回路の出力インピーダンスは、Rn+Rnonとなる。
VTT*Rref/(Rpon+Rp+Rref)<VTT(2−x)
1/(Rpon+Rp+Rref)<1/(Rref(2−x))
Rpon+Rp+Rref>Rref(2−x)
Rpon+Rp>(1−x)Rref
120 出力試験電圧
125 基準電圧
130 基準発生器
140 演算増幅器
145 制御電圧
150 能動回路
155 フィードバック・ループ
Claims (14)
- 電子回路装置であって、
能動回路にとって所望の電気特性ではない第1の電気特性を示すことが可能な前記能動回路と、
前記能動回路が前記所望の電気特性を示すようにするために前記能動回路に与えられる制御入力を動的に調整する較正機構とを備え、
前記較正機構は、
前記能動回路の少なくとも1つの調整可能な部分の複製として構成される被試験装置(DUT)であって、制御入力を受信し、前記DUTが示した電気特性を既知の電気的パラメータと比較した結果に基づいて、前記制御入力に対する有限調整を生じさせる試験電圧を生成する前記DUTを備える、電子回路装置。 - 前記較正機構は、
前記試験電圧を第1の入力として受信する第1の比較器と、
第2の入力として前記第1の比較器に結合される基準電圧とをさらに備え、
前記第1の比較器は、前記基準電圧の前記試験電圧に対する比較を行って、前記比較の結果を示す比較出力を生成する、請求項1に記載の装置。 - 前記較正機構は、
前記比較出力を入力として受信し、前記制御入力を生成する有限ステート・マシンをさらに備え、
前記比較出力が、前記試験電圧が所定の基準を満たすことを示す第1の値である場合、前記制御入力は、前記能動回路に与えられ、前記比較入力が、前記試験電圧が前記所定の基準を満たさないことを示す第2の値である場合、前記制御入力は、前記DUTに与えられて、前記試験電圧が較正点に近づくように調整し、前記所定の基準は、前記所望の電気特性を示す前記能動回路となるようにするものである、請求項2に記載の装置。 - 前記較正機構は、
前記試験電圧を第2の入力として受信する第2の比較器と、
第1の入力として前記第2の比較器に結合される第2の基準電圧とをさらに備え、
前記第2の比較器は、前記第2の基準電圧の前記試験電圧に対する次の比較を行って、前記次の比較の結果を示す第2の比較出力を生成し、
前記有限ステート・マシンは、また、前記第2の比較出力を入力として受信し、第1および第2の比較出力に対する前記制御入力を生成し、
前記第2の比較出力が、前記試験電圧が前記所定の基準を満たすことを示す第1の値である場合、前記制御入力は、前記能動回路に与えられ、前記第2の比較入力が、前記試験電圧が前記所定の基準を満たさないことを示す第2の値である場合、前記制御入力は、前記DUTに与えられて、前記試験電圧が較正点に近づくように調整する、請求項3に記載の装置。 - 前記DUTは、プル・アップ回路およびプル・ダウン回路と共に構成されるソース直列終端(SST)シリアル・リンク送信器の1つの部分であり、
前記プル・アップ回路は、入力Pトランジスタを介して第1の抵抗器と直列に結合される複数の並列接続Pトランジスタを備え、
前記プル・ダウン回路は、入力Nトランジスタを介して第2の抵抗器と直列に結合される複数の並列接続Nトランジスタを備え、
前記制御入力は、特定の前記並列接続トランジスタが、前記制御入力に基づいて選択的にオン/オフされて、前記並列接続トランジスタのインピーダンスを徐々に変化させるように、前記並列接続トランジスタの個々のゲート端末へそれぞれ与えられる入力のセットである、請求項1に記載の装置。 - 前記DUTとして使用される前記部分は、前記プル・アップ回路であり、前記試験電圧は、前記プル・アップ回路と既知の抵抗の第1の基準抵抗器との間のノードにおいて測定される電圧であり、前記較正機構は、前記試験電圧が予め設定された低電圧を下回るか、または予め設定された高電圧を上回るまで、前記DUTの較正を行い、
前記DUTとして使用される前記部分は、前記プル・ダウン回路であり、前記試験電圧は、前記プル・ダウン回路と既知の抵抗の第2の基準抵抗器との間のノードにおいて測定される電圧であり、前記較正機構は、前記試験電圧が予め設定された低電圧を上回るか、または予め設定された高電圧を下回るまで、前記DUTの較正を行う、請求項5に記載の装置。 - 前記基準電圧は、前記試験電圧についての所望の電圧を下回る予め設定されたパーセンテージに相当する第1の電圧であり、
前記第2の基準電圧は、前記試験電圧についての前記所望の電圧を上回る前記同一の予め設定されたパーセンテージに相当する第2の電圧である、請求項3に記載の装置。 - 第1の抵抗と、
第2の抵抗とをさらに備え、
前記第1の抵抗は、前記第1の抵抗を下回る前記予め設定されたパーセンテージに相当する第2の抵抗に直列に接続され、前記第1の抵抗と、前記第2の抵抗とは、前記第1の電圧が受信されるノードにおいて接続され、前記第1の電圧は、前記試験電圧と比較するための低電圧を表し、
前記第2の抵抗は、前記第1の抵抗を上回る前記予め設定されたパーセンテージに相当する第4の抵抗に直列に接続され、前記第1の抵抗と、前記第2の抵抗とは、前記第2の電圧が受信されるノードにおいて接続され、前記第2の電圧は、前記試験電圧と比較するための高電圧を表し、
前記試験電圧は、前記低電圧および前記高電圧によって制限される前記電圧範囲内にある、請求項7に記載の装置。 - 前記DUTと、第1および第2の基準抵抗器と、直列接続抵抗器とを含む前記較正機構は、単一のチップ上に製造される、請求項8に記載の装置。
- 前記DUTがプル・アップ回路の場合に、前記DUTの並列接続のトランジスタと、直列接続の抵抗器とは、同一の高電圧ノードに結合され、
前記DUTがプル・ダウン回路の場合に、前記DUTの並列接続のトランジスタと、直列接続の抵抗器とは、同一の低電圧ノードに結合される、請求項8に記載の装置。 - チップ上で能動回路のための較正装置を製造するための方法であって、
所望の電気特性を含む電気特性の範囲を示すことが可能な能動回路を提供するステップであって、前記能動回路は、1つ以上の制御入力端子を有する、前記ステップと、
前記能動回路とオンチップの較正機構を提供するステップであって、前記較正機構は、制御出力を生成し、前記能動回路の少なくとも1つの部分の複製として構成される被試験装置(DUT)であって、前記制御入力を受信し、前記DUTが示した電気特性を既知の電気的パラメータと比較した結果に基づいて、前記制御入力に対する有限調整を生じさせる試験出力を生成する前記DUTを備える、前記ステップと、
前記能動回路の各制御入力端子に前記較正機構からの対応する制御出力を添付するステップであって、前記較正機構の制御出力は、前記能動回路の装置に対して与えられる制御入力を動的に調整して、強制的に、前記能動回路が前記所望の電気特性を示すようにさせる、前記ステップとを含む、方法。 - 反転回路を較正するための方法であって、
被試験装置(DUT)からの試験電圧出力を受信するステップであって、前記DUTは、較正されることが所望される前記反転回路の部分の複製として構成されて、特定の電気特性を示し、前記DUTは制御入力を受信する、ステップと、、
前記試験電圧出力を既知の基準電圧と比較するステップと、を含み、さらに、
前記比較が、前記試験電圧が所定の基準を満たすことを示す第1の値を生じさせる場合、前記DUTへ与えられた前記制御入力と同一の前記制御入力を前記反転回路へ与えるステップを含み、
前記比較が、前記試験電圧が所定の基準を満たさないことを示す第2の値を生じさせる場合、
前記制御入力を有限量分だけ動的に調整するステップと、
前記調整された制御入力を前記DUTに対してフィードバック・ループを介して与えるステップとを含み、
前記比較が第1の結果を生じさせるまで、前記制御入力を前記有限量によって連続的に調整する、方法。 - 前記反転回路は、入力トランジスタを介して抵抗器と直列に集合的に接続されるトランジスタの並列分岐と共に構成されるソース直列終端(SST)シリアル・リンク送信器である、請求項12に記載の方法。
- 前記DUTは、前記SST送信器の前記並列分岐のうちの1つの複製であり、既知の抵抗の基準抵抗器に直列接続された前記抵抗器を有する並列接続トランジスタを有し、前記方法は、
前記試験電圧を前記抵抗器を前記基準抵抗器に接続するノードから受信するステップと、
第1の抵抗と次の抵抗との間の第2のノードにおける前記基準電圧を測定するステップであって、その値は、(a)所望する第1の試験電圧についての前記第1の抵抗より小さい予め設定された小数部と、(b)所望する第2の試験電圧についての前記第1の抵抗より大きな同一の予め設定された小数部とのうちの1つであり、
前記制御入力を前記並列接続されたトランジスタのドレイン端子に与えて、前記DUTが較正点にあることを示す電気特性を前記DUTが示すまで前記試験電圧に対する有限調整を行うように、前記トランジスタのうちの特定のものを選択的にオン/オフして、前記並列接続されたトランジスタの結果生じたインピーダンスを変更するステップとをさらに含む、請求項13に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/262101 | 2005-10-28 | ||
US11/262,101 US7368902B2 (en) | 2005-10-28 | 2005-10-28 | Impedance calibration for source series terminated serial link transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007121288A true JP2007121288A (ja) | 2007-05-17 |
JP5165877B2 JP5165877B2 (ja) | 2013-03-21 |
Family
ID=37995425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006284420A Expired - Fee Related JP5165877B2 (ja) | 2005-10-28 | 2006-10-18 | 電子回路及び制御方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US7368902B2 (ja) |
JP (1) | JP5165877B2 (ja) |
CN (1) | CN100533158C (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130094908A (ko) * | 2012-02-17 | 2013-08-27 | 삼성전자주식회사 | 임피던스 조정 회로 및 이를 포함하는 집적 회로 |
KR20140018912A (ko) * | 2011-03-07 | 2014-02-13 | 자일링크스 인코포레이티드 | 집적 회로 내의 디바이스 성능의 교정 |
US9614531B1 (en) | 2015-10-13 | 2017-04-04 | Fujitsu Limited | Termination resistance adjustment circuit and device including termination resistance adjustment circuit |
US10756769B2 (en) | 2016-01-08 | 2020-08-25 | Thine Electronics, Inc. | Transmitter and transmission/reception system including the same |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100862993B1 (ko) * | 2006-10-12 | 2008-10-13 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 전원 공급 장치 |
WO2010111619A2 (en) | 2009-03-27 | 2010-09-30 | Rambus, Inc. | Voltage mode transmitter equalizer |
CN102742158B (zh) | 2009-09-14 | 2016-10-19 | 拉姆伯斯公司 | 高分辨率输出驱动器 |
US8624641B1 (en) | 2010-11-03 | 2014-01-07 | Pmc-Sierra, Inc. | Apparatus and method for driving a transistor |
TW201225529A (en) * | 2010-12-03 | 2012-06-16 | Fortune Semiconductor Corp | Test mode controller and electronic apparatus with self-testing thereof |
US8941974B2 (en) | 2011-09-09 | 2015-01-27 | Xilinx, Inc. | Interdigitated capacitor having digits of varying width |
US8618833B1 (en) | 2012-06-19 | 2013-12-31 | International Business Machines Corporation | Source series terminated driver circuit with programmable output resistance, amplitude reduction, and equalization |
US8742799B2 (en) * | 2012-08-30 | 2014-06-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for de-emphasis level calibration in voltage mode drivers |
US9893693B2 (en) | 2012-12-07 | 2018-02-13 | Futurewei Technologies, Inc. | Gain control method for a broadband inductorless low noise amplifier |
US8989254B2 (en) | 2012-12-21 | 2015-03-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Single serdes transmitter driver design for both ethernet and peripheral component interconnect express applications |
US9270247B2 (en) | 2013-11-27 | 2016-02-23 | Xilinx, Inc. | High quality factor inductive and capacitive circuit structure |
US9231631B1 (en) * | 2014-06-20 | 2016-01-05 | Altera Corporation | Circuits and methods for adjusting the voltage swing of a signal |
US9524964B2 (en) | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
US9455713B1 (en) * | 2015-06-02 | 2016-09-27 | Avago Tcehnologies General IP (Singapore) Pte. Ltd. | Split resistor source-series terminated driver |
CN105652056B (zh) * | 2015-12-30 | 2018-10-02 | 宁波三星医疗电气股份有限公司 | 单相电能表电压改变影响量的自适应补偿方法 |
TWI585422B (zh) * | 2016-01-05 | 2017-06-01 | 明泰科技股份有限公司 | 電路傳輸線的特性阻抗擷取方法 |
US9893718B1 (en) * | 2016-10-17 | 2018-02-13 | Globalfoundries Inc. | Transmission driver impedance calibration circuit |
CN106526517A (zh) * | 2016-10-26 | 2017-03-22 | 黑龙江省电力科学研究院 | 一种基于adpss仿真系统的有功功率变送器暂态特性检测方法 |
CN106526519B (zh) * | 2016-10-28 | 2019-12-24 | 黑龙江省电力科学研究院 | 一种基于adpss仿真系统的有功功率变送器暂态特性指标评价方法 |
US9942030B1 (en) | 2017-02-02 | 2018-04-10 | International Business Machines Corporation | Serial transmitter with feed forward equalizer |
US9942028B1 (en) | 2017-02-02 | 2018-04-10 | International Business Machines Corporation | Serial transmitter with feed forward equalizer and timing calibration |
US10587794B2 (en) | 2018-04-25 | 2020-03-10 | Semiconductor Components Industries, Llc | Methods and apparatus for actuator control |
US10615893B1 (en) * | 2018-09-27 | 2020-04-07 | Intel Corporation | Transmitter with feedback control |
CN110208687A (zh) * | 2019-05-27 | 2019-09-06 | 宁波芯路通讯科技有限公司 | 一种模拟电路参数校准的调试系统及方法 |
US11366193B2 (en) * | 2019-09-19 | 2022-06-21 | Rohde & Schwarz Gmbh & Co. Kg | Method of setting a measurement instrument and system for setting a measurement instrument |
US11566950B2 (en) * | 2020-04-06 | 2023-01-31 | Realtek Semiconductor Corp. | Process and temperature tracking reference load and method thereof |
CN111880135B (zh) * | 2020-07-02 | 2023-02-17 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 传导骚扰能力验证样品和方法 |
TWI763174B (zh) * | 2020-12-14 | 2022-05-01 | 瑞昱半導體股份有限公司 | 參數校正方法與半導體裝置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1127132A (ja) * | 1997-07-01 | 1999-01-29 | Hitachi Ltd | インピーダンスマッチング回路および半導体記憶装置 |
JP2000059202A (ja) * | 1998-07-31 | 2000-02-25 | Hewlett Packard Co <Hp> | ドライバ回路の出力インピ―ダンス校正回路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024497A (ja) | 1999-07-06 | 2001-01-26 | Hitachi Ltd | 自己整合式ディジタルドライバ回路 |
US6359464B1 (en) * | 2000-05-30 | 2002-03-19 | International Business Machines Corporation | Method of use with a terminator and network |
US6400178B1 (en) * | 2000-05-30 | 2002-06-04 | International Business Machines Corporation | CMOS small signal terminated receiver |
US6420897B1 (en) * | 2000-05-30 | 2002-07-16 | International Business Machines Corporation | SOI small signal terminator and network |
US6359465B1 (en) * | 2000-05-30 | 2002-03-19 | International Business Machines Corporation | CMOS small signal switchable adjustable impedence terminator network |
US6373276B1 (en) * | 2000-05-31 | 2002-04-16 | International Business Machines Corporation | CMOS small signal switchable impedence and voltage adjustable terminator with hysteresis receiver network |
US6577114B1 (en) * | 2000-07-31 | 2003-06-10 | Marvell International, Ltd. | Calibration circuit |
EP1410589B1 (en) * | 2000-10-31 | 2005-04-13 | Acuid Corporation (Guernsey) Limited | Transmitter with active differential termination |
US6472934B1 (en) * | 2000-12-29 | 2002-10-29 | Ericsson Inc. | Triple class E Doherty amplifier topology for high efficiency signal transmitters |
JP2002270773A (ja) * | 2001-03-12 | 2002-09-20 | Nec Corp | 半導体集積回路およびその製造方法 |
US6670828B2 (en) * | 2002-01-31 | 2003-12-30 | Texas Instruments Incorporated | Programmable termination for CML I/O |
US6807650B2 (en) * | 2002-06-03 | 2004-10-19 | International Business Machines Corporation | DDR-II driver impedance adjustment control algorithm and interface circuits |
DE10245536B4 (de) * | 2002-09-30 | 2005-02-03 | Infineon Technologies Ag | Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz |
US6940303B2 (en) * | 2002-11-29 | 2005-09-06 | Roy L. Vargas | System and method to establish an adjustable on-chip impedance |
US6924660B2 (en) * | 2003-09-08 | 2005-08-02 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
US7106104B2 (en) * | 2003-10-30 | 2006-09-12 | International Business Machines Corporation | Integrated line driver |
US7447273B2 (en) * | 2004-02-18 | 2008-11-04 | International Business Machines Corporation | Redundancy structure and method for high-speed serial link |
US7386410B2 (en) * | 2005-09-27 | 2008-06-10 | Ati Technologies Inc. | Closed loop controlled reference voltage calibration circuit and method |
-
2005
- 2005-10-28 US US11/262,101 patent/US7368902B2/en active Active
-
2006
- 2006-10-18 JP JP2006284420A patent/JP5165877B2/ja not_active Expired - Fee Related
- 2006-10-20 CN CN200610137114.6A patent/CN100533158C/zh active Active
-
2008
- 2008-02-08 US US12/028,451 patent/US7570071B2/en not_active Expired - Fee Related
- 2008-02-08 US US12/028,439 patent/US7698802B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1127132A (ja) * | 1997-07-01 | 1999-01-29 | Hitachi Ltd | インピーダンスマッチング回路および半導体記憶装置 |
JP2000059202A (ja) * | 1998-07-31 | 2000-02-25 | Hewlett Packard Co <Hp> | ドライバ回路の出力インピ―ダンス校正回路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140018912A (ko) * | 2011-03-07 | 2014-02-13 | 자일링크스 인코포레이티드 | 집적 회로 내의 디바이스 성능의 교정 |
JP2014509786A (ja) * | 2011-03-07 | 2014-04-21 | ザイリンクス インコーポレイテッド | 集積回路における装置性能のキャリブレーション |
KR101997937B1 (ko) | 2011-03-07 | 2019-07-08 | 자일링크스 인코포레이티드 | 집적 회로 내의 디바이스 성능의 교정 |
KR20130094908A (ko) * | 2012-02-17 | 2013-08-27 | 삼성전자주식회사 | 임피던스 조정 회로 및 이를 포함하는 집적 회로 |
KR101912123B1 (ko) * | 2012-02-17 | 2018-10-26 | 삼성전자주식회사 | 임피던스 조정 회로 및 이를 포함하는 집적 회로 |
US9614531B1 (en) | 2015-10-13 | 2017-04-04 | Fujitsu Limited | Termination resistance adjustment circuit and device including termination resistance adjustment circuit |
US10756769B2 (en) | 2016-01-08 | 2020-08-25 | Thine Electronics, Inc. | Transmitter and transmission/reception system including the same |
Also Published As
Publication number | Publication date |
---|---|
CN100533158C (zh) | 2009-08-26 |
US7698802B2 (en) | 2010-04-20 |
US20070096720A1 (en) | 2007-05-03 |
JP5165877B2 (ja) | 2013-03-21 |
US20080122452A1 (en) | 2008-05-29 |
US7368902B2 (en) | 2008-05-06 |
US7570071B2 (en) | 2009-08-04 |
US20080120838A1 (en) | 2008-05-29 |
CN1955748A (zh) | 2007-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5165877B2 (ja) | 電子回路及び制御方法 | |
US11522544B2 (en) | Calibration methods and circuits to calibrate drive current and termination impedance | |
US7193431B2 (en) | Resistance compensation method, circuit having a resistance compensation function, and circuit resistance test method | |
US10761130B1 (en) | Voltage driver circuit calibration | |
JP2022530221A (ja) | 電圧ドライバ回路 | |
US7378866B2 (en) | Method and apparatus for impedance matching in transmission circuits using tantalum nitride resistor devices | |
EP1190420B1 (en) | Method and apparatus for testing an impedance-controlled input/output (i/o) buffer in a highly efficient manner | |
US20080055131A1 (en) | Adjustable resistance | |
US20100164471A1 (en) | Calibration of programmable i/o components using a virtual variable external resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5165877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |