WO2004053508A1 - 検査方法及び検査装置 - Google Patents

検査方法及び検査装置 Download PDF

Info

Publication number
WO2004053508A1
WO2004053508A1 PCT/JP2003/015722 JP0315722W WO2004053508A1 WO 2004053508 A1 WO2004053508 A1 WO 2004053508A1 JP 0315722 W JP0315722 W JP 0315722W WO 2004053508 A1 WO2004053508 A1 WO 2004053508A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
probe pins
pair
electrodes
electrode
Prior art date
Application number
PCT/JP2003/015722
Other languages
English (en)
French (fr)
Inventor
Dai Shinozaki
Shigekazu Komatsu
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to US10/538,785 priority Critical patent/US7301357B2/en
Priority to DE60320847T priority patent/DE60320847D1/de
Priority to EP03777392A priority patent/EP1574866B1/en
Publication of WO2004053508A1 publication Critical patent/WO2004053508A1/ja

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2898Sample preparation, e.g. removing encapsulation, etching
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits
    • G01R31/3161Marginal testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Definitions

  • the present invention relates to an inspection method and an inspection apparatus for inspecting an object to be inspected, by making use of a flitting phenomenon to establish a conductive state between a probe pin and an inspection electrode.
  • the semiconductor processing process includes various processes such as a process for inspecting electrical characteristics of a device to be inspected (eg, a semiconductor device) in a wafer state and a process for inspecting a device to be inspected in a package state.
  • a contact eg, probe pin
  • An electrically insulating oxide film is formed on the surface of the electrode of the device under test.
  • the probe pin is electrically connected to the electrode by pressing the probe pin against the electrode with a predetermined stylus force, and the probe pin wipes off the oxide film of the electrode.
  • the c probe card 1 that outlines the technology described in Patent Document 1 based on, for example, FIG. 2 has a plurality of probe pin pairs 2 that respectively contact a plurality of electrodes P on a wafer, as shown in FIG. And a relay 3 connected to each probe pin pair 2.
  • the relay 3 is connected by switching the pair of probe pins 2 to the tester 4 and the power supply 5 for flitting.
  • a pair of probe pins 2 are brought into contact with each electrode P.
  • Relay 3 connects a pair of probe pins 2 to a power supply 5 for flitting.
  • the power supply 5 for flitting applies a voltage to one probe pin 2 of the pair of probe pins 2 and gradually increases the voltage value.
  • a flitting phenomenon occurs, and the phenomenon breaks down an oxide film between the tips of the pair of probe pins 2, and an electrical connection is established between the tips of the pair of probe pins 2.
  • the relay 3 switches the pair of probe pins 2 from the power supply 5 for flitting to the tester 4 side and connects to the tester 4 side.
  • the tester 4 tests the electrical characteristics of the device under test by applying a test signal to the electrode P via one probe pin 2. In this way, by utilizing the flitting phenomenon, it is possible to set the needle pressure between the probe pin 2 and the electrode P extremely low, so that the electrode and the like are not damaged. In addition, a highly reliable inspection can be performed.
  • Flitting phenomenon refers to an oxide film formed on the surface of a metal (electrode in the present invention). When a voltage is applied and the applied potential gradient becomes about 105 to 106 V / cm, current flows due to unevenness of the oxide film thickness and metal composition, and the oxide film breaks down. A phenomenon.
  • the flitting phenomenon is used for each probe pin 2 connected to the inspection signal line of the tester 4. It required a lot of time to use the flitting phenomenon many times before the probe inspection. Inspection throughput has decreased.
  • a power supply 5 and a relay 3 dedicated to flitting had to be provided.
  • the relay 3 must be mounted on the prototype card 1, but as the number of probe pins 2 increases with the integration of semiconductor devices, the number of relays 3 increases. The number of relays mounted on probe card 1 is naturally limited.
  • An object of the present invention is to solve at least one of the above problems.
  • a method for inspecting electrical characteristics of a device under test comprising: a pair of probes for each of a plurality of electrodes of at least one device under test; Contacting a pin; connected to each of the pair of probe pins By applying a voltage from the power supply to each of the plurality of test electrodes via the pair of probe pins, a flitting phenomenon may occur between the tips of the pair of probe pins. And applying an inspection signal to the electrode of the device under test via the pair of probe pins to test the electrical characteristics of the device under test.
  • the method includes the following (a) to any one of the (c) or correct preferred and the this Togako comprising a combination of a plurality or c
  • test of the electrical characteristics of the device under test is performed by a tester circuit, where the tester circuit is connected to the tester circuit via an electrical connection line connecting each probe pin. And send a test signal;
  • Each of the power supplies is a respective driver disposed in the tester circuit, wherein each driver applies a voltage to the electrodes via the electrical connection line and each pair of probe pins. Is added.
  • the subject A device for testing electrical characteristics of a body: a plurality of pairs of probe pins for contacting each of a plurality of electrodes of at least one device under test;
  • the tester After the occurrence of the flitting phenomenon, the tester transmits a test signal to the electrode of the device under test, and tests the electrical characteristics of the device under test.
  • the above device further includes any one of the following (d) to (f) or a combination of any plurality thereof.
  • a plurality of pairs of probe pins each pair of probe pins contacting the respective electrode;
  • the electrical connection line transmits the detection signal from the tester and the voltage from the driver to the electrode of the device under test.
  • the switch mechanism applies the voltage to all of the plurality of electrodes simultaneously from the driver via the pair of probe pins, and sequentially applies the voltage to each of the plurality of electrodes.
  • the switch mechanism transmits the voltage from the driver to the probe pin. Stop the application.
  • FIG. 1 is a block diagram showing a main part of an embodiment of the inspection apparatus of the present invention.
  • FIG. 2 is a block diagram showing an example of a conventional inspection device. BEST MODE FOR CARRYING OUT THE INVENTION
  • the inspection apparatus 10 of the present embodiment has a probe card 12, and the probe card 12 has a plurality of pairs of first and second probe pins 11 A, 1 A, 1 1 Has IB. Electrical connection lines connected to the first and second probe pins 11 A and 1 IB, respectively (for example, connection lines dedicated to flitting, or connection lines that also serve as signal lines) 13 and The signal lines 13 can be electrically disconnected from terminal 14 on each of the signal lines 13 Relay terminals (eg, pogo pins) 15 The first and second probe pins 11 A and 11 B are connected to the tester 20 via these relay terminals 15.
  • the probe card 12 can be fixed to, for example, a head plate (not shown) in a proper chamber of the inspection apparatus 10.
  • the probe card 12 is electrically connected to a test head (not shown) of the tester 20 via an insert ring (not shown) having the relay terminal 15 built therein. And can be.
  • the inspection apparatus 10 of the present embodiment is the same as the conventional one.
  • An alignment mechanism for positioning the probe pins 11 1 and 11 ⁇ can be provided.
  • the first and second probe pins 11 A and 11 B are connected to a power supply for supplying a voltage for flitting.
  • the tester 20 is provided with a dryer 21 and a comparator 22 corresponding to the first and second probe pins 11 ⁇ and 11 1. it can. Dryino 21 is detachably connected to one of the first probe pins 11 1 ⁇ , and comparator 22 is detachably connected to the other second probe pin 11 B side. Can be done.
  • the signal lines 23 and 24 are connected to the dry cell 21 and the comparator 22. These are electrically connected to and disconnected from the first and second probe pins 11A and 1IB via the terminals 25 and 26, respectively.
  • dryino 21 can reduce the amount of flitting. The required voltage can be applied to the first probe pin 11A side.
  • the driver 21 on the tester 20 side sends the signal line 2 3
  • a voltage for fluttering is applied to the electrode P via the relay terminal 15 on the side of the inspection apparatus 10, the signal line 13, and the first probe pin 11 A, and the voltage value is measured.
  • Gradually raise Initially, a small current flows between the tip of the first and second probe pins 11A and 11B via the oxide film P of the electrode, and then the current flowing through the oxide film sharply increases. Become.
  • This current is supplied from the second probe pin 11B on the inspection device 10 side to the comparator 22 via the signal line 13 and the relay terminal 15 and the signal line 24 on the tester 20 side. Flows to Konno.
  • the regulator 22 detects the limit voltage value (or the limit current value)
  • the driver 21 stops applying the voltage to the probe pin. After the occurrence of the flitting phenomenon, the first and second probe pins 11A and 11B are used as probe pins for inspection while being in contact with the electrodes.
  • the wafer is mounted on the mounting table in the inspection apparatus 10.
  • the electrode P of the test object on the mounting table and the first and second probe pins 1 are moved. Align with 1 A, 1 IB.
  • the mounting table is raised, and each electrode P of the wafer and the first and second probe pins 11 A and 11 B corresponding to these electrodes P are set. Contact with a low stylus pressure of, for example, 1 mN or less.
  • the dry loop 21 is connected via the signal line 23, the relay terminal 15 on the inspection device 10 side, the signal line 13 on the probe card 12 and the first probe pin 11A.
  • a voltage for cutting is applied to each electrode P.
  • a mode of this voltage application a mode in which a voltage is applied to each electrode at the same time, or a mode in which a voltage is applied to each electrode sequentially can be adopted.
  • On each electrode P a very small current initially flows between the tips of the first and second probe pins 11A and 11B.
  • the voltage for flitting is gradually increased, a flitting phenomenon occurs, and the current flowing between the tip of the first and second probe pins 11A and 11B sharply increases. As a result, the oxide film of each electrode P is destroyed.
  • the first and second probe pins 11 A and 1 IB on the electrode P are electrically connected between the tips of the first and second probe pins 11 A and 1 IB, and the concentrator 22 is connected to the voltage from all the drivers 21 to the electrodes. Stop the application
  • these dry cells 21 transmit the test signals via the respective signal lines 23, thereby inspecting the electrical characteristics of the test object as in the past. Can be done.
  • This test can be performed with extremely low stylus pressure. There is no risk of damaging the probe pins 11A, 1IB, the electrodes P, etc., and a highly reliable inspection can be performed.
  • the inspection signal line also as an electrical connection line for applying a voltage from the driver to the probe pin, the number of wirings in the inspection device can be reduced.
  • the time required for flitting can be significantly shortened, and the throughput of the inspection can be drastically further extended. Can be improved.
  • the above-mentioned limit value regarding the voltage, the predetermined value regarding the current value, the predetermined change in the voltage value or the current value differs depending on the state of the electrode surface or the like.
  • the predetermined value for the current value can be set to 600 mA or more.
  • a change from an initial voltage (eg, 5 10 V) to a low voltage (eg, 600 mv or less) can be adopted.
  • An example of the above-mentioned predetermined change in the current value is a change from an initial minute current to a relatively high current value (eg, 600 mA or more) in a state where the probe and the electrode are electrically connected. Can be adopted.
  • the driver of the tester 20 when used as the power supply for flitting, it is not necessary to provide a power source and relay for flitting, and the manufacturing cost can be reduced. Can be done. Since the relay on the probe card 12 can be omitted, the mounting area can be expanded by the area for mounting the relay, and it is possible to respond to the high integration of semiconductor devices. You. Connect the second probe pin 11B to the tester 20 connector. Since it is connected to the regulator 22, it is possible to detect the limiting voltage or current at the time of flitting via the comparator 22.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本発明の検査方法は、テスタ20の複数のドライバ21からそれぞれに接続された第1、第2プローブピン11A、11B対の一方の第1プローブピン11Aを介してフリッティング用の電圧を各電極Pに印加する。

Description

明 細 書
検査方法及び検査装置
こ の出願は、 2 0 0 2年 1 2月 1 2 日 に提出され、 その内 容はこ こに取り 込まれる、 前の 日本出願 2 0 0 2 .- 3 6 0 1 4 8 に基づいており 、 優先権を主張します。
技術分野
本発明は、 フ リ ツティ ング現象を利用 して、 プローブピン と検査用電極間を導通状態にする、 被検査体の検査を行な う 検査方法及び検査装置に関する。
背景技術
半導体処理工程には、 ウェハ状態のままの被検査体 (例、 半導体装置) の電気的特性を検査する工程や、 'パッケージ状 態の被検査体を検査する工程等の種々の工程がある。 検査を 実施する場合には、 ウェハの電極に接触子 (例えば、 プロ一 ブピン) を接触させる。 プローブピンを介して電極にテスタ よ り 測定信号を印加する。 被検査体の電極の表面には、 電気 的に絶縁性の酸化膜が形成されている。 このため、 従来は、 プローブピンを電極に所定の針圧で押圧した状態で、 プロ一 ブピンが電極の酸化膜を搔き取る こ と によ り 、 プローブピン が電極と電気的に導通 した状態と している。
し力 しながら、 ウェハに形成されたデバイ スの高密度化は 薄膜化した電極や配線構造を採用する。 ウェハの検査時に電 極 P の酸化膜をプローブピンで搔き取って除去する方法では. 電極や電極の下地層等を傷める虞がある。 このよ う な損傷を 防止するために、 フ リ ッティ ング現象を利用 して電極の酸化 膜を除去する方法が提案されている (特許文献 1 、 特開 2 0 0 2 - 1 3 9 5 4 2号公報 (特許請求の範囲の請求項 1 及び 段落 [ 0 0 4 6 ] ) ) 。
特許文献 1 に.記載の技術を例えば図 2 に基づいて概説する c プローブカー ド 1 は、 図 2 に示すよ う に、 ウェハ上の複数の 電極 Pにそれぞれ接触する複数のプローブピ ン対 2 と、 各プ ローブピ ン対 2 にそれぞれ接続された リ レー 3 と を有する。 リ レー 3 は、 一対のプローブピン 2 をテス タ 4 と フ リ ツティ ング用電源 5 に切り 替えて接続する。 ウェハ上の被検查体の 電気的特性を検査する場合には、 まず、 一対のプローブピン 2 を各電極 P に接触させる。 リ レー 3 は一対のプローブピン 2 をフ リ ッティ ング用電源 5 に接続する。 フ リ ッティ ング用 電源 5 は一対のプローブピン 2 の一方のプローブピン 2 に電 圧を印加し、 電圧値を徐々 に上昇する。 フ リ ッティ ング現象 が発生し、 同現象は一対のプローブピン 2 の先端の間の酸化 膜を破壌し、 一対のプローブピン 2 の先端の間は電気的導通 状態になる。 リ レー 3 は、 一対のプローブピン 2 をフ リ ツテ イ ング用電源 5 からテスタ 4側に切 り 替え、 テスタ 4側に接 続する。 テスタ 4 は、 一方のプロープピン 2 を介 して電極 P へ検査用信号を印加する こ と によ り 、 被検査体の電気的特性 検査する。 このよ う に、 フ リ ツティ ング現象を利用する こ と によ り 、 プローブピン 2 と電極 P間の針圧を極めて低く 設定 する こ と ができ る結果、 電極等は損傷される虞がなく 、 信頼 性の高い検査が行われる こ と ができる。 フ リ ッティ ング現象 と は、 金属 (本発明では電極) の表面に形成された酸化膜に 電圧を印加 し、 印加される電位傾度が 1 0 5〜 1 0 6 V / c m程度になる と酸化膜の厚さや金属の組成の不均一性によ り 電流が流れて酸化膜を破壌する現象をい う。
発明の開示
しかしながら、 特許文献 1 に記載の検査方法及び検査装置 においては、 テスタ 4 の検査用の信号ライ ンに接続されたプ ローブピン 2毎にフ リ ッティ ング現象を利用 している。 プロ ーブ検査までにフ リ ッティ ング現象を多数回利用する こ とが 必要なため、 多く に時間が必要であった。 検査のスループッ トが低下した。 この検査装置の場合には、 フ リ ツティ ング専 用電源 5及びリ レー 3 を設けなく てはならなかった。 プロ一 プカー ド 1 に リ レー 3 を実装しなく てはな らないが、 半導体 装置の高集積化に伴ってプローブピン 2 の本数が増加するに よ り リ レー 3 の数も多く な り 、 プローブカー ド 1 上での リ レ 一 3 の実装数が自ずと制限される。
本発明は、 上記課題の少なく と も 1 つを解決する こ と を目 的と している。
本発明の他の目的及び利点は、 以下の明細書に記載され、 その一部は該開示から 自明であるか、 又は本発明の実行によ り 得られるであろ う。 本発明の該目的及び利点は、 こ こに特 に指摘される手段と組み合わせによ り 実現され、 得られる。
本願発明の第 1 の観点に従って、 下記を具備する被検査体 の電気的特性を検査する方法が提供される : 少な く と も 1 つ の被検査体の複数の電極のそれぞれに、 一対のプローブピン を接触させる こ と ; 該一対のプローブピンの各々 に接続され た電源から、 該一対のプローブピンを介して複数の該検査用 電極の各々 に電圧を印加する こ と によ り 、 該一対のプローブ ピンの先端の間にフ リ ッティ ング現象を生起させる こ と ; 該 一対のプローブピンを介して、 検査用信号を該被検査体の電 極に印加し、 被検査体の電気的特性を検査する こ と。
上記方法は、 下記(a )乃至(c )の内のいずれか一つ或いは、 いずれか複数を組み合わせて具備する こ とがこ とが好ま しい c
( a )被検査体の電気的特性の検查はテスタ回路によ り 実施 される こ と、 こ こにおいて、 テスタ回路は、 テスタ回路と各 プローブピンと の間を接続する電気的接続線を介 して検査用 信号を送信する ;
該電源の各々は、 該テスタ回路内に配置された各 ドライ バーである こ と、 こ こにおいて、 各 ドライバ一は該電気的接 続線及び各一対のプローブピンを介して、 該電極に電圧を印 加する。
( b )該一対のプローブピンの各々 に接続された電源から、 該一対のプローブピンを介して複数の該電極の各々 に電圧を 印加する こ と は、 該複数の電極の全てに同時に該電圧を印加 する、 及び該複数の電極の各々 に順次該電圧を印加する こ と c
( c )各電源から各電極に印加する電圧が、 所定の制限値に 到達した時点、 該電圧によ り 流れる電流値が所定の制限値に 到達した時点、 該電圧値が所定の変化を示した時点、 或いは 該電流値が所定の変化を示した時点、 のいずれかの時点で、 該電圧を該電極に印加する こ と を停止する こ と。
本願名発明の第 2 の観点に従って、 下記を具備する、 被検 查体の電気的特性を検査するための装置が提供される : 少な く と も 1 つの被検査体の複数の電極のそれぞれに接 触するための複数の一対のプローブピン ;
該一対のプローブピンの各々 に接続され、 該電極の各々 に電圧を印加するための電源、 該電源からの電圧によ り 、 該 一対のプローブピンの先端の間にフ リ ッティ ング現象が生起 する ;
テスタ、 該テスタは、 該フ リ ツティ ング現象が生起した 後、 検査用信号を該被検査体の電極に送信 し、 該被検査体の 電気的特性を検査する。
上記装置は、 さ らに下記(d)乃至(f )の内のいずれか一つ或 いはいずれか複数を組み合わせて具備する こ とが好ま しい。
( d)テス タ、 該テスタ は検査用信号を被検査体の電極に送 信し、 該被検査体の電気的特性を検査する ;
複数対のプローブピン、 各対のプローブピンは該各電極 に接触する ;
テスタ と各対のプローブピン と の間を接続する電気的接 続線 ;
該テスタ回路內に配置された複数の ドライパー、 こ こに おいて、 各 ドライバ一は該一対のプローブピンの各々 に接続 され、 該電極の各々 に電圧を印加するための電源である ; こ こ において、 該電気的接続線は、 テス タか らの検查用 信号及び ドライバーからの該電圧を該被検査体の該電極に伝 送する。
( e )各 ドライバーと該一対のプローブピンと の間に配置さ れたスィ ッ チ機構、 該スィ ッ チ機構は、 該 ドライバーから該 一対のプローブピンを介して該複数の電極の全てに同時に該 電圧を印加する、 及ぴ該複数の電極の各々 に順次該電圧を印 加する、 の内のいずれかを実施するための電圧切 り替え機構 である。
( f )各一対のプローブピン に接続されたコ ンパ レータ、 該 コ ンパ レータは、 各電源から各電極に印加する電圧が、 所定 の制限値に到達したこ と を検知する、
こ こ において、 コ ンパ レータが、 該電圧及び電流値のい ずれか 1 つが所定の制限値に到達したこ と を検知する と、 該 ス ィ ツチ機構は、 該 ドライバーからプローブピ ンへの電圧の 印加を中止する。
図面の簡単な説明
図 1 は、 本発明の検査装置の一実施形態の要部を示すプロ ック図である。
図 2 は、 従来の検査装置の一例を示すプロ ック図である。 発明を実施するための最良の形態
以下、 図 1 に示す実施形態に基づいて本発明を説明する。 本実施形態の検査装置 1 0 はプローブカー ド 1 2 を有し、 プ ローブカー ド 1 2 はウェハ上の複数の電極 P にそれぞれ接触 する複数対の第 1 、 第 2プローブピン 1 1 A、 1 I B を有し ている。 第 1 、 第 2 プローブピ ン 1 1 A、 1 I B にぞれぞれ 接続された電気的接続線 (例、 フ リ ツティ ング専門用接続線, 或いは信号ライ ンと兼務した接続線) 1 3 と 、 これらの信号 ライ ン 1 3 の端子 1 4 と、 各端子 1 4 に電気的に切り 離し可 能に接触する中継端子 (例、 ポ ゴ ピン) 1 5 と を備える。 第 1 、 第 2 プローブピ ン 1 1 A、 1 1 B は、 これらの中継端子 1 5 を介 して、 テスタ 2 0 に接続される。 プローブカー ド 1 2 は、 例えば検査装置 1 0 のプロ ーパ室のへッ ドプレー ト (図示せず) に固定される こ と ができ る。 プローブカー ド 1 2 は、 中継端子 1 5 が内蔵されたイ ンサー ト リ ング (図示せ ず) を介 してテスタ 2 0側のテス トヘッ ド (図示せず) に電 気的に接触する こ と ができ る。
図示してないが、 本実施形態の検査装置 1 0 は、 従来同様. ウェハを载置し且つ X、 Υ、 Ζ及び Θ 方向に移動する載置台 と、 こ の載置台と協働してウェハとプローブピン 1 1 Α、 1 1 Β との位置合わせを行う ァラィ メ ン ト機構と を備えてる こ とができ る。
第 1 、 第 2 プロ ーブピン 1 1 A、 1 1 B は、 フ リ ツ テ ィ ン グ用電圧を供給するための電源が接続される。 テス タ 2 0 は. 図 1 に示すよ う に、 第 1 、 第 2 プ ロ ーブ ピン 1 1 Α、 1 1 Β に対応する ドライ ノ 2 1 と コ ンパ レータ 2 2 と を備える こ と ができ る。 ドライ ノ 2 1 は一方の第 1 プローブピ ン 1 1 Α側 に切 り離し可能に接続されている と共に、 コ ンパ レータ 2 2 は他方の第 2 プローブピン 1 1 B側に切 り 離し可能に接続さ れる こ と ができ る。 ドライ ノく 2 1 及びコ ンパ レータ 2 2 には. 信号ライ ン 2 3 、 2 4が接続される。 これらは、 それぞれの 端子 2 5 , 2 6 を介して、 第 1 、 第 2 プローブピン 1 1 A、 1 I B に電気的に接続し、 切り 離せる よ う になつている。 更 に、 ドライ ノ 2 1 はフ リ ツティ ング現象を宪生させるために 必要な大き さの電圧を第 1 プローブピン 1 1 A側に印加でき る よ う になっている。
第 1 、 .第 2プローブピン 1 1 A、 1 I Bが電極 P に僅かな 針圧 (例えば、 1 m N以下) .で接触した状態で、 テスタ 2 0 側の ドライバ 2 1 は信号ライ ン 2 3 を介して検査装置 1 0側 の中継端子 1 5 、 信号ライ ン 1 3及び第 1 プローブピン 1 1 Aを介して電極 P にフ リ ッティ ング用の電圧を印加し、 該電 圧値を徐々 に上昇させる。 第 1 、 第 2 プローブピン 1 1 A、 1 1 Bの先端の間で、 始めは電極の酸化膜 P を介して微小電 流が流れ、 その後、 酸化膜を破って流れる電流は急激に大き く なる。 こ の電流は検査装置 1 0側の第 2 プローブピン 1 1 B力 ら信号ライ ン 1 3 、 中継端子 1 5 、 テス タ 2 0側の信号 ライ ン 2 4 を経由 して、 コ ンパレータ 2 2 に流れる。 コ ンノヽ。 レータ 2 2 が制限電圧値 (或いは制限電流値) を検出 した時 点で、 ドライバ 2 1 からプローブピンへの電圧の印加を中止 する。 尚、 フ リ ツティ グ現象が発生した後には、 第 1 、 第 2 プローブピン 1 1 A、 1 1 Bは電極と接触 したまま検査用の プローブピンと して使用される。
上記検査装置 1 0 を用いた本発明の検査方法の一実施形態 について説明する。 検査装置 1 0 内の載置台にウェハが載置 される。 ァライ メ ン ト機構と の協働の下で、 載置台を X 、 Y 及び Θ 方向に移動させる こ と によ り 、 載置台上の被検査体の 電極 P と第 1 、 第 2 プローブピン 1 1 A、 1 I B と の位置合 わせを行 う。 載置台が上昇して、 ウェハの各電極 P と これら の電極 P に対応する第 1 、 第 2 プローブピン 1 1 A、 1 1 B とが例えば 1 m N以下の低針圧で接触する。
ドライ ノく 2 1 は、 信号ライ ン 2 3、 検査装置 1 0側の中継 端子 1 5 、 プローブカー ド 1 2 の信号ライ ン 1 3 及ぴ第 1 プ ロープピン 1 1 Aを介 してフ リ ッティ ング用の電圧を各電極 Pに印加する。 こ の電圧印加の態様は、 各電極に同時に電圧 を印加する態様や、 各電極に順次電圧を印加する態様が採用 される こ とができ る。 各電極 P上において、 第 1 、 第 2 プロ ーブピン 1 1 A、 1 1 Bの先端の間で、 始めは微小電流が流 れる。 フ リ ツティ ング用の電圧を徐々 に上昇する と、 フ リ ツ ティ ング現象が発生し、 第 1 、 第 2 プローブピン 1 1 A、 1 1 B の先端の間に流れる電流値は急激に大き く な り 、 各電極 P の酸化膜は破壊される。 電極 P 上の第 1 、 第 2 プローブピ ン 1 1 A、 1 I B の先端間は電気的導通状態にされる と と も に、 コ ンノ レータ 2 2 は全ての ドライバ 2 1 から電極への電 圧印加を停止する。
各 ドライバーから、 各プローブピンへ同時に電圧を印加す る場合は、 一回のフ リ ッティ ング電圧の印加によって、 全て のプローブピン 1 1 A、 1 I B の先端の間の電気的な導通を 取る こ と ができ る。 従来のよ う に信号ライ ン毎にフ リ ッティ ング電圧を印加している場合と比較する と、 フ リ ッティ ング に要する時間を格段に短縮する こ とができ る。
この後、 これらの ドライ ノく 2 1 はそれぞれの信号ライ ン 2 3 を介して検査用信号を送信する こ と によ り 、 従来と 同様に 被検查体の電気的特性を検査する こ と ができ る。 この検査は. 極めて低い針圧で行な う こ とができるため、 第 1 、 第 2 プロ ーブピン 1 1 A、 1 I B及び電極 P等を損傷する虞がなく 、 信頼性の高い検査を行な う こ と ができ る。
以上説明 したよ う に本実施形態によれば、 一対のプローブ ピンに接続された各電源から、 各プローブピ ンに電圧を印加 する こ と ができ る。
該電源をテスタ回路が有する ドライバーを使用する場合に は、 新たな電源を要する必要はない。 検査用信号線を、 ドラ ィバーからプローブピンへ電圧を印加する電気的接続線を兼 ねさせる こ と によ り 、 検査装置における配線本数を減少させ る こ とができ る。
各電源から、 各電極に同時にフ リ ッティ ング用電圧を印加 する こ と によ り 、 フ リ ツティ ングに要する時間を格段に短縮 する こ と ができ、 延いては検査のスループッ ト を格段に向上 させる こ とができ る。
各電源から各電極に印加する電圧が制限値に達したこ と を 検知 して、 或いは、 一対のプローブピ ン間に流れる電流値が 所定値に達したこ と を検知 して、 或いは、 これら電圧値或い は電流値が所定の変化を示したこ と を検知 して、 フ リ ッティ ング用電圧を電極へ印加する こ と を中止する こ と によ り 、 電 極及びプローブピンな どの損傷を押さ える こ と ができ る。
上記電圧に関する制限値、 電流値に関する所定値、 電圧値 或いは電流値の所定の変化は、 電極表面の状態等によ り 異な るが、 例えば、 上記電圧に関する制限値は 6 0 0 m V以下、 電流値に関する所定値は 6 0 0 m A以上に設定する こ と がで さ る。 上記電圧値の所定の変化の例と しては、 初期電圧 (例、 5 一 1 0 V ) から低電圧 (例、 6 0 0 m v以下) への変化を採 用するこ と ができ る。 上記電流値の所定の変化の例と しては 初期微小電流から、 プローブと電極と が電気的に導通 した状 態の比較的高い電流値 (例、 6 0 0 m A以上) への変化を採 用するこ と ができ る。
本実施形態によれば、 フ リ ツティ ング用電源と してテスタ 2 0 の ドライバーを利用する場合、 フ リ ツティ ング専用電源 及びリ レーを設ける必要がなく 、 製造コ ス ト を低減する こ と ができ る。 プローブカー ド 1 2 上の リ レーを省略する こ とが できるため、 リ レーを実装する面積分だけ実装面積を拡張す る こ とができ、 半導体装置の高集積化に対応する こ と ができ る。 第 2 プローブピン 1 1 Bをテスタ 2 0 のコ ンノ、。レータ 2 2 に接続したため、 コ ンパレ—夕 2 2 を介 してフ リ ッティ ン グ時の制限電圧或いは制限電流を検出する こ とができ る。
尚、 本発明は上記実施形態に何等制限される ものではなく 必要に応 じて各構成要素を適宜変更する こ とができ る。
さ らなる特徴及ぴ変更は、 当該技術分野の当業者には着想 される と こ ろである。 それ故に、 本発明はよ り 広い観点に立 つものであ り 、 特定の詳細な及びこ こに開示された代表的な 実施例に限定される ものではない。
従って、 添付されたク レームに定義された広い発明概念及 びその均等物の解釈と範囲において、 そこから離れる こ と無 く 、 種々 の変更をおこな う こ と ができ る。

Claims

請 求 の 範 囲
1 . 下記を具備する、 被検査体の電気的特性を検査する方 法 :
少なく と も 1 つの被検査体の複数の電極のそれぞれに、 一対のプローブピンを接触させる ;
該一対のプローブピンの各々 に接続された電源から、 該 一対のプローブピンを介して複数の該検査用電極の各々 に電 圧を印加する こ と によ り 、 該一対のプローブピンの先端の間 にフ リ ツティ ング現象を生起させる ;
該一対のプローブピンを介して、 検査用信号を該被検査 体の電極に印加 し、 被検査体の電気的特性を検査する。
2 . 被検查体の電気的特性の検査はテスタ回路によ り 実施さ れる、 こ こにおいて、 テスタ回路は、 テスタ回路と各プロ一 プピンと の間を接続する電気的接続線を介 して検査用信号を 送信する ;
該電源の各々 は、 該テスタ回路内に配置された各 ドライ バーである、 こ こ において、 各 ドライバ一は該電気的接続線 及び各一対のプローブピンを介 して、 該電極に電圧を印加す る、 請求項 1 に記載の方法。
3 . 該一対のプローブピンの各々 に接続された電源から、 該 一対のプローブピンを介して複数の該電極の各々 に電圧を印 加する こ と は、 該複数の電極の全てに同時に該電圧を印加す る、 及び該複数の電極の各々 に順次該電圧を印加する、 の内 のいずれかである、 請求項 2 に記載の方法。
4 . 各電源から各電極に印加する電圧が、 所定の制限値に到 達した時点、 該電圧によ り 流れる電流値が所定の制限値に到 達した時点、 該電圧値が所定の変化を示した時点、 或いは該 電流値が所定の変化を示した時点、 のいずれかの時点で、 該 電圧を該電極に印加するこ と を停止する、 請求項 3 に記載の 方法。
5 . 下記を具備する、 被検査体の電気的特性を検査するため の装置 :
少な く と も 1 つの被検查体の複数の電極のそれぞれに接 触するための複数の一対のプローブピン ;
該一対のプローブピンの各々 に接続され、 該電極の各々 に電圧を印加するための電源、 該電源からの電圧によ り 、 該 一対のプローブピンの先端の間にフ リ ッティ ング現象が生起 する ;
テス タ、 該テスタは、 該フ リ ツティ ング現象が生起した 後、 検査用信号を該被検査体の電極に送信 し、 該被検査体の 電気的特性を検査する。
6 . さ らに、 下記を具備する請求項 5 に記載の装置 :
テス タ、 該テス タは検査用信号を被検査体の電極に送信 し、 該被検査体の電気的特性を検査する ;
複数対のプローブピン、 各対のプローブピンは該各電極 に接触する ;
テスタ と各対のプローブピン と の間を接続する電気的接 続 1 ;
該テス タ回路内に配置された複数の ドライバー、 こ こに おいて、 各 ドライバ一は該一対のプローブピンの各々 に接続 され、 該電極の各々 に電圧を印加するための電源である ; ここにおいて、 該電気的接続線は、 テス タ か ら の検査用 信号及び ドライバーからの該電圧を該被検査体の該電極に伝 送する.。
7 . さ らに、 下記を具備する請求項 6 に記載の装置 :
各 ドライバーと該一対のプローブピン と の間に配置され たス ィ ッ チ機構、 該ス ィ ッ チ機構は、 該 ドライバーから該ー 対のプローブピ ンを介 して該複数の電極の全てに同時に該電 圧を印加する、 及び該複数の電極の各々 に順次該電圧を印加 する、 の内のいずれかを実施するための電圧切 り 替え機構で める。
8 . さ らに、 下記を具備する請求項 7 に記載された装置 : 各一対のプローブピンに接続されたコ ンパ レータ、 該コ ンパ レータは、 各電源から各電極に印加する電圧が、 所定の 制限値に到達したこ と を検知する、
こ こにおいて、 コ ンパ レータが、 該電圧及び電流値のい ずれか 1 つが所定の制限値に到達したこ と を検知する と、 該 スィ ツチ機構は、 該 ドライパーからプローブピンへの電圧の 印加を中止する。
PCT/JP2003/015722 2002-12-12 2003-12-09 検査方法及び検査装置 WO2004053508A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/538,785 US7301357B2 (en) 2002-12-12 2003-12-09 Inspection method and inspection equipment
DE60320847T DE60320847D1 (de) 2002-12-12 2003-12-09 Untersuchungsverfahren und untersuchungsgerät
EP03777392A EP1574866B1 (en) 2002-12-12 2003-12-09 Inspection method and inspection equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-360148 2002-12-12
JP2002360148A JP4456325B2 (ja) 2002-12-12 2002-12-12 検査方法及び検査装置

Publications (1)

Publication Number Publication Date
WO2004053508A1 true WO2004053508A1 (ja) 2004-06-24

Family

ID=32500976

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/015722 WO2004053508A1 (ja) 2002-12-12 2003-12-09 検査方法及び検査装置

Country Status (7)

Country Link
US (1) US7301357B2 (ja)
EP (1) EP1574866B1 (ja)
JP (1) JP4456325B2 (ja)
KR (2) KR20050085594A (ja)
CN (1) CN100432687C (ja)
DE (1) DE60320847D1 (ja)
WO (1) WO2004053508A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387125B2 (ja) * 2003-06-09 2009-12-16 東京エレクトロン株式会社 検査方法及び検査装置
JP2005091065A (ja) * 2003-09-16 2005-04-07 Oki Electric Ind Co Ltd 半導体装置への動作電圧供給装置及び動作電圧供給方法
DE102004035556B3 (de) * 2004-07-22 2005-12-08 Infineon Technologies Ag Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection
CN101151540B (zh) * 2005-03-31 2010-07-21 奥克泰克有限公司 微小结构体的探针卡、微小结构体的检查装置以及检查方法
JP4573794B2 (ja) * 2005-03-31 2010-11-04 東京エレクトロン株式会社 プローブカードおよび微小構造体の検査装置
KR100666176B1 (ko) 2005-08-04 2007-01-09 삼성전자주식회사 반도체 장치의 탐침정렬 확인회로 및 탐침정렬 확인방법
KR100734290B1 (ko) 2005-11-28 2007-07-02 삼성전자주식회사 출력 채널이 공유되는 테스트 패드를 구비하는 필름형반도체 패키지 및 필름형 반도체 패키지의 테스트 방법,테스트 채널이 공유되는 패턴을 구비하는 테스트 장치 및반도체 장치 그리고 반도체 장치에서의 테스트 방법
JP5108238B2 (ja) * 2006-02-24 2012-12-26 東京エレクトロン株式会社 検査方法、検査装置及び制御プログラム
US20090039908A1 (en) * 2006-04-26 2009-02-12 Tokyo Electron Limited Microstructure inspecting apparatus and microstructure inspecting method
US7557592B2 (en) * 2006-06-06 2009-07-07 Formfactor, Inc. Method of expanding tester drive and measurement capability
US7649366B2 (en) * 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
JP4918339B2 (ja) * 2006-11-30 2012-04-18 日本電産リード株式会社 基板検査装置
JP2008157818A (ja) * 2006-12-25 2008-07-10 Tokyo Electron Ltd 検査方法、検査装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP5020261B2 (ja) * 2006-12-27 2012-09-05 東京エレクトロン株式会社 検査方法、検査装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体
US7768278B2 (en) * 2007-02-14 2010-08-03 Verigy (Singapore) Pte. Ltd. High impedance, high parallelism, high temperature memory test system architecture
JP4664334B2 (ja) 2007-07-20 2011-04-06 東京エレクトロン株式会社 検査方法
US20090085596A1 (en) * 2007-09-28 2009-04-02 Qimonda Ag System and method for testing semiconductor devices
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
DE102009050279B4 (de) * 2009-10-21 2017-12-14 Metrawatt International Gmbh Vorrichtung und Verfahren zur Überprüfung des Widerstandes elektrischer Erdungsverbindungen
JP6155725B2 (ja) * 2013-03-19 2017-07-05 富士電機株式会社 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法
US20230104095A1 (en) * 2021-10-04 2023-04-06 Nanya Technology Corporation Testing device and method for testing devices under test
CN114839405B (zh) * 2022-07-04 2022-09-09 苏州锴威特半导体股份有限公司 单引脚烧录装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010200A (ja) * 1996-06-26 1998-01-16 Hitachi Ltd 半導体装置の試験方法及び半導体試験装置
EP1182460A2 (en) * 2000-08-21 2002-02-27 Tokyo Electron Limited Fritting inspection method and apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057772A (en) * 1990-05-29 1991-10-15 Electro Scientific Industries, Inc. Method and system for concurrent electronic component testing and lead verification
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
KR100212169B1 (ko) * 1996-02-13 1999-08-02 오쿠보 마사오 프로브, 프로브의 제조, 그리고 프로브를 사용한 수직동작형 프로브 카드 어셈블리
JP3642456B2 (ja) * 1998-02-24 2005-04-27 株式会社村田製作所 電子部品の検査方法および装置
JPH11344510A (ja) * 1998-06-02 1999-12-14 Advantest Corp プローブカード、プローブ及び半導体試験装置
JP2001281296A (ja) * 2000-03-30 2001-10-10 Nec Corp 挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置
JP2001296335A (ja) * 2000-04-14 2001-10-26 Nec Corp 半導体装置の検査方法及び検査装置
US6897666B2 (en) * 2002-12-31 2005-05-24 Intel Corporation Embedded voltage regulator and active transient control device in probe head for improved power delivery and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010200A (ja) * 1996-06-26 1998-01-16 Hitachi Ltd 半導体装置の試験方法及び半導体試験装置
EP1182460A2 (en) * 2000-08-21 2002-02-27 Tokyo Electron Limited Fritting inspection method and apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1574866A4 *

Also Published As

Publication number Publication date
KR20050085594A (ko) 2005-08-29
CN100432687C (zh) 2008-11-12
EP1574866A1 (en) 2005-09-14
KR20070056147A (ko) 2007-05-31
CN1726398A (zh) 2006-01-25
US20060061374A1 (en) 2006-03-23
EP1574866A4 (en) 2005-12-21
DE60320847D1 (de) 2008-06-19
US7301357B2 (en) 2007-11-27
KR100842784B1 (ko) 2008-07-02
EP1574866B1 (en) 2008-05-07
JP2004191208A (ja) 2004-07-08
JP4456325B2 (ja) 2010-04-28

Similar Documents

Publication Publication Date Title
WO2004053508A1 (ja) 検査方法及び検査装置
US7633309B2 (en) Inspection method, inspection apparatus and computer-readable storage medium storing program for inspecting an electrical property of an object
EP1788401B1 (en) Method and apparatus for testing electrical characteristics of object under test
KR101148917B1 (ko) 제조 방법 및 시험용 웨이퍼 유닛
EP2017634B1 (en) Inspection apparatus and inspection method
JP2002048833A (ja) 回路基板検査装置
JP2005315775A (ja) 片面移動式プローブを用いた4端子検査方法及び4端子検査用治具
JPH09230005A (ja) 回路基板検査装置
JP2008241681A (ja) 分岐型プローブおよび低信号減衰テスター
JPH1164385A (ja) 検査用基板のプローブ
JPH0566732B2 (ja)
JP3290760B2 (ja) プローブテスト装置およびプローブテスト方法
JP2002100658A (ja) 半導体装置の検査装置
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
JP2002217254A (ja) 半導体測定装置
JPH1090359A (ja) 波形プローブ装置およびこれを用いる検査方法
JP2022079098A (ja) 電気検査方法、電気検査用装置及び配線基板の製造方法
JP2009250659A (ja) 治具試験装置及び治具試験方法
JP2002040075A (ja) アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法
JPH0964123A (ja) 半導体試験装置及び半導体装置の試験方法
JP2010133786A (ja) 検査装置、及び検査方法
JPH09113579A (ja) Ic試験装置の検査装置
JPH0634707A (ja) デバイスの測定方法
JP2000138266A (ja) 半導体ウエハの電気的特性の測定方法
JPH04102079A (ja) 回路基板の試験装置及びその試験方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006061374

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10538785

Country of ref document: US

Ref document number: 1020057010719

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003777392

Country of ref document: EP

Ref document number: 20038A6057X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057010719

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003777392

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10538785

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 2003777392

Country of ref document: EP