JPH0926437A - プローブカードおよびそれを用いた検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 プローブ針の実装密度を増加し、電気的特性
検査の効率を向上させるプローブカードおよびそれを用
いた検査装置を提供する。 【構成】 半導体素子３の電気的特性検査を行うテスタ
と電気的に導通しかつ半導体素子３の電極３ａの配置に
合わせて配列された複数本のプローブ針５と、前記複数
本のプローブ針５が設けられかつ厚さ方向６ａに重ねて
配置された２枚のカード基板本体部６と、２枚のカード
基板本体部６を積層状態に支持するスペーサ７とからな
るプローブカード１であり、複数本のプローブ針５を備
えた２枚のカード基板本体部６が積層状態に配置され、
電気的特性検査時には、プローブ針５を半導体素子３の
電極３ａに接触させて検査する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体製造技術におけ
る半導体素子の検査技術に関し、特に、半導体素子の電
気的特性検査の際に使用するプローブカードおよびそれ
を用いた検査装置に関するものである。

【０００２】

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。

【０００３】半導体ウェハ上に形成された半導体素子の
電気的特性検査を行う際に用いるプローブカードでは、
１枚のカード基板本体部に複数本のプローブ針が設けら
れている。

【０００４】これにより、電気的特性検査時には、プロ
ーブ針と半導体素子の電極とを接触させ、電気的に導通
させて検査を行う。

【０００５】ここで、半導体素子の微細化や大容量化ま
たは応答速度の高速化などに伴い、半導体素子上の電極
密度も急速に増加しているため、カード基板本体部に設
置するプローブ針の数量も増加させなければならない。

【０００６】その結果、１枚のカード基板本体部に設置
するプローブ針の数量が限界に達しつつある。

【０００７】なお、プローブカードによる半導体素子の
検査技術については、１９９１年７月２０日、株式会社
プレスジャーナル発行、１９９１年８月号「月刊Semico
nductor World 」１２２〜１２７頁に記載されている。

【０００８】

【発明が解決しようとする課題】ところが、前記した技
術におけるプローブカードは、半導体素子の電極数にあ
わせて１枚のカード基板本体部にプローブ針を実装する
構造であるため、半導体素子の電極数が増えるとプロー
ブ針の実装間隔を狭くしなければならない。

【０００９】この時、プローブ針の太さには制限があ
り、特にその根元部は先端部より太いため、プローブ針
を高密度に実装するのは困難である。

【００１０】さらに、プローブ針を高密度に実装する
と、検査時に、プローブ針と半導体素子の電極との位置
を合わせるのに時間がかかる。

【００１１】その結果、半導体素子の電気的特性検査に
費やす時間が長くなり、検査の効率を悪化させることが
問題とされる。

【００１２】また、プローブカードを含む検査部（テス
タ）が高価であるため、その能力を充分に発揮できずに
経済的損失が大きいことも問題とされる。

【００１３】そこで、本発明の目的は、プローブ針の実
装密度を増加し、電気的特性検査の効率を向上させるプ
ローブカードおよびそれを用いた検査装置を提供するこ
とにある。

【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１５】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１６】すなわち、本発明によるプローブカード
は、半導体ウェハ上に形成された半導体素子の電気的特
性検査を行う際に用いるものであり、前記半導体素子の
電気的特性検査を行う検査部と電気的に導通しかつ前記
半導体素子の電極の配置に合わせて配列された複数本の
プローブ針と、前記複数本のプローブ針が設けられかつ
厚さ方向に重ねて配置された複数枚のカード基板本体部
とを有し、電気的特性検査時に、積層配置したカード基
板本体部に設けられた前記プローブ針を前記半導体素子
の電極に接触させるものである。

【００１７】また、本発明によるプローブカードは、半
導体ウェハ上に形成された半導体素子の電気的特性検査
を行う際に用いるものであり、前記半導体素子の電気的
特性検査を行う検査部と電気的に導通しかつ前記半導体
素子の電極の配置に合わせて配列された複数本のプロー
ブ針と、前記複数本のプローブ針が設けられかつ厚さ方
向に重ねて配置された複数枚のカード基板本体部と、前
記複数枚のカード基板本体部を積層状態に支持する支持
部材とを有し、電気的特性検査時に、積層配置したカー
ド基板本体部に設けられた前記プローブ針を前記半導体
素子の電極に接触させるものである。

【００１８】さらに、本発明によるプローブカードは、
２枚のカード基板本体部が前記支持部材を介して前記カ
ード基板本体部の厚さ方向に重ねて配置されているもの
である。

【００１９】また、本発明による検査装置は、半導体ウ
ェハ上に形成された半導体素子に電気信号を送信して前
記半導体素子の電気的特性を検査する検査部と、前記検
査部に電気的に導通する複数本のプローブ針が設けられ
かつ厚さ方向に重ねて配置された複数枚のカード基板本
体部を備えるプローブカードと、前記半導体ウェハを搭
載するウェハ保持部とを有し、前記半導体素子上の電極
に前記プローブ針を接触させて前記半導体素子の電気的
特性検査を行うものである。

【００２０】

【作用】上記した手段によれば、複数枚のカード基板本
体部を重ねて積層状態に配置し、かつ各々のカード基板
本体部にプローブ針が設けられたプローブカードである
ため、プローブ針の実装密度を増やすことが可能にな
る。

【００２１】これにより、プローブ針の設置時の配列の
自由度が増え、複数個の半導体素子の電気的特性検査を
同時に行うことができ、その結果、検査時間を短縮する
ことが可能になる。

【００２２】また、検査時間を短縮することが可能にな
るため、プローブカードを用いた検査装置の稼動時間を
増加させることができる。

【００２３】さらに、プローブ針の設置時の配列の自由
度が増えるため、高集積化された半導体素子であっても
同時に複数個の半導体素子の電気的特性検査を行うこと
ができる。

【００２４】また、プローブ針の実装密度を増やすこと
が可能になるため、１本のプローブ針における接触回数
を減らすことができる。

【００２５】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００２６】図１は本発明によるプローブカードの構造
の一実施例を示す斜視図、図２は本発明によるプローブ
カードの構造の一実施例を示す図であり、（ａ) は平面
図、（ｂ）は部分断面図、図３は本発明による検査装置
の構造の一実施例を示す部分断面図である。

【００２７】本実施例のプローブカード１は、半導体ウ
ェハ２上に形成された半導体素子３の電気的特性検査を
行うウェハプローバ（検査装置）に用いるものであり、
その構成について説明すると、半導体素子３の電気的特
性検査を行う検査部であるテスタ４と電気的に導通しか
つ半導体素子３の電極３ａの配置に合わせて配列された
複数本のプローブ針５と、前記複数本のプローブ針５が
設けられかつ厚さ方向６ａに重ねて配置された２枚のカ
ード基板本体部６と、２枚のカード基板本体部６を積層
状態に支持する支持部材であるスペーサ７とから構成さ
れている。

【００２８】つまり、プローブカード１は、２枚のカー
ド基板本体部６を有し、２枚のカード基板本体部６が積
層状態に配置されている。

【００２９】なお、プローブ針５は、カード基板本体部
６に形成された導通用のスルーホール１０を介してカー
ド基板本体部６上の配線パターン９と電気的に接続され
ており、半導体素子３の電気的特性検査時には、テスタ
４と電気的に導通したプローブ針５を半導体素子３の電
極３ａに接触させて検査する。

【００３０】ここで、２枚のカード基板本体部６は、各
々に設けられた位置決め用孔６ｂにスペーサ７が埋め込
まれ、スペーサ７によって２枚のカード基板本体部６が
位置決めされている。

【００３１】つまり、２枚のカード基板本体部６がスペ
ーサ７を介して積層配置され、かつ固定されている。

【００３２】さらに、一方（本実施例では上方）のカー
ド基板本体部６に設けられた複数本のプローブ針５を、
他方（本実施例では下方）のカード基板本体部６の中央
開口部６ｃに通し、全てのプローブ針５の先端部５ａを
半導体素子３の電極３ａの配列に合わせて配置してい
る。

【００３３】したがって、前記一方のカード基板本体部
６に設けられたプローブ針５の長さの方が、前記他方の
カード基板本体部６に設けられたプローブ針５の長さよ
りも長く形成されている。

【００３４】なお、本実施例のプローブカード１では、
プローブ針５の先端部５ａが２列に配列され、プローブ
針５は各々のカード基板本体部６の裏面６ｄにエポキシ
系の樹脂８などによって固定されている。

【００３５】ここで、カード基板本体部６は、例えば、
円板状のものであり、お互いを電気的に絶縁するために
ガラス布エポキシ樹脂などによって形成され、さらに、
プローブ針５を支える強度を有している。

【００３６】また、プローブ針５は、弾性限度が高く、
かつ固有抵抗値が小さい金属、例えば、タングステン鋼
などによって形成されている。

【００３７】なお、プローブ針５の実装密度を高くする
ためには、プローブ針５の直径は小さいほうが好ましい
が、その耐久性も考慮して、直径３００μｍ程度に形成
されている。

【００３８】次に、本実施例の検査装置、すなわちプロ
ーブカード１を用いた検査装置の構造について説明する
と、半導体ウェハ２上に形成された半導体素子３に電気
信号を送信して半導体素子３の電気的特性を検査する検
査部であるテスタ４と、テスタ４に電気的に導通する複
数本のプローブ針５が設けられかつ厚さ方向６ａに重ね
て配置された２枚のカード基板本体部６を備えるプロー
ブカード１と、半導体ウェハ２を搭載するウェハ保持部
であるウェハチャック１１とから構成されている。

【００３９】なお、テスタ４は、テスタ本体部４ａとテ
ストヘッド４ｂとその両者を接続するケーブルなどから
構成されている。

【００４０】また、テスタ４のテストヘッド４ｂとプロ
ーブカード１のカード基板本体部６とは、テストヘッド
４ｂのポゴピンとカード基板本体部６上の配線パターン
９とを接触させることによって電気的に導通されてい
る。

【００４１】これらにより、半導体素子３の電極３ａに
プローブ針５を接触させて半導体素子３の電気的特性検
査を行う。

【００４２】次に、本実施例のプローブカードおよびそ
れを用いた検査装置によれば、以下のような作用効果が
得られる。

【００４３】すなわち、２枚のカード基板本体部６を重
ねて積層状態に配置し、かつ各々のカード基板本体部６
にプローブ針５が設けられたプローブカード１であるた
め、プローブ針５のカード基板本体部６への実装密度を
増やすことが可能になる。

【００４４】これにより、プローブ針５の設置時の配列
の自由度が増え、複数個の半導体素子３の電気的特性検
査を同時に行うことができ、その結果、検査時間を短縮
することが可能になるため、電気的特性検査の効率を向
上させることができる。

【００４５】また、検査時間を短縮することが可能にな
るため、プローブカード１を用いた検査装置の稼動時間
を増加させることができ、経済的損失を低減することが
できる。

【００４６】さらに、プローブ針５の設置時の配列の自
由度が増えるため、高集積化された半導体素子３であっ
ても同時に複数個の半導体素子３の電気的特性検査を行
うことができる。

【００４７】また、プローブ針５のカード基板本体部６
への実装密度を増やすことが可能になるため、１本のプ
ローブ針５における接触回数を減らすことができる。

【００４８】その結果、プローブカード１の長寿命化を
図ることができる。

【００４９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。

【００５０】例えば、前記実施例において説明したプロ
ーブカードは、プローブ針の先端部が２列に配置された
ものであったが、図４に示す他の実施例のプローブカー
ド１のように、プローブ針５の先端部５ａの配列は四角
形などであってもよく、また、他の配列形態であっても
よい。

【００５１】すなわち、半導体素子３の電極３ａがその
外周部に配置される場合が多いため、プローブ針５の先
端部５ａの配列を四角形にすることにより、プローブ針
５と電極３ａとが接触し易くなり、電気的特性検査の効
率を向上させることができる。

【００５２】また、複数枚のカード基板本体部を接続
（支持）する支持部材は、スペーサに限らず硬化性の絶
縁性樹脂などであってもよく、あるいは、各々のカード
基板本体部がそれぞれに絶縁された状態で形成されたプ
ローブカードであれば、特に、前記支持部材は用いなく
てもよい。

【００５３】この場合には、電気的特性検査時に、積層
配置したカード基板本体部に設けられたプローブ針を半
導体素子の電極に接触させて検査を行う。

【００５４】なお、前記プローブカードを構成するカー
ド基板本体部は、プローブ針を実装できる範囲であれ
ば、３枚以上の複数枚であってもよい。

【００５５】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００５６】（１）．複数枚のカード基板本体部を重ね
て積層状態に配置し、かつ各々のカード基板本体部にプ
ローブ針が設けられたプローブカードであるため、プロ
ーブ針の実装密度を増やすことが可能になる。これによ
り、複数個の半導体素子の電気的特性検査を同時に行う
ことができ、その結果、検査時間を短縮することが可能
になるため、電気的特性検査の効率を向上させることが
できる。

【００５７】（２）．検査時間を短縮することが可能に
なるため、プローブカードを含む検査装置の稼動時間を
増加させることができ、経済的損失を低減することがで
きる。

【００５８】（３）．プローブ針の設置時の配列の自由
度が増えるため、高集積化された半導体素子であっても
同時に複数個の半導体素子の電気的特性検査を行うこと
ができる。

【００５９】（４）．プローブ針の実装密度を増やすこ
とが可能になるため、１本のプローブ針における接触回
数を減らすことができる。その結果、プローブカードの
長寿命化を図ることができる。

【図面の簡単な説明】

【図１】本発明によるプローブカードの構造の一実施例
を示す斜視図である。

【図２】本発明によるプローブカードの構造の一実施例
を示す図であり、（ａ) は平面図、（ｂ）は部分断面図
である。

【図３】本発明による検査装置の構造の一実施例を示す
部分断面図である。

【図４】本発明の他の実施例であるプローブカードの検
査状態の一例を示す平面図である。

【符号の説明】

１ プローブカード ２ 半導体ウェハ ３ 半導体素子 ３ａ 電極 ４ テスタ（検査部） ４ａ テスタ本体部 ４ｂ テストヘッド ５ プローブ針 ５ａ 先端部 ６ カード基板本体部 ６ａ 厚さ方向 ６ｂ 位置決め用孔 ６ｃ 中央開口部 ６ｄ 裏面 ７ スペーサ（支持部材） ８ 樹脂 ９ 配線パターン １０ スルーホール １１ ウェハチャック（ウェハ保持部）

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体ウェハ上に形成された半導体素子
   の電気的特性検査を行う際に用いるプローブカードであ
   って、 前記半導体素子の電気的特性検査を行う検査部と電気的
   に導通し、かつ前記半導体素子の電極の配置に合わせて
   配列された複数本のプローブ針と、 前記複数本のプローブ針が設けられ、かつ厚さ方向に重
   ねて配置された複数枚のカード基板本体部とを有し、 電気的特性検査時に、積層配置したカード基板本体部に
   設けられた前記プローブ針を前記半導体素子の電極に接
   触させることを特徴とするプローブカード。
2. 【請求項２】 半導体ウェハ上に形成された半導体素子
   の電気的特性検査を行う際に用いるプローブカードであ
   って、 前記半導体素子の電気的特性検査を行う検査部と電気的
   に導通し、かつ前記半導体素子の電極の配置に合わせて
   配列された複数本のプローブ針と、 前記複数本のプローブ針が設けられ、かつ厚さ方向に重
   ねて配置された複数枚のカード基板本体部と、 前記複数枚のカード基板本体部を積層状態に支持する支
   持部材とを有し、 電気的特性検査時に、積層配置したカード基板本体部に
   設けられた前記プローブ針を前記半導体素子の電極に接
   触させることを特徴とするプローブカード。
3. 【請求項３】 請求項１または２記載のプローブカード
   であって、２枚のカード基板本体部が前記支持部材を介
   して前記カード基板本体部の厚さ方向に重ねて配置され
   ていることを特徴とするプローブカード。
4. 【請求項４】 請求項１，２または３記載のプローブカ
   ードであって、２枚のカード基板本体部に設けられたプ
   ローブ針の先端部の配列が四角形であることを特徴とす
   るプローブカード。
5. 【請求項５】 請求項１，２，３または４記載のプロー
   ブカードを用いた検査装置であって、 前記半導体ウェハ上に形成された半導体素子に電気信号
   を送信して、前記半導体素子の電気的特性を検査する検
   査部と、 前記検査部に電気的に導通する複数本のプローブ針が設
   けられ、かつ厚さ方向に重ねて配置された複数枚のカー
   ド基板本体部を備えるプローブカードと、 前記半導体ウェハを搭載するウェハ保持部とを有し、 前記半導体素子上の電極に前記プローブ針を接触させて
   前記半導体素子の電気的特性検査を行うことを特徴とす
   る検査装置。