CN112130052A - 一种终端及其检测不良的方法 - Google Patents
一种终端及其检测不良的方法 Download PDFInfo
- Publication number
- CN112130052A CN112130052A CN201910553459.7A CN201910553459A CN112130052A CN 112130052 A CN112130052 A CN 112130052A CN 201910553459 A CN201910553459 A CN 201910553459A CN 112130052 A CN112130052 A CN 112130052A
- Authority
- CN
- China
- Prior art keywords
- detection
- chip
- circuit board
- pin
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2843—In-circuit-testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本申请提供一种终端及其检测不良的方法,该终端包括电路板以及至少一个芯片,每个芯片与电路板之间通过多个阵列排列的管脚电连接;可以多个芯片层叠设置之后然后通过多个串联的管脚实现与电路板的电连接,也可以采用每个芯片单独直接通过管脚与电路板电连接。但是每个芯片与电路板连接的阵列排列的管脚中,位于边角处的至少一个管脚为检测管脚;此外,该终端还包括一个检测电路以及一个控制装置。其中的检测电路用于检测检测管脚连接情况,控制装置用于根据检测电路检测的检测管脚的连接情况,判断芯片与电路板连接是否存在不良风险。通过上述检测方式提高了终端出现风险的管控,进而提高了终端在使用时的安全性。
Description
技术领域
本申请涉及移动通信技术领域,尤其涉及一种终端及其检测不良的方法。
背景技术
现在的手机主板主要由PCB板、SOC芯片、DRAM器件、电源管理芯片、电阻以及电容等器件组成。所有的器件都是通过回流焊的方式进行焊接。
回流焊是将表面贴装元件连接到印刷电路板(PCB)的最广泛使用的方法。该工艺是通过首先预热元件/PCB/焊膏然后熔化焊料形成可接受的焊点。
SOC芯片以及存储芯片面积较大,且由于不同材料在不同的温度下翘曲幅度以及变形方向的不同,在生产过程中会出现器件由于高温变形导致焊接不良的情况。而器件焊球以及焊球的间距都越来越小,进一步加剧焊接难度。
芯片结构如图1中所示(此示意图可以代表SOC芯片以及存储芯片。其中黑框代表芯片1,黑框中的小圆球代表芯片的焊球2。其中黑框不一定需要是正方形,焊球的数量和排布也不一定是完全对齐的,可以依据各个芯片设计的不同而不同),在具体焊接时,可以采用不同的方式,将存储芯片放在SOC芯片上方,SOC芯片放在PCB板上,然后SOC芯片和存储芯片整体过回流炉,进行焊接。另一种是将存储芯片直接放在PCB板子上,SOC芯片也放在PCB板子上,然后整体过回流炉。
但是无论采用上述的哪一种焊接方式,均会存在由于存储芯片管脚多、距离小、单体扭曲等情况导致可能出现器件焊接不良的情况。如果发生严重不良,手机在产线会表现出功能不良,不能流入市场等问题。但如果仅仅是发生一些比较轻微的不良,在产线上没有表现出功能不良,在手机流入市场后,由于焊点可能会受到温度、跌落以及挤压等应力的影响,导致存储芯片管脚脱焊。出现脱焊的手机就会表现出功能不良,造成用户退机等问题,影响设备的市场反响。
发明内容
本申请提供一种终端,用以改善终端的安全性能。
第一方面,提供了一种终端,该终端包括一个电路板以及至少一个芯片,其中,该芯片的个数可以为一个、两个或者多个,但是无论采用几个芯片时,上述的芯片均设置在电路板上,并且每个芯片与电路板之间通过多个阵列排列的管脚电连接;在具体连接时,可以多个芯片层叠设置之后然后通过多个串联的管脚实现与电路板的电连接,也可以采用每个芯片单独直接通过管脚与电路板电连接。但是无论采用哪种方式,每个芯片与电路板连接的阵列排列的管脚中,位于边角处的至少一个管脚为检测管脚;此外,该终端还包括一个检测电路以及一个控制装置。其中的检测电路用于检测所述检测管脚连接情况,而设置的控制装置用于根据检测电路检测的检测管脚的连接情况,判断所述芯片与所述电路板连接是否存在不良风险。当检测到检测管脚出现脱焊的情况时,则判定芯片与电路板连接存在风险,通过上述检测方式提高了终端出现风险的管控,进而提高了终端在使用时的安全性。
在设置上述的检测电路时,可以通过不同的检测方式来进行检测,如所述检测电路包括:一个用于给所述检测管脚供电的电源,与所述电源及所述检测管脚串联连接的至少一个电阻;还包括用于检测所述至少一个电阻的电压值的电压检测电路。在实现对检测管脚的检测时,通过检测上述的电阻的电压值来获取检测管脚状态的数据,在具体检测时,该检测电路还包括用于检测所述至少一个电阻的电压值的电压检测电路,通过该电压检测电路方便对检测管脚的检测。
在具体设置电压检测电路时,该电压检测电路可以采用电平触发的电路或者采用ADC电路。通过不同的电路来实现对检测管脚的检测效果。
在具体设置上述控制装置时,所述控制装置还用于在检测电路检测的电阻的电压超过设定值时,判定所述芯片与所述电路板连接存在不良风险。
在一个具体的可实施方案中,所述控制装置还用于在判定所述芯片与所述电路板连接存在不良风险时,发出芯片存在不良风险的提醒信息。提醒用户存在的风险。
此外,设置的控制装置还用于在所述芯片与所述电路板连接存在不良风险时提醒用户对数据进行备份。进而提高了用户的安全性。
在具体设置检测管脚时,该检测管脚为非功能管脚。上述的非功能管脚可以为不同的管脚,如电源管脚、接地管脚或NC管脚。
在具体设置检测管脚时,阵列排列的管脚中的每个边角可以有多个检测管脚,也可以有一个检测管脚,具体的可以根据实际的需要设定。
在具体设置时,所述阵列排列的每个边角处均设置有所述的检测管脚。并且在任一个边角的检测管脚出现故障时,可以直接检测出来。
在具体设置上述芯片时,当芯片的个数为至少两个时,所述至少两个芯片层叠设置在所述电路板上,且任意相邻的芯片通过阵列排列的管脚电连接;其中,所述检测管脚包括串联的第一管脚及第二管脚;所述第一管脚为所述至少两个芯片之间电连接的管脚,所述第二管脚为所述芯片与所述电路板连接的管脚。即在芯片层叠时,检测管脚为位于边角的多个串联的管脚。
第二方面,本申请还提供了一种检测不良的方法,包括以下步骤:
通过检测电路检测芯片与电路板连接的检测管脚;
根据所述检测电路检测的管脚的连接情况,判断所述芯片与所述电路板连接是否存在不良风险。
在上述技术方案中,通过检测管脚的不良情况,可以提前判断芯片与电路板之间连接的风险,进而提高终端在使用时的安全性。
该方法还包括以下步骤:在判定芯片与电路板连接存在不良风险时,发出不良警报。
该方法还包括以下步骤:在判定所述芯片与所述电路板连接存在不良风险时,提醒用户对数据进行备份。
在上述步骤中,所述检测芯片与电路板连接的检测管脚具体为:在所述检测管脚串联至少一个电阻;通过电源给所述检测管脚供电;检测至少一个电阻的电压。
在上述步骤中,所述根据检测电路检测的管脚的连接情况,判断所述芯片与所述电路板连接是否存在不良风险具体为:在所述检测电路检测的电阻的电压超过设定值时,判定所述芯片与所述电路板连接存在不良风险。
附图说明
图1为现有技术中的芯片上的管脚示意图;
图2为本申请实施例提供的一种芯片与电路板的连接方式;
图3为本申请实施例提供的另一种芯片与电路板的连接方式;
图4为本申请实施例提供的终端的检测管脚的电路图;
图5为本申请实施例提供的终端检测管脚的原理图;
图6为本申请实施例提供的终端的检测流程图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请作进一步地详细描述。方法实施例中的具体操作方法也可以应用于装置实施例或系统实施例中。其中,在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
首先说明一下本申请实施例提供的终端,本申请实施例提供的终端可以为笔记本电脑、手机或者其他常见的终端设备。但是无论采用哪种终端,该终端内均包含电路板30以及设置在电路板30上的芯片,在连接时,芯片通常采用焊接的方式与电路板30连接在一起。在焊接时通常采用焊球进行连接,该焊球具备两个功能,其一为将芯片固定在电路板30上,另外该焊球还可以作为芯片与电路板30的电连接结构,如图2所示。因此,在本申请中将其定义为管脚。在芯片连接时,设置有多个管脚,如电源管脚、地管脚、NC管脚、功能pin管脚,其中,电源管脚是为芯片供电电源提供连接的管脚,地管脚是为芯片接地提供连接的管脚。NC管脚无功能,属于只有焊球而无功能的一类焊球。功能pin管脚是为芯片所需要的信号提供连接的管脚。一般信号管脚出现断路,会直接出现功能异常。在设置时多个管脚可以呈阵列的方式排列。在芯片与电路板30连接时,焊接的管脚容易出现虚焊或者连接不牢固的情况。因此本申请实施例提供了一种终端,下面结合具体的附图以及实施例对其进行详细的说明。
图2中示出了本申请实施例提供的芯片与电路板的连接方式的结构。在本申请实施例中该终端包括一个电路板30以及至少一个芯片,其中,该芯片的个数可以为一个、两个或者多个,但是无论采用几个芯片时,上述的芯片均设置在电路板30上,并且每个芯片与电路板30之间通过多个阵列排列的管脚电连接。在具体连接时,可以多个芯片层叠设置之后然后通过多个串联的管脚实现与电路板30的电连接,也可以采用每个芯片单独直接通过管脚与电路板30电连接。一并参考图2及图3,以两个芯片为例,在图2及图3中分别示出了两种不同的连接方式。首先参考图2中所示,采用两个芯片,分别为第一芯片10及第二芯片20,具体到终端中的具体芯片时,第一芯片10可以为存储芯片,第二芯片20可以为SOC芯片。在将两个芯片与电路板30连接时,两个芯片层叠设置在电路板30上,且任意相邻的芯片通过阵列排列的管脚电连接。此外,继续参考图2,第一芯片10、第二芯片20及电路板30上设置有多个阵列排列的管脚,在焊接连接时,第一芯片10与第二芯片20之间通过管脚连接,而第二芯片20与电路板30之间通过管脚连接。此时,第一芯片10与电路板30之间的电连接包含两个串联的管脚。如图3中所示,图3中示出了另外的一种连接方式,此时,第一芯片10及第二芯片20分别与电路板30层叠,且第一芯片10与电路板30通过管脚连接,第二芯片20与电路板30之间通过焊脚连接。应当理解的是,上述图2及图3虽然示例出了两个芯片为例时的连接方式不同方式,但是在采用其他个数的芯片时,也可以采用类似的连接方式。如采用至少两个芯片时,具体的可以为三个芯片、四个芯片等不同个数的芯片时,可以采用如图2中所示的至少两个芯片层叠设置在电路板30上且任意相邻的芯片通过阵列排列的管脚电连接;也可以采用如图3中的平铺式的方式连接。但是无论采用哪种方式,每个芯片与电路板30连接的阵列排列的管脚中,位于边角处的至少一个管脚为检测管脚40。在芯片采用不同的设置方式时,对应的检测管脚40不同。如图2中所示,在两个芯片采用芯片层叠的方式设置时,检测管脚40包括串联的第一管脚41及第二管脚42;第一管脚41为至少两个芯片之间电连接的管脚,而第二管脚42为芯片与电路板30连接的管脚。即在图2中所示的检测管脚40包含串联的两个或两个以上的管脚。而对于图3中所示的方案中,检测管脚40仅包含芯片与电路板30连接的一层中的管脚。
对于检测管脚40,其为阵列排列的管脚中位于边角处的一个管脚,也可以位于边角处的多个管脚,如两个管脚、三个管脚或者四个管脚等,具体的可以根据实际情况而定。此外,在设置检测管脚40时,可以采用阵列排列的管脚中的一个边角处的管脚作为检测管脚40,也可以采用阵列排列的管脚中的每个边角处的管脚作为检测管脚40,或者采用其中的两个或者三个边角处的管脚作为检测管脚40,具体的设置方式可以根据需要而定,在此不做限定,但是无论采用哪种方式,检测管脚40的设置方式以及检测原理均相同,下面以其中的一个边角处的检测管脚40为例进行说明。
对于检测管脚40来说,检测管脚40不能影响到芯片的功能,因此设置的检测管脚40为非功能管脚。由上述描述的管脚可以看出,在阵列排列的管脚中,电源管脚、接地管脚或NC管脚可以作为检测管脚40。在设置时,该电源管脚、接地管脚或者NC管脚设置在阵列排列的管脚的边角位置作为检测管脚40。
在具体检测芯片与电路板30的连接情况时,通过设置的检测电路以及控制装置60来实现的。此时,终端还包括一个检测电路以及一个控制装置60。其中的检测电路用于检测检测管脚40连接情况,而设置的控制装置60用于根据检测电路检测的检测管脚40的连接情况,判断芯片与电路板30连接是否存在不良风险。
在设置上述的检测电路时,可以通过不同的检测方式来进行检测,如检测电路包括:一个用于给检测管脚40供电的电源90,以及与电源90及检测管脚40串联连接的至少一个电阻;一并参考图4及图5中所示,其中,图4示出了检测电路与检测管脚40的连接示意图,图5示出了检测电路在检测时的原理图。在图4及图5中,以两个电阻为例进行的说明,为了方便描述将两个电阻分别命名为第一电阻80及第二电阻70。如图5中所示第一电阻80及第二电阻70串联,且检测管脚40与第一电阻80及第二电阻70串联。在连接时,电源90与第一电阻80连接,并用于给第一电阻80、第二电阻70及检测管脚40供电,而检测管脚40接地。在连通时,电流从电源90流经第一电阻80、第二电阻70及检测管脚40后流入到地。在具体实现时,第一芯片10上的检测管脚40采用接地管脚,而第二芯片20上的检测管脚40采用NC管脚。电流在流通检测管脚40时,依次流经NC管脚以及接地管脚。
在实现对检测管脚40检测时,通过检测上述的电阻的电压值来获取检测管脚40状态的数据,在具体检测时,该检测电路还包括用于检测至少一个电阻的电压值的电压检测电路50,继续参考图4及图5中所示,该电压检测电路50连接在了第一电阻80与第二电阻70之间,但是应当理解的是,该电压检测电路50可以设置在不同的位置,即可以设置第一电阻80与第二电阻70之间,也可以设置在第二电阻70与接地管脚之间,只需要保证能够检测出电路在出现通路或者断路时的电压变化即可。
在具体设置电压检测电路50时,该电压检测电路50可以采用电平触发的电路或者采用ADC电路(Analog-to-Digital Converter,模/数转换器或者模数转换器)。当然也可以采用其他已知的电压检测电路50对电路进行检测。只需要设置的电压检测电路50能够实现在电路通路或者断路时检测到电压变化即可。
继续参考图4及图5,电压检测电路50将检测的电压值发送给控制装置60,该控制装置60用于根据检测电路检测的检测管脚40的连接情况,判断芯片与电路板30连接是否存在不良风险。在采用如图4及图5所示的电压检测电路50时,该控制装置60在检测电路50检测到电阻的电压超过设定值时,可以判定芯片与电路板30连接存在不良风险。由图4及图5可以看出,在电路为通路时,该电压检测电路50检测的为一个电阻的电压值,在发生断路时,电压检测电路50检测的电压为电源90的电压,因此,在发生断路时,电压检测电路50检测的电压会上升。以图5所示的连接方式为例,具体举例,假设电源90为1.8V,第一电阻80为10K,第二电阻70为10K。当芯片与芯片或者芯片与电路板之间焊接较好的时候,检测点A1的电压是0.9V。当芯片与芯片或者芯片与电路板之间焊接不良的时候,检测点A1的电压是1.8V。检测电路通过A1点电压的不同进行焊接情况的判断。当边角的检测管脚40出现焊接不良时,无论是存储芯片是否存在功能不良,都可以认为器件存在焊接不良的隐患。因此,控制装置60在电压检测电路50检测的电压值超过设定值时,判定检测管脚40发生断裂,此时芯片与电路板30的连接存在不良风险。并且控制装置60在检测到存在不练风险时,发出芯片存在不良风险的提醒信息。提醒信息可以为控制终端发出语音报警或者控制显示屏显示存在不良的信息。
在终端生产过程中,可以通过上述的控制装置60以及检测电路检测芯片与电路板30的连接情况,在出现连接不良的风险时,通过发出的提醒信息提醒检测人员终端存在的风险,从而对终端进行检修,将终端的不良风险控制在生产阶段,提高终端在出厂时的合格率。
此外,该终端在到用户手中使用时,终端因为扭曲,温度等应力的影响,芯片与电路板之间连接的管脚可能出现焊接不良。通过设置的上述控制装置60以及检测电路50,也可以检测终端。此时,设置的控制装置60还用于在芯片与电路板30连接存在不良风险时提醒用户对数据进行备份,从而避免出现信息丢失,提高用户使用时的安全性。
此外,对于上述的控制装置60、检测电路50均可以为电路板30上的器件。并且控制装置60可以为电路上设置的控制芯片。
通过上述描述可以看出,在检测到检测管脚40出现脱焊的情况时,则判定芯片与电路板30连接存在风险,通过上述检测方式可以提高终端出现风险的管控,进而提高了终端在使用时的安全性。
为了方便理解本申请实施例提供的终端,下面详细说明其使用时的方法。本申请实施例提供的终端在使用时检测不良的方法包括以下步骤:
步骤a:检测电路50检测芯片与电路板30连接的检测管脚40;具体的,通过电源90给检测管脚40供电,将检测管脚40串联至少一个电阻;检测电路50检测任一个电阻的电压,通过检测的电压值来判断检测管脚40的连接情况。
步骤b:控制装置60根据检测电路50检测的电压值,判断芯片与电路板30连接是否存在不良风险。具体的,在检测电路50检测的电阻的电压超过设定值时,判定芯片与电路板30连接存在不良风险。具体的可以参考上述中的描述。
步骤c:控制装置60在判断芯片与电路板30连接存在不良风险时,发出不良警报,和/或步骤d:控制装置60在判断芯片与电路板30连接存在不良风险时,提醒用户对数据进行备份。
在述的具体步骤可以参考在终端结构中的说明。一并参考图6,图6中示出了在出厂前对终端检测的流程图。在检测时,首先检测管脚是否出现焊接异常,在检测时通过上述对检测管脚的检测来实现。在出现异常时,系统中的检测电路检测到电压发生异常,之后将检测结果发给系统(控制装置),系统在知道后发送告警消息或者提示信息,通知产线进行维修,从而可以将风险控制在厂内。通过上述描述可以看出,通过检测管脚40的不良情况,可以提前判断芯片与电路板30之间连接的风险,进而提高终端在使用时的安全性。
以上,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (14)
1.一种终端,其特征在于,包括电路板以及设置在所述电路板上的至少一个芯片;其中,每个芯片与电路板之间通过多个阵列排列的管脚电连接;其中,所述阵列排列的管脚中位于边角处的至少一个管脚为检测管脚;所述终端还包括:
检测电路,用于检测所述检测管脚的连接情况;
控制装置,用于根据检测电路检测的检测管脚的连接情况,判断所述芯片与所述电路板连接是否存在不良风险。
2.根据权利要求1所述的终端,其特征在于,所述检测电路包括:用于给所述检测管脚供电的电源,与所述电源及所述检测管脚串联连接的至少一个电阻;还包括用于检测所述至少一个电阻的电压值的电压检测电路。
3.根据权利要求2所述的终端,其特征在于,所述电压检测电路为采用电平触发的电路或者采用ADC电路。
4.根据权利要求2或3所述的终端,其特征在于,所述控制装置具体用于在检测电路检测的电阻的电压超过设定值时,判定所述芯片与所述电路板连接存在不良风险。
5.根据权利要求4所述的终端,其特征在于,所述控制装置还用于在判定所述芯片与所述电路板连接存在不良风险时,发出芯片存在不良风险的提醒信息。
6.根据权利要求5所述的终端,其特征在于,所述控制装置还用于在所述芯片与所述电路板连接存在不良风险时提醒用户对数据进行备份。
7.根据权利要求1~6任一项所述的终端,其特征在于,所述检测管脚为非功能管脚。
8.根据权利要求7所述的终端,其特征在于,所述非功能管脚包括电源管脚、接地管脚或NC管脚。
9.根据权利要求1~8任一项所述的终端,其特征在于,所述芯片的个数为至少两个,所述至少两个芯片层叠设置在所述电路板上,且任意相邻的芯片通过阵列排列的管脚电连接;其中,所述检测管脚包括串联的第一管脚及第二管脚;所述第一管脚为所述至少两个芯片之间电连接的管脚,所述第二管脚为所述芯片与所述电路板连接的管脚。
10.一种检测不良的方法,其特征在于,包括以下步骤:
通过检测电路检测芯片与电路板连接的检测管脚;
根据所述检测电路检测的管脚的连接情况,判断所述芯片与所述电路板连接是否存在不良风险。
11.根据权利要求10所述的检测不良的方法,其特征在于,还包括:
在判定芯片与电路板连接存在不良风险时,发出不良警报。
12.根据权利要求11所述的检测不良的方法,其特征在于,还包括:
在判定所述芯片与所述电路板连接存在不良风险时,提醒用户对数据进行备份。
13.根据权利要求11所述的检测不良的方法,其特征在于,所述检测芯片与电路板连接的检测管脚具体为:
在所述检测管脚串联至少一个电阻;通过电源给所述检测管脚供电,
检测至少一个电阻的电压。
14.根据权利要求13所述的检测不良的方法,其特征在于,所述根据检测电路检测的管脚的连接情况,判断所述芯片与所述电路板连接是否存在不良风险具体为:
在所述检测电路检测的电阻的电压超过设定值时,判定所述芯片与所述电路板连接存在不良风险。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910553459.7A CN112130052B (zh) | 2019-06-25 | 2019-06-25 | 一种终端及其检测不良的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910553459.7A CN112130052B (zh) | 2019-06-25 | 2019-06-25 | 一种终端及其检测不良的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112130052A true CN112130052A (zh) | 2020-12-25 |
CN112130052B CN112130052B (zh) | 2022-07-12 |
Family
ID=73849533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910553459.7A Active CN112130052B (zh) | 2019-06-25 | 2019-06-25 | 一种终端及其检测不良的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112130052B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112345982A (zh) * | 2020-09-29 | 2021-02-09 | 歌尔科技有限公司 | 电路元件焊接情况检测方法及装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10042770C1 (de) * | 2000-08-31 | 2002-04-04 | Miele & Cie | Verfahren zur Hochspannungsprüfung bei einem elektrischen Gerät, insbesondere bei einem Staubsauger |
US20120217976A1 (en) * | 2011-02-25 | 2012-08-30 | Clarkson Robert R | Circuit for detection of failed solder-joints on array packages |
CN103472347A (zh) * | 2012-06-08 | 2013-12-25 | 富泰华工业(深圳)有限公司 | 辅助测试电路及具有该辅助测试电路的芯片及电路板 |
CN103823149A (zh) * | 2013-12-03 | 2014-05-28 | 华为技术有限公司 | 芯片检测系统及检测方法 |
CN104360502A (zh) * | 2014-11-03 | 2015-02-18 | 昆山龙腾光电有限公司 | 具有无线收发功能的显示装置 |
CN106405313A (zh) * | 2016-11-24 | 2017-02-15 | 上海移远通信技术股份有限公司 | 芯片的虚焊测试装置及测试方法 |
CN108490334A (zh) * | 2018-03-09 | 2018-09-04 | 北京凌宇智控科技有限公司 | 芯片引脚焊接检测方法及检测装置 |
CN108931697A (zh) * | 2018-03-30 | 2018-12-04 | 无锡睿勤科技有限公司 | 一种键盘接口焊接效果的检测方法及装置 |
CN208691388U (zh) * | 2018-08-28 | 2019-04-02 | 杭州海康威视数字技术股份有限公司 | 一种补光光源、及具有其的摄像机补光装置和摄像机 |
-
2019
- 2019-06-25 CN CN201910553459.7A patent/CN112130052B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10042770C1 (de) * | 2000-08-31 | 2002-04-04 | Miele & Cie | Verfahren zur Hochspannungsprüfung bei einem elektrischen Gerät, insbesondere bei einem Staubsauger |
US20120217976A1 (en) * | 2011-02-25 | 2012-08-30 | Clarkson Robert R | Circuit for detection of failed solder-joints on array packages |
CN103472347A (zh) * | 2012-06-08 | 2013-12-25 | 富泰华工业(深圳)有限公司 | 辅助测试电路及具有该辅助测试电路的芯片及电路板 |
CN103823149A (zh) * | 2013-12-03 | 2014-05-28 | 华为技术有限公司 | 芯片检测系统及检测方法 |
CN104360502A (zh) * | 2014-11-03 | 2015-02-18 | 昆山龙腾光电有限公司 | 具有无线收发功能的显示装置 |
CN106405313A (zh) * | 2016-11-24 | 2017-02-15 | 上海移远通信技术股份有限公司 | 芯片的虚焊测试装置及测试方法 |
CN108490334A (zh) * | 2018-03-09 | 2018-09-04 | 北京凌宇智控科技有限公司 | 芯片引脚焊接检测方法及检测装置 |
CN108931697A (zh) * | 2018-03-30 | 2018-12-04 | 无锡睿勤科技有限公司 | 一种键盘接口焊接效果的检测方法及装置 |
CN208691388U (zh) * | 2018-08-28 | 2019-04-02 | 杭州海康威视数字技术股份有限公司 | 一种补光光源、及具有其的摄像机补光装置和摄像机 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112345982A (zh) * | 2020-09-29 | 2021-02-09 | 歌尔科技有限公司 | 电路元件焊接情况检测方法及装置 |
CN112345982B (zh) * | 2020-09-29 | 2023-05-26 | 歌尔科技有限公司 | 电路元件焊接情况检测方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112130052B (zh) | 2022-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10506718B2 (en) | Display panel, detection method thereof, flexible printed circuit and display device | |
US7573282B2 (en) | Ball grid array connection monitoring system and method | |
JP5424160B2 (ja) | 接続検査技術 | |
US10123417B2 (en) | Dual printed circuit board assembly, printed circuit board and modular printed circuit board | |
US9013204B2 (en) | Test system and test method for PCBA | |
CN106463991B (zh) | 电池保护板、电池和移动终端 | |
CN112130052B (zh) | 一种终端及其检测不良的方法 | |
US10339846B2 (en) | Device and method for circuit testing and display device applying the same | |
CN202119854U (zh) | 接脚焊接状况检测装置 | |
CN108333499A (zh) | 一种基板与外接电路邦定的检测方法 | |
US9867295B2 (en) | Ball grid array system | |
CN116819353A (zh) | 一种头戴式设备及其电池膨胀检测系统 | |
KR100906963B1 (ko) | 커넥터 체결 검사 장치 | |
WO2003075026A1 (en) | Device with board abnormality detecting circuit | |
JP2010185863A (ja) | ポゴタワー電気チャネル自己検査式半導体試験システム | |
JP2004031009A (ja) | 接続検出装置 | |
JP2002101568A (ja) | 接続用端子の瞬断防止方法及び瞬断検出装置 | |
US11146054B2 (en) | System and method for short detection in a computing device | |
CN103604834B (zh) | 一种表贴内存条插座焊接检测装置及方法 | |
US20080024139A1 (en) | Device and a Method for Testing At Least One Conductive Joint Forming an Electrical Connection Between an Electrical Component and a Printed Circuit | |
CN216286637U (zh) | 耗材芯片和耗材盒 | |
US20230361513A1 (en) | Threaded fastener retention detection | |
JPH01211876A (ja) | 基板の接続構造 | |
JPS61227000A (ja) | 基板モジユ−ル誤插入防止機能付き制御装置 | |
JP2004281735A (ja) | カードコネクタの接続検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |