CN203553153U - 反熔丝结构 - Google Patents

反熔丝结构 Download PDF

Info

Publication number
CN203553153U
CN203553153U CN201320717904.7U CN201320717904U CN203553153U CN 203553153 U CN203553153 U CN 203553153U CN 201320717904 U CN201320717904 U CN 201320717904U CN 203553153 U CN203553153 U CN 203553153U
Authority
CN
China
Prior art keywords
terminal
finger
pectinate texture
hole line
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201320717904.7U
Other languages
English (en)
Inventor
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201320717904.7U priority Critical patent/CN203553153U/zh
Application granted granted Critical
Publication of CN203553153U publication Critical patent/CN203553153U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Fuses (AREA)

Abstract

本实用新型一种反熔丝结构,包括设有第一梳状结构和第二梳状结构的第一端子、第二端子以及连接第一端子和第二端子的若干通孔连线,通孔连线位于第一梳状结构和第二梳状结构之间;在第一梳状结构和第二梳状结构之间增加通孔连线,在反熔丝熔通时,分别在第一端子和第二端子之间施加熔通电压,由于通孔连线位于第一梳状结构和第二梳状结构之间,能够增加通孔连线与第一梳状结构和第二梳状结构之间的电场,即施加的熔通电压较小时也能够实现击穿导通,进而保证反熔丝在工作电压较低的先进制程中保持很好的良率和可靠性。

Description

反熔丝结构
技术领域
本实用新型涉及半导体制造领域,尤其涉及一种反熔丝结构。 
背景技术
反熔丝是一种电子器件,最初反熔丝的电阻十分大,不导通电流,当电压达到一定值时,便能够将反熔丝导通。反熔丝广泛用在永久性编程器件之中,例如一些可编程逻辑器件(Programmable Logic Devices,PLD)、可编程只读存储器(Programmable Read-Only Memory,PROM)等。 
通常反熔丝是在金属和导体之间形成一层薄薄的阻挡层,所述阻挡层通常为不定型硅(Amorphous Silicon),由于最初所述不定形硅并不能导体电流,然而随着施加在不定形硅两端有效电压的提升,便能够将不定型硅转化成多晶金属硅(Polycrystalline Silicon-Metal)合金,其具有较低的电阻,从而能够导通电流。在其他例子中,反熔丝可以由钨、钛和硅组合而成。 
然而,由于反熔丝的属性会随着时间的变化而出现一个趋势,反熔丝长期的可靠性如何是很重要的问题。 
请参考图1,现有技术中,反熔丝结构为梳状结构,包括:第一梳状结构10和第二梳状结构20,所述第一梳状结构10上设有若干第一插指11,所述第二梳状结构20上设有若干第二插指21,所述第一插指11和第二插指21交错排列,所述第一梳状结构10和第二梳状结构20相互隔离。 
在反熔丝熔通时,可以在所述第一梳状结构10和第二梳状结构10上施加熔通电压,使其由高阻态转变为低阻态。 
请参考图2,现有技术中,反熔丝结构还可以为梳状-蛇形结构,即在上述梳状结构的反熔丝结构之间添加一蛇形结构30,所述蛇形结构30设于所述第一 插指11和第二插指21之间,并与所述第一插指11和第二插指21均隔离。 
然而,由于芯片版图的规则限定,所述第一插指11和第二插指21之间的距离L、所述第一插指11和蛇形结构30之间的距离通常均较大,在对上述结构进行熔通时,所要施加的熔通电压通常在几十伏特才能击穿上述结构,并使之导通。实际上,反熔丝在正常使用时,其工作电压一般为几伏特,因此,上述结构并不能达到先进制程的需求。 
实用新型内容
本实用新型的目的在于提供一种反熔丝结构,能够降低熔通电压,其熔通电压较小,进而保证反熔丝在工作电压较低的先进制程中保持很好的良率和可靠性。 
为了实现上述目的,本实用新型提出了一种反熔丝结构,包括: 
第一端子、第二端子以及若干通孔连线,所述第一端子包括第一梳状结构和第二梳状结构,所述第一梳状结构和第二梳状结构相隔离,所述第二端子位于所述第一端子后一层,所述第二端子与所述通孔连线相连,所述通孔连线位于所述第一梳状结构和第二梳状结构之间。 
进一步的,所述第一梳状结构包括若干第一插指。 
进一步的,所述第二梳状结构包括若干第二插指。 
进一步的,所述第一插指或第二插指的间距(S2)范围是5nm~200nm。 
进一步的,所述通孔连线与所述第一插指和第二插指正向一一对应。 
进一步的,所述通孔连线与所述第一插指和第二插指交错对应。 
进一步的,所述通孔连线与所述第一插指交错对应,与所述第二插指正向一一对应。 
进一步的,所述通孔连线与所述第一插指交错的长度(S3)范围是0nm~100nm。 
进一步的,所述通孔连线与所述第一插指或第二插指的水平距离(S1)范 围是20nm~200nm。 
进一步的,一部分所述通孔连线位于所述第一插指上,另一部分所述通孔连线位于所述第二插指上。 
与现有技术相比,本实用新型的有益效果主要体现在:在所述第一梳状结构和第二梳状结构之间增加通孔连线,所述通孔连线还连接第一端子,在熔通时,分别在所述第一端子和第二端子之间施加熔通电压,由于所述通孔连线位于所述第一梳状结构和第二梳状结构之间,能够增加所述通孔连线与第一梳状结构和第二梳状结构之间的电场,即施加的熔通电压较小时也能够实现击穿导通,进而保证反熔丝在工作电压较低的先进制程中保持很好的良率和可靠性。 
附图说明
图1为现有技术中一梳状结构的反熔丝结构的结构示意图; 
图2为现有技术中一梳状-蛇形结构的反熔丝结构的结构示意图; 
图3为本实用新型实施例一中的反熔丝结构的结构示意图; 
图4为本实用新型实施例二中的反熔丝结构的结构示意图; 
图5为本实用新型实施例三中的反熔丝结构的结构示意图; 
图6为本实用新型实施例四中的反熔丝结构的结构示意图。 
具体实施方式
下面将结合示意图对本实用新型的反熔丝结构进行更详细的描述,其中表示了本实用新型的优选实施例,应该理解本领域技术人员可以修改在此描述的本实用新型,而仍然实现本实用新型的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本实用新型的限制。 
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施 例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。 
在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。 
实施例一 
请参考图3,在本实施例中,提出了一种反熔丝结构,包括: 
第一端子100、第二端子200以及若干通孔连线300,所述第一端子100包括第一梳状结构和第二梳状结构,所述第一梳状结构和第二梳状结构相隔离,所述第二端子200位于所述第一端子100的后一层,即若第一端子100位于第N层,则所述第二端子200位于第N+1层,其中,N为大于等于1的自然数;所述第二测试端子200与所述通孔连线300的一端相连,所述通孔连线300的另一端位于所述第一梳状结构和第二梳状结构之间。 
在本实施例中,所述第一梳状结构包括若干第一插指110,所述第二梳状结构包括若干第二插指120,所述第一插指110或第二插指120的间距(S2)范围是5nm~200nm,例如是50nm,所述通孔连线300与所述第一插指100和第二插指120正向一一对应,即所述第一插指100和第二插指120一一对应,所述通孔连线300位于所述第一插指100和第二插指120的中心位置,如图3所示,所述通孔连线300与所述第一插指110或第二插指120的水平距离S1范围是20nm~200nm,例如是100nm。 
在本实施例中,在进行熔通时,将所述第一端子100设为阳极,将所述第二端子200设为阴极,施加熔通电压,可使所述反熔丝结构击穿导通。由于添加的通孔连线300能够增加与所述第一插指100和第二插指120之间的电场强度,从而施加较小的熔通电压几伏特即可实现将所述反熔丝结构击穿导通,进而保证反熔丝在工作电压较低的先进制程中保持很好的良率和可靠性。 
实施例二 
请参考图4,在本实施例中,提出的反熔丝结构包括的内容与实施例一相同,具体的请参考实施例一,在此不再赘述。不同的是本实施例提出的反熔丝结构中的所述通孔连线300与所述第一插指110和第二插指120交错对应,即所述通孔连线300与所述第一插指110和第二插指120在水平位置上存在一定的位移差,所述通孔连线300与所述第一插指110交错的长度S3范围是0nm~100nm,例如是30nm。 
在本实施例中,由于提出的反熔丝结构中的通孔连线300与所述第一插指110和第二插指120交错对应,即所述第一插指110和第二插指120能够对应到两个通孔连线300,从而增加了所述第一插指110和第二插指120电场强度,更容易实现击穿导通。 
实施例三 
请参考图5,在本实施例中,提出的反熔丝结构包括的内容与实施例一相同,具体的请参考实施例一,在此不再赘述。不同的是本实施例提出的反熔丝结构中的所述通孔连线300与所述第一插指110交错对应,与所述第二插指120正向一一对应,即所述通孔连线300与所述第一插指110在水平位置上存在一定的位移差,与所述第二插指120在水平位置不存在位移差。 
在本实施例中,由于提出的反熔丝结构中的通孔连线300与所述第一插指110交错对应,与所述第二插指120正向一一对应,即能够增加通孔连线300的个数,从而增加了所述第一插指110和第二插指120电场强度,更容易实现击穿导通。 
实施例四 
请参考图6,在本实施例中,提出的反熔丝结构包括的内容与实施例一相同,具体的请参考实施例一,在此不再赘述。不同的是,本实施例提出的反熔丝结构中的一部分所述通孔连线300位于所述第一插指110上,另一部分所述通孔 连线300位于所述第二插指120上,如图6所示,其熔通方法与实施例一相同,在此不再赘述。 
综上,在本实用新型实施例提供的反熔丝结构中,在所述第一梳状结构和第二梳状结构之间增加通孔连线,所述通孔连线还连接第一端子,在熔通时,分别在所述第一端子和第二端子之间施加熔通电压,由于所述通孔连线位于所述第一梳状结构和第二梳状结构之间,能够增加所述通孔连线与第一梳状结构和第二梳状结构之间的电场,即施加的熔通电压较小时也能够实现击穿导通,进而保证反熔丝在工作电压较低的先进制程中保持很好的良率和可靠性。 
上述仅为本实用新型的优选实施例而已,并不对本实用新型起到任何限制作用。任何所属技术领域的技术人员,在不脱离本实用新型的技术方案的范围内,对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本实用新型的技术方案的内容,仍属于本实用新型的保护范围之内。 

Claims (10)

1.一种反熔丝结构,其特征在于,包括:
第一端子、第二端子以及若干通孔连线,所述第一端子包括第一梳状结构和第二梳状结构,所述第一梳状结构和第二梳状结构相隔离,所述第二端子位于所述第一端子的后一层,所述第二端子与所述通孔连线相连,所述通孔连线位于所述第一梳状结构和第二梳状结构之间。
2.如权利要求1所述的反熔丝结构,其特征在于,所述第一梳状结构包括若干第一插指。
3.如权利要求2所述的反熔丝结构,其特征在于,所述第二梳状结构包括若干第二插指。
4.如权利要求3所述的反熔丝结构,其特征在于,所述第一插指或第二插指的间距(S2)范围是5nm~200nm。
5.如权利要求3所述的反熔丝结构,其特征在于,所述通孔连线与所述第一插指和第二插指正向一一对应。
6.如权利要求3所述的反熔丝结构,其特征在于,所述通孔连线与所述第一插指和第二插指交错对应。
7.如权利要求3所述的反熔丝结构,其特征在于,所述通孔连线与所述第一插指交错对应,与所述第二插指正向一一对应。
8.如权利要求6或7所述的反熔丝结构,其特征在于,所述通孔连线与所述第一插指交错的长度(S3)范围是0nm~100nm。
9.如权利要求5、6或7所述的反熔丝结构,其特征在于,所述通孔连线与所述第一插指或第二插指的水平距离(S1)范围是20nm~200nm。
10.如权利要求3所述的反熔丝结构,其特征在于,一部分所述通孔连线位于所述第一插指上,另一部分所述通孔连线位于所述第二插指上。
CN201320717904.7U 2013-11-14 2013-11-14 反熔丝结构 Expired - Fee Related CN203553153U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320717904.7U CN203553153U (zh) 2013-11-14 2013-11-14 反熔丝结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320717904.7U CN203553153U (zh) 2013-11-14 2013-11-14 反熔丝结构

Publications (1)

Publication Number Publication Date
CN203553153U true CN203553153U (zh) 2014-04-16

Family

ID=50471233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320717904.7U Expired - Fee Related CN203553153U (zh) 2013-11-14 2013-11-14 反熔丝结构

Country Status (1)

Country Link
CN (1) CN203553153U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346751A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法以及测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346751A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法以及测试方法
CN107346751B (zh) * 2016-05-05 2020-03-10 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法以及测试方法

Similar Documents

Publication Publication Date Title
US9542521B2 (en) Filler insertion in circuit layout
CN108292288A (zh) 用于存储器操作的非易失性缓冲器
CN105161487B (zh) 一种互连寄生电阻电容校准结构
CN104734137A (zh) 防雷电路
CN204348702U (zh) 一种芯片
CN105529398B (zh) 电阻式随机存取存储器及其制造方法
CN203553153U (zh) 反熔丝结构
CN105741870A (zh) 一种基于忆阻的非易失性d触发器电路
KR20130142520A (ko) 저항성 메모리 소자 및 그 제조 방법
CN103915440B (zh) 可多次编程器件、半导体器件的制作方法
CN105765679B (zh) 包括至少一个狭缝的多层陶瓷电容器
CN105990392B (zh) 电阻式随机存取存储器及其制造方法
CN110140172A (zh) 减少掩模操作次数的rram工艺整合方案及单元结构
CN105810660B (zh) 具有槽孔的集成电路及其形成方法
CN106816170A (zh) 电阻式记忆胞的写入方法及电阻式内存
CN205092236U (zh) 内置可编程电路的芯片
CN106328655B (zh) 电阻式随机存取存储器结构
CN103107159A (zh) 可编程的多晶硅熔丝器件结构以及其工艺实现方法
CN103871475B (zh) 上电自复位的熔丝读取电路
CN104037322B (zh) 电阻式存储器及其存储单元
CN205384877U (zh) 一种基于忆阻的非易失性d触发器电路
GB2483612A (en) Circuit structure and method for programming and re-programming a low power multiple states, electronic fuse(E-fuse)
DE102007033250B4 (de) Integrierte Schaltung mit Magnetspeicher
CN102760720A (zh) 电子可编程熔丝空置有源区添加方法以及电子可编程熔丝
CN103928610B (zh) 浮栅型阻变存储单元结构及其操作方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140416

Termination date: 20191114

CF01 Termination of patent right due to non-payment of annual fee