CN103871475B - 上电自复位的熔丝读取电路 - Google Patents

Abstract

本发明涉及一种上电自复位的熔丝读取电路。本发明电路在上电时刻，复位熔丝单元为逻辑低电平，并利用反馈环路锁存复位的低电平。如果熔丝未熔断，熔丝输出端将复位的低电平拉高，变成逻辑高电平并通过反馈环路锁存该高电平；如果熔丝熔断，熔丝输出端一直保持复位时刻的逻辑低电平。本发明正常工作时无电流消耗，结构简单，没有偏置电路。

Description

上电自复位的熔丝读取电路

技术领域

本发明涉及一种一次性可编程熔丝读取电路，特别涉及一种上电自复位的熔丝读取电路。它直接应用于一次性可编程存储单元领域。

背景技术

通过一次性编程后的熔丝单元，在失去电源的情况下仍能保持存储的数据，此特性称为非易失性。现在的高精度模拟电路中，为了弥补工艺波动造成的电路性能偏差，都需要对成品集成电路进行单片数据配置来达到最好的性能。熔丝单元，反熔丝单元就很好的解决了这个配置数据的存储问题。

现有熔丝读取技术如图1所示，常规的熔丝读取电路是利用两个串联的金属氧化物半导体M₁和M₂偏置在线性区，形成一个很大的电阻。熔丝单元未被编程熔断情况下，熔丝单元输出电源电压，M₁被偏置单元偏置形成一个小电阻，M₂被偏置单元偏置形成一个很大得电阻，则M₁和M₂的连接处输出高电平，整个读取电路输出端V_out为低电平，此时M₁和M₂对地有工作电流。熔丝单元被编程熔断情况下，熔丝单元输出高阻抗，近似M₁的源极浮空，M₂被偏置单元偏置成一个很大的电阻到地，使M₂的漏极输出一个低电平，整个读取电路输出端V_out为高电平。此情况下读取电路没有工作电流，但是设计的偏置电路工作时需要消耗电流。而且现有的常规熔丝读取电路需要额外设计一个偏置电路对读取电路正常工作提供偏置电压。

有一些改进的熔丝读取电路技术，如文献1：中国专利，200780003644.4，电性可编程熔丝位，其读取电路虽然简单，但读取电路需要外部输入控制位来控制读取，需要一定的时序要求，还需要额外的控制电路来控制，且工作时有一定的功率消耗。如文献2：美国专利，US7031209B2，METHODS AND CIRCUITS FOR TESTING PROGRAMMABLILITY OF ASEMICONDUCTOR MEMORY CELL AND MEMORY ARRAY USING A BREAKDOWNPHENOMENON IN AN ULTRA-THIN DIELECTRIC，其特点是对熔丝熔断状态判断准确，但它的比较器和给比较器的参考电压电路都会消耗额外的系统功率。

发明内容

本发明要解决的技术问题在于发明一种上电自复位的熔丝读取电路，其目的使熔丝读取电路结构简单，无静态电流消耗。

为实现上述目的，本发明解决上述技术问题所采取的技术方案在于：一种上电自复位的熔丝读取电路。它包含：

PMOS（金属氧化物半导体）管P₁、NMOS管N₁、反相器Q₁、与非门Q₂、反相器Q₃、反相器Q₄、反相器Q₅、NMOS管N₂、NMOS管N₃、NMOS管N₄、NMOS管N₅，其中，P₁的源极接输入端口V_in，P₁的栅极接N₁的栅极，P₁的漏极接N₁的栅极，N₁的栅极接Q₁的输出端，N₁的栅极接Q₅的输入端，N₁的栅极接Q₂的一个输入端，Q₅的输出端接输出端口V_out，Q₂的输出端接Q₁的输入端，Q₂的另一个输入端接Q₃的输出端，Q₄的输出端接Q₃的输入端，Q₄的输入端接N₂的源极，Q₄的输入端接N₃的栅极，N₂的漏极接电源电压V_CC，N₂的栅极接N₄的源极，N₂的栅极接N₅的栅极，N₃的源极和漏极相接，并接地，N₅的源极和漏极相接，并接地，N₄的栅极和漏极相接，并接电源电压V_CC，所述PMOS管P₁的衬底接输入端V_in，所述NMOS管N₁、N₂、N₃、N₄、N₅的衬底均接地。

所述上电自复位的熔丝读取电路的输入端口V_in接熔丝单元的输出端F_out。

有益效果：

本发明与常规的熔丝读取电路相比，其特点如下：

1.本发明电路结构简单，不需要额外设计偏置电路单元。

2.本发明电路正常工作时不消耗电流。常规熔丝读取电路加上自身读取电路的偏置电路工作电流都在数十微安以上，本发明电路工作时的电流接近“零”消耗，节省系统电流数十毫安以上。

附图说明

图1是常规熔丝读取电路的电原理框图。

图2是本发明具体实施方式的框图。

图3是本发明电路的电原理图。

图4是本发明电路上电时刻的复位波形图和输出波形图。

具体实施方式

本发明的具体实施方式不仅限于下面的描述，现结合附图进一步说明。

本发明的上电自复位的熔丝读取电路具体实施如图2所示，本发明的输入端口V_in接熔丝单元输出端口F_out。

本发明的电原理图如图3所示。它包含：第一P型MOS（金属氧化物半导体）管P₁，第一N型MOS管N₁，第一反相器Q₁，第二与非门Q₂，第三反相器Q₃，第四反相器Q₄，第五反相器Q₅，第二N型MOS管N₂，第三N型MOS管N₃，第四N型MOS管N₄，第五N型MOS管N₅。

图3中的具体连接与本说明书的发明内容部分相同，此处不再重复。

图4为本发明电路上电时刻的波形图，包含电源电压上电波形图，Q₁输出波形图和V_out输出波形图。

其工作原理如下：

系统上电时，电源电压从零电平往上升高，如图4中上电时刻电源电压波形所示。当升高到0.7V左右，N₄晶体管导通，对N₅电容接法的晶体管充电，并使N₂晶体管的栅极电位从零电平往上升高，此时Q₄反相器的输入端在逻辑电平“0”，未达到反相器翻转电平0.9V，则Q₄的输出端输出“1”。此时Q₃输入“1”，Q₃输出的“0”逻辑输入到Q₂的一个输入端口使Q₂的输出为逻辑“1”。Q₂输出逻辑“1”给Q₁的输入，使Q₁的输出为逻辑“0”电平。Q₁的逻辑“0”输出到P₁的栅极和漏端，输出到N₁的栅极，并输出到Q₂的另一个输入端。结果使Q₂输出逻辑“1”。此时Q₂和Q₁环路锁存当前的逻辑状态，即锁存Q₁的输出逻辑“0”。

当N₄的源端和N₅栅极电压升高到0.7V左右N₂晶体管导通，对N₃电容接法的晶体管充电，使N₃晶体管的栅极电压上升，上升到0.9V左右，使反相器Q₄输出逻辑“0”，Q₄输出到Q₃的输入端，Q₃此时输出逻辑“1”。此时Q₂接Q₃输出端口的输入端为“1”，而另一输入端之前锁存到逻辑“0”。则此时Q₂的输出逻辑“1”到Q₁的输入端，Q₁输出逻辑“0”。

此时以下分两种情况说明：

当熔丝单元未熔断情况下，即熔丝单元输出端F_out输出电源电压V_CC。随着电源电压V_CC的上升，P₁管会导通，会把N₁的删极电压拉高，同时会使Q₁的输出端逻辑“0”拉高到逻辑“1”。使Q₂接Q₁输出端的输入端口为逻辑“1”，此时Q₃输出端接Q₂的输入端的端口电平为逻辑“1”，则Q₂输出逻辑“0”，进而使Q₁输出逻辑“1”。Q₁的输出端接的Q₅的输入端，使Q₅的输出端输出逻辑的“0”。如图4，未熔断情况，Q₁输出波形和V_out输出波形所示。

当熔丝单元熔断情况下，即熔丝单元输出端F_out输出高阻抗。近似P₁的源端浮空，N₁的栅极电压和Q₁的输出逻辑“0”不会变化，使Q₅的输出为逻辑“1”。如图4，熔断情况，Q₁输出波形和V_out输出波形所示。

以上所述的第二与非门Q₂的两个输入端口逻辑功能相同，用一个输入端口和另一个输入端口表述。

综上，本发明在系统上电时刻给熔丝输出复位一个逻辑“0”电平，如果熔丝未熔断，电源电压通过熔丝会把复位的“0”改变为逻辑“1”，进而使本发明电路输出逻辑“0”。如果熔丝熔断，电源电压不会通过熔丝改变复位的“0”，进而本发明电路输出逻辑“1”。

所述的复位是在系统上电瞬间时刻复位一个逻辑“0”信号，并使Q₁和Q₂的锁存环路锁住这个逻辑“0”。当系统电源电压上升接近稳定状态是这个复位信号会消失，不影响读取熔丝储存的信息。

本发明在电源电压稳定时，输出熔丝储存的信息，电流消耗为零，且结构简单，可靠性高。

本发明采用标准0.18μm CMOS工艺。

第一反相器Q₁中的PMOS的宽长比为：W/L=2μm/180nm，NMOS管的宽长比为：W/L=1μm/10μm。第二与非门Q₂、第三反相器Q₃、第四反相器Q₄、第五反相器Q₅中的所有PMOS管和NMOS管的宽长比均为：W/L=2μm/180nm。

P₁晶体管的W/L=20μm/180nm。N₁晶体管的W/L=5μm/5μm。N₂晶体管的W/L=500nm/2μm。N₃晶体管的W/L=5μm/5μm。N₄晶体管的W/L=500nm/2μm。N₅晶体管的W/L=5μm/5μm。

Claims (2)

1.一种上电自复位的熔丝读取电路，其特征在于包含：

PMOS管P₁、NMOS管N₁、反相器Q₁、与非门Q₂、反相器Q₃、反相器Q₄、反相器Q₅、NMOS管N₂、NMOS管N₃、NMOS管N₄、NMOS管N₅，其中，P₁的源极接输入端口V_in，P₁的栅极接N₁的栅极，P₁的漏极接N₁的栅极，N₁的栅极接Q₁的输出端，N₁的栅极接Q₅的输入端，N₁的栅极接Q₂的一个输入端，N₁的源极接地，N₁的漏极接地，Q₅的输出端接输出端口V_out，Q₂的输出端接Q₁的输入端，Q₂的另一个输入端接Q₃的输出端，Q₄的输出端接Q₃的输入端，Q₄的输入端接N₂的源极，Q₄的输入端接N₃的栅极，N₂的漏极接电源电压V_CC，N₂的栅极接N₄的源极，N₂的栅极接N₅的栅极，N₃的源极和漏极相接，并接地，N₅的源极和漏极相接，并接地，N₄的栅极和漏极相接，并接电源电压V_CC；所述PMOS管P₁的衬底接输入端V_in，所述NMOS管N₁、N₂、N₃、N₄、N₅的衬底均接地。

2.根据权利要求1所述的上电自复位的熔丝读取电路，其中所述输入端口V_in接熔丝单元的输出端F_out。