TW201448080A - 用於監測半導體製造之方法及裝置 - Google Patents

用於監測半導體製造之方法及裝置 Download PDF

Info

Publication number
TW201448080A
TW201448080A TW103108874A TW103108874A TW201448080A TW 201448080 A TW201448080 A TW 201448080A TW 103108874 A TW103108874 A TW 103108874A TW 103108874 A TW103108874 A TW 103108874A TW 201448080 A TW201448080 A TW 201448080A
Authority
TW
Taiwan
Prior art keywords
diode
diodes
stack
wafer
type
Prior art date
Application number
TW103108874A
Other languages
English (en)
Other versions
TWI619186B (zh
Inventor
Randy Yach
Original Assignee
Microchip Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Inc filed Critical Microchip Tech Inc
Publication of TW201448080A publication Critical patent/TW201448080A/zh
Application granted granted Critical
Publication of TWI619186B publication Critical patent/TWI619186B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本發明揭示一種用於對半導體製造進行程序監測之半導體晶片，其具有複數個陣列，該複數個陣列具有複數個二極體，每一二極體形成於該晶片中，每一二極體與具有至少一個水平互連件之一堆疊相關聯，該堆疊與該二極體串聯連接以形成一個二極體堆疊組合，其中該水平互連件具有一經矽化多晶矽互連件，該經矽化多晶矽互連件包括互補經摻雜多晶矽區段以形成一經反向偏壓二極體。

Description

用於監測半導體製造之方法及裝置
本發明一般而言係關於監測其產品囊括各種技術領域中之無數應用的積體電路之半導體製造程序的領域。
積體電路之半導體製造不斷向無數技術領域供應至關重要的設備。積體電路不斷變得日益複雜且密集地填充有組件。因此，製造此等積體電路變得更困難。積體電路製造者花費相當大的精力來增加製造程序之良率以及增加其輸出之可靠性。在大規模及極大規模積體電路之製造期間所採用之金屬互連系統與此等產品之良率及可靠性尤其有關係。
在形成一基於半導體之積體電路之程序期間，將各種半導體、金屬、絕緣體及其他材料層彼此上下成層地沈積及圖案化。遮罩用於控制程序且經圖案化以形成電路元件之間的連接。此等連接本質上可係水平或垂直的。藉由稱為導通體之垂直連接將水平互連層接合在一起。可在金屬層之間或自一金屬層至一半導體層形成此等連接，在此情形中通常將連接稱為一觸點。在下文，所有垂直互連件將稱為導通體。
現代積體電路之複雜性由於電路之進一步小型化且亦由於此等系統及電路中所包含之元件之數目之增加而一直在增加。隨著電路變 得更複雜，連接日益增加數目之電路元件需要更多層。增加數目之層亦可增加水平互連導線之數目，此可添加寄生電阻。為了改良導線電阻，一水平互連導線可由其頂部上形成一個矽化物層之多晶矽製成。多晶矽上之矽化物形成經矽化多晶矽且用於最小化一寄生電阻且已知將用於MOSFET器件中之閘極結構(所謂的多晶矽閘極)，在源極-汲極連接上或作為局域互連。其提供與矽之一低電阻、良好程序相容性及與其他材料之良好接觸性質。其可容易地進行乾式蝕刻且提供很少或不提供電遷移。
然而，除其他之外，一積體電路之製造中之一誤差亦可由矽化物層之一有故障或不恰當形成造成，此可使一水平導線上之電流降級或致使一組件失效。此外，一不恰當矽化物層可能並不致使晶片立即出故障，而是可在現場隨時間而降級，從而形成一可靠性問題。
一半導體製造商可藉由使用含有水平及垂直互連件之一大鏈之一測試結構而增加一程序生產可靠且一致互連件之能力。此結構通常在程序開發階段期間使用且輔助程序工程師評估互連系統之穩健性。在初始程序開發工作之後，使用積體電路而非測試結構來藉由諸如測試良率及可靠性實驗之度量而監測程序技術之健全情況。使用大積體電路來監測程序之健全情況可能成問題。當產品未通過一測試程式時，由於器件之剪切複雜性而極難以判定故障之確切位置及根本原因。使用由水平金屬及垂直導通體組成之一鏈之一測試結構的一程序可係不實際的，此乃因其未查明互連系統中之哪一特定元件造成了該故障。
使得導通體及水平互連件製造程序較穩健之一種解決方案係設計一個導通體二維陣列，其中可透過一解碼方案測試個別導通體，該解碼方案利用電晶體作為開關來接通及關斷待測試之連接路徑。然而，電晶體佔據顯著量的矽面積以便限制可在測試結構內放置多少導 通體及水平互連件。此外，準確地量測實際導通體及水平互連件電阻可必需顯著量的電流。電晶體在其可載運之電流上係相對有限的。因此，需要一種用以在一半導體製造程序中監測一互連系統、特定而言監測用於互連目的之矽化物程序的經改良程序。
根據一實施例，一種用於對半導體製造進行程序監測之半導體晶片，其具有複數個陣列，該複數個陣列進一步包括：複數個二極體，每一該二極體形成於該晶片中，每一該二極體與包括至少一個水平互連件之一堆疊相關聯，該堆疊與該二極體串聯連接以形成一個二極體堆疊組合，其中該水平互連件包括一經矽化多晶矽互連件，該經矽化多晶矽互連件包括互補經摻雜多晶矽區段以形成一經反向偏壓二極體。
根據又一實施例，一個矽化物層可形成於該互補經摻雜多晶矽之頂部上。根據又一實施例，該矽化物層可係TiS2、CoSi2、NiSi或WSi2。根據又一實施例，該經矽化多晶矽可由配置於該矽化物層之頂部上之第一導通體及第二導通體接觸，其中該第一導通體位於一p+經摻雜多晶矽區段上方且該第二導通體位於一n+經摻雜多晶矽區段上方。根據又一實施例，該堆疊進一步包括至少一個垂直互連件，該至少一個垂直互連件包括複數個導通體及金屬導線。
根據另一實施例，一種測試系統可包括如上文所闡述之一半導體，且進一步包括：複數個控制機構，其用於定址該等二極體，其中該等控制機構包括：用於將一相對高或低電壓施加至該陣列中之該等二極體堆疊組合之複數個行之一器件，其連接在該二極體堆疊組合之一第一端處；及用於將一相對高或低電壓施加至該陣列中之該等二極體堆疊組合之複數個列之一器件，其連接在該二極體堆疊組合之一第二端處。
根據上述系統之又一實施例，該等控制結構可係反相器。根據又一實施例，該等二極體可係藉由至配置於一p型基板內之一n型井中之一第一p型半導體沈積而形成，該晶片進一步包括用於每一該二極體之複數個電連接，該複數個電連接包括一第二p型半導體至該p型基板中之沈積；且該等陣列進一步包括由該等電連接、該p型基板、該n型井及該等第一p型半導體沈積構成之複數個p-n-p寄生電晶體。根據該系統之又一實施例，該等寄生電晶體可與該等二極體共用一實體位置，且該等寄生電晶體與該等二極體並聯連接。根據該系統之又一實施例，複數個p型半導體區可毗鄰於每一該二極體而沈積，該等p型半導體區連接至毗鄰於該晶片之該基板中之該二極體之一電晶體的端子。根據該系統之又一實施例，毗鄰於該陣列中之每一二極體之該等p型半導體區可連接在一起。根據該系統之又一實施例，該等p型半導體區可連接至一第一電壓，該電壓具有比可施加至二極體堆疊組合之一行之該高電壓低的一電位。
根據另一實施例，一種用於對半導體製造進行程序監測之系統可包括一半導體晶片，該半導體晶片進一步包括：複數個陣列，其進一步包括：複數個二極體，每一二極體形成於該晶片中，每一該二極體與包括至少一個金屬觸點及至少一個水平互連件之一堆疊相關聯，其中該水平互連件包括一經矽化多晶矽互連件，該經矽化多晶矽互連件包括互補經摻雜多晶矽區段以形成一經反向偏壓二極體，該堆疊與該二極體串聯連接以形成一個二極體堆疊組合；複數個控制機構，其用於定址該等二極體，其中該等控制機構包括：用於將一相對高或低電壓施加至該陣列中之該等二極體堆疊組合之複數個行之一器件，其連接在該二極體堆疊組合之一第一端處；用於將一相對高或低電壓施加至該陣列中之該等二極體堆疊組合之複數個列之一器件，其連接在該二極體堆疊組合之一第二端處，且其中該器件進一步可操作以量測 穿過該二極體堆疊組合之一電流。
根據上述系統之又一實施例，該堆疊可進一步包括至少一個垂直互連件，該至少一個垂直互連件包括複數個導通體及金屬導線。根據上述系統之又一實施例，該等控制結構可係反相器。根據上述系統之又一實施例，該等二極體可由該半導體晶片內之一p-n過渡面形成，該p-n過渡面由一n型井中之一第一p型半導體區域形成，其中該n型井配置於一p型基板中；該晶片可進一步包括用於每一該二極體之複數個電連接，該複數個電連接包括一第二p型半導體至該p型基板中之沈積；且該等陣列可進一步包括由該等電連接、該p型基板、該n型井及該等第一p型半導體沈積構成之複數個p-n-p寄生電晶體。根據上述系統之又一實施例，該等寄生電晶體可與該等二極體共用一實體位置，且該等寄生電晶體與該等二極體並聯連接。根據上述系統之又一實施例，該半導體晶片可進一步包括毗鄰於每一該二極體而配置之複數個p型半導體區，該等p型半導體區連接至毗鄰於該晶片之該基板中之該二極體之一電晶體的端子。根據上述系統之又一實施例，毗鄰於該陣列中之每一二極體之該等p型半導體區可連接在一起。根據上述系統之又一實施例，該等p型半導體區可連接至一第一電壓，該電壓具有比可施加至二極體與堆疊組合之一行之該高電壓低的一電位。
101‧‧‧半導體製造程序
102‧‧‧晶圓
103‧‧‧晶片
104‧‧‧探測測試器/測試器
105‧‧‧針對所量測異常之資料集
106‧‧‧參數資訊
201‧‧‧鏈
202‧‧‧層
203‧‧‧層
204‧‧‧導通體
205‧‧‧頂部
206‧‧‧底部
301‧‧‧二極體
302‧‧‧堆疊
303‧‧‧二極體與堆疊組合/組合
304‧‧‧第一觸點
305‧‧‧第二觸點
306‧‧‧行
307‧‧‧陽極
311‧‧‧P+觸點
312‧‧‧N-井
313‧‧‧P+基板
314‧‧‧觸點層
401‧‧‧p+區/第一P+區
402‧‧‧N-井
403‧‧‧堆疊連接導通體/連接導通體/導通體
404‧‧‧導線
405‧‧‧p+基板/P-井/基板
406‧‧‧額外P+區/第二P+區
410‧‧‧水平互連導線/互連導線/多晶矽互連件/水平多晶矽導線/多晶矽導線/測試結構/水平互連件/水平互連區段/結構/矽化物層
412‧‧‧多晶矽區段/區段/n+經摻雜區段
414‧‧‧多晶矽區段/區段/p+經摻雜區段
416‧‧‧矽化物層
420‧‧‧觸點
425‧‧‧導線/金屬層
425'‧‧‧導線/金屬導線
430‧‧‧場氧化物區
501‧‧‧N+區
601‧‧‧二極體
602‧‧‧垂直互連件與觸點之堆疊
603‧‧‧行選擇器反相器/行反相器/反相器
604‧‧‧列反相器/反相器
605‧‧‧電壓源
606‧‧‧電壓槽
607‧‧‧低電壓
608‧‧‧高電壓
701‧‧‧測試頭
702-710‧‧‧行位址位元
711-715‧‧‧列位址位元
716‧‧‧高電壓接腳
717‧‧‧低電壓接腳
718‧‧‧電壓源接腳
719‧‧‧電壓槽接腳
720‧‧‧晶片啟用接腳
801‧‧‧PNP電晶體
802‧‧‧堆疊
803‧‧‧電晶體之射極端子
804‧‧‧電晶體基極端子
805‧‧‧電晶體之集極端子
901‧‧‧導通體堆疊/堆疊
902‧‧‧二極體
903‧‧‧寄生電晶體/電晶體
為更全面地理解本發明及其優點，現在參考連同附圖一起進行的以下說明，附圖中：圖1：監測程序之概述
圖2：先前技術-導通體鏈測試
圖3：測試晶片
圖4A至圖4B：一個二極體及相關聯堆疊之剖面
圖5：一個二極體及相關聯堆疊之剖面之側視圖
圖6：二極體配置之等效電路
圖7：測試器與晶片介面裝置
圖8：寄生雙極電晶體
圖9：展示堆疊、經共摻雜及經矽化多晶矽、二極體及電晶體之等效電路
圖1展示一般程序，藉此根據各種實施例，可藉由測試垂直互連件與金屬觸點之堆疊來監測一半導體製造程序。待監測或評估之一半導體製造程序101形成含有複數個晶片103之一晶圓102。在本發明之一項實施例中，每一晶片含有配置成一可定址陣列之複數個二極體。每一二極體可具有垂直互連件與金屬觸點之一相關聯堆疊。藉由一探測測試器104來測試每一晶片以找出不滿足規範之堆疊之位置及量測值。在一項實施例中，使用可平行測試十個不同晶片之一測試器104。在一項實施例中，同時測試十個晶片。在一項實施例中，同時測試每一晶片上之相同堆疊。測試器104產生諸如針對所量測異常105之資料集之資訊，其含有量測值以及量測值之位置。異常係晶圓上斷開之互連件之電流量測值或相關聯電阻計算值，此意謂未量測到電流或量測到不滿足特定準則之電流量測值。測試器104亦可產生詳述所進行之測試之參數資訊106。藉由分析由測試器傳回之量測值，可偵測製造程序中之可能問題。
圖2展示用於藉由形成一晶片監測一半導體製造程序之先前技術，該晶片包括一起連接成一鏈201之一系列組件以便在晶片之一特定面積上含有多個導通體。在兩個不同層202、203之間形成連接。該等層可由金屬或半導體製成。兩個層之互連形成導通體204。因此，在該鏈內含有大量導通體以覆蓋晶片之一面積。為測試導通體，在於鏈之頂部205與鏈之底部206之間施加一電位之後量測流動穿過該鏈之 電流。一出故障導通體將致使流動穿過該鏈之電流下降。
圖3展示在一項實施例中，藉助以一柵格對準的複數個二極體及垂直互連件與金屬觸點之相關聯堆疊構建每一晶片。透過下文所闡述之一沈積程序來佈局一個二極體301。二極體301連接至垂直互連件與金屬觸點之一堆疊302，從而形成一組合303。堆疊302可包括垂直互連件與金屬觸點之數個層級。堆疊302內所含有之一第一觸點304用於將堆疊302及因此組合303連接至二極體與堆疊組合303之相同行306中之其他堆疊及二極體。堆疊內所含有之一第二觸點305可包括可不用於晶片內之一連接功能而是出於測試目的存在的垂直互連件與金屬觸點之各種其他層級。二極體之陽極307透過一觸點層連接至相同列308中之其他二極體301之陽極307。基板觸點310亦連接由配置於一N-井312(其本身配置於一P+基板313中)中之一P+觸點311之串聯組合形成之寄生電晶體。一觸點層314用作一基板連接以及寄生PNP電晶體之射極兩者。
在一項實施例中，二極體與堆疊組合303包括一可定址二極體唯讀記憶體陣列。在一項實施例中，該晶片由9,216個唯一可定址二極體與堆疊組合303構成。每一組合303之實體位址係已知的或可藉由知曉用於測試組合303之測試、測試器及位置來判定。可使用其他實體佈局，只要可找出一個別二極體及相關堆疊之實體位置即可。
圖4展示一個二極體及相關聯堆疊之一剖面。為形成二極體，將一p+區401沈積至一N-井402中。此配置形成一個二極體之一p-n接面之基本結構。N-井402本身可配置於一p+基板405中。在此二極體上方沈積各種連接層，可能包含各種觸點、導通體及金屬互連件。舉例而言，圖4展示連接二極體與包括導線425之一第一金屬層之觸點420。該第一金屬層亦可包括透過導通體403及一水平互連導線410與導線425耦合之另一導線425’。為改良水平互連件410之電阻，互連導線 410包括一經矽化多晶矽導線412/414，其包括在頂部上形成一個矽化物層416之多晶矽區段412及414。該矽化物層可係TiS2、CoSi2、NiSi、WSi2或任何其他適合材料。
根據各種實施例，多晶矽導線部分由兩個經不同摻雜多晶矽區段412及414形成。區段414經p+摻雜，而區段412經n+摻雜。此等區段將水平多晶矽導線劃分成大致相等長度之兩個區段，如圖4中所展示。然而，根據其他實施例，此等區段不需要具有相等長度而是僅必須經定尺寸為在矽化物層416下方形成一個二極體。因此，區段412及414係互補經摻雜多晶矽以在多晶矽互連件410內形成一經反向偏壓二極體。若經恰當形成，則矽化物層416使此二極體短路。因此，若矽化物層416經不恰當形成，則二極體412/414僅變為作用的。導通體403連接垂直堆疊403/404與水平多晶矽導線410，其中堆疊連接導通體403位於n+經摻雜區段412上方。一第二導通體位於p+經摻雜區段414上方以連接多晶矽導線410與金屬層425。因此，假若矽化物層416經不恰當形成，則與一習用經均勻摻雜多晶矽層(若上覆矽化物層經不恰當形成，則其將僅具有一減小之電阻)相比，兩個區段412及414形成一經反向偏壓二極體且強制一開路。在矽化物層416經不恰當形成時由經反向偏壓二極體造成之開路可由一各別測試機器容易地偵測。重要地，關於電流流動，由412及414形成之二極體與由401及402形成之解碼二極體係沿相反方向。熟習此項技術者將認識到，此等二極體兩者可經反轉且仍根據本發明之既定功能而工作。
在一項實施例中，由各種層形成之連接403與404之堆疊可用於監測互連層之製造程序。在一項實施例中，堆疊可僅包含導通體403及金屬導線425’或可甚至僅包含一單個連接導通體或金屬觸點。因此，在n+經摻雜區上方與矽化物層416耦合之連接結構可具有各種形式且對於測試結構410本身並非係關鍵的。
如圖4中所展示，根據其他實施例，堆疊403/404包括多個導線404及連接導通體403，且透過水平互連件410及充當用於二極體之陰極之一端子之觸點420連接至二極體401/402。在一項實施例中，藉由將N-井402沈積至一P-井405基板中，亦形成一寄生PNP雙極電晶體。為接達此電晶體之功能性，可將一額外P+區406沈積至基板405中以便提供來自基板405之一連接。亦如用虛線所展示，在某些實施例中，場氧化物區430可進一步將各種作用區彼此分離。
圖5展示自圖3旋轉九十度之二極體及相關聯堆疊之一剖面。將複數個N+區501沈積至N-井402中以便形成至二極體之陽極之一連接。每一二極體與堆疊組合上之N+區501可連接至相同二極體列內之其他組合。另外，可跨越相同二極體列共用N-井402。
圖4B展示繪示具有經共摻雜多晶矽區段412及414之水平互連區段410之一另一更詳細俯視圖。圖6展示本發明之一項實施例中之二極體之配置之一電路。為將二極體作為一陣列來定址，二極體601已經佈局且連接為具有若干行及列之一個二維陣列。對應於每一二極體的係在圖6之左側上指示之垂直互連件與金屬觸點之一堆疊602，包含覆蓋有矽化物層416之多晶矽二極體412/414。在一項實施例中，複數個反相器603在陰極處連接至每一二極體行且充當用於選擇哪一行含有將測試之二極體及相關聯堆疊之一控制機構。複數個反相器604在陽極處連接至每一二極體列且充當用於選擇哪一列含有將測試之二極體及相關聯堆疊之一控制機構。一電壓源605連接至行反相器603，且一電壓槽606連接至列反相器604。在一項實施例中，電壓源605係4伏特，且電壓槽606係1伏特。每一行反相器603亦具有用於選擇反相器將路由電壓源605還是改為選擇一低電壓607之輸入。在一項實施例中，低電壓係接地。每一列反相器604亦具有用於選擇反相器將路由電壓槽606或還是改為選擇一高電壓608之輸入。在一項實施例中，高 電壓係5伏特。垂直互連件與觸點之堆疊602與行選擇器反相器603及二極體601串聯。
圖7展示測試器104將藉以接達晶片103以進行測試之構件。在一項實施例中，該測試器具有十個單獨測試頭701，每一測試頭能夠與其他測試頭701平行地測試一晶片103。每一測試頭701可透過一系列接腳來接達晶片103。複數個行位址位元702至710可用於定址待測試之堆疊之行。複數個列位址位元711至715可用於定址待測試之堆疊之列。一高電壓接腳716可用於將電力提供至晶片以及將一電壓提供至對應於不受測試之堆疊之二極體之陽極。一低電壓接腳717可用於將接地提供至晶片103以及將一電壓提供至對應於不受測試之堆疊之二極體之陰極。一電壓源接腳718可用於在一受測試二極體與堆疊組合之陰極側上提供一正電壓。一電壓槽接腳719可用於在一受測試二極體與堆疊組合之陽極側上提供相對小於電壓源之一電壓。一晶片啟用接腳720可用於啟用或停用電流之量測。測試頭701可藉由檢查至電壓源接腳718中之電流流動來量測電流。
在圖8中，如圖4A中所詳細展示之整個堆疊由參考符合802表示。圖8展示包括將二極體配置至一P+基板中、形成一雙極接面電晶體(此允許更多電流流動穿過堆疊)之一增強實施例。堆疊電阻計算之解析度隨著可流動穿過堆疊之電流量而增加。二極體與堆疊係串聯連接，且因此二極體充當可流動穿過堆疊之電流量之限制因素。
若藉由將一P+區401沈積至一N-井402中而形成之二極體本身配置於一P+基板405中，則形成一PNP電晶體801。藉由利用此電晶體來增加能夠流動穿過堆疊802之電流。如圖4中所展示，添加第二P+區406以透過電晶體之集極端子805來接達該電晶體。在一項實施例中，第二P+區連接至其他二極體與堆疊組合上之其他P+區。在一項實施例中，第二P+區連接至接地。形成二極體之第一P+區401將堆疊802 連接至電晶體之射極端子803。N-井402將二極體之陽極連接至電晶體基極端子804。
圖9示範此等元件之等效電路。導通體堆疊901與經共摻雜及經矽化多晶矽互連件410及二極體902與寄生電晶體903之組合串聯連接，二極體902與寄生電晶體903係並聯連接。自二極體902至電晶體903之基極中之少量電流之流動啟動電晶體903之正向模式，從而致使電流流動穿過電晶體。結果係較多電流可流動穿過堆疊901。只要矽化物層416係完整無損的，結構410即充當一低電阻導線互連件。只有當矽化物層410經不恰當形成(舉例來說，包括間隙或經斷裂)時，結構410才充當阻止任何電流流動之一經反向偏壓二極體。
可類似於在轉讓給申請人之美國專利US8,072,233及US7,919,973中所闡述之方法來執行根據各種實施例量測穿過垂直互連件與金屬觸點之一堆疊之電流的晶片操作，該等專利特此以引用的方式併入本文。
401‧‧‧P+區/第一P+區
402‧‧‧N-井
403‧‧‧堆疊連接導通體/連接導通體/導通體
404‧‧‧導線
405‧‧‧p+基板/P-井/基板
406‧‧‧額外P+區/第二P+區
410‧‧‧水平互連導線/互連導線/多晶矽互連件/水平多晶矽導線/多晶矽導線/測試結構/水平互連件/水平互連區段/結構/矽化物層
412‧‧‧多晶矽區段/區段/n+經摻雜區段
414‧‧‧多晶矽區段/區段/p+經摻雜區段
416‧‧‧矽化物層
420‧‧‧觸點
425‧‧‧導線/金屬層
425'‧‧‧導線/金屬導線
430‧‧‧場氧化物區

Claims (20)

  1. 一種用於對半導體製造進行程序監測之半導體晶片，其包括：複數個陣列，其進一步包括：複數個二極體，每一該二極體形成於該晶片中，每一該二極體與包括至少一個水平互連件之一堆疊相關聯，該堆疊與該二極體串聯連接以形成一個二極體堆疊組合，其中該水平互連件包括一經矽化多晶矽互連件，該經矽化多晶矽互連件包括互補經摻雜多晶矽區段以形成一經反向偏壓二極體。
  2. 如請求項1之半導體晶片，其中一個矽化物層形成於該互補經摻雜多晶矽之頂部上。
  3. 如請求項1之半導體晶片，其中該矽化物層係TiS2、CoSi2、NiSi或WSi2。
  4. 如請求項2之半導體晶片，其中該經矽化多晶矽由配置於該矽化物層之頂部上之第一導通體及第二導通體接觸，其中該第一導通體位於一p+經摻雜多晶矽區段上方且該第二導通體位於一n+經摻雜多晶矽區段上方。
  5. 如請求項1之半導體晶片，其中該堆疊進一步包括至少一個垂直互連件，該至少一個垂直互連件包括複數個導通體及金屬導線。
  6. 一種測試系統，其包括如請求項1之半導體，且進一步包括：複數個控制機構，其用於定址該等二極體，其中該等控制機構包括：用於將一相對高或低電壓施加至該陣列中之該等二極體堆疊組合之複數個行之一器件，其連接在該二極體堆疊組合之 一第一端處；及用於將一相對高或低電壓施加至該陣列中之該等二極體堆疊組合之複數個列之一器件，其連接在該二極體堆疊組合之一第二端處。
  7. 如請求項6之系統，其中該等控制機構係反相器。
  8. 如請求項6之系統，其中該等二極體係藉由至配置於一p型基板內之一n型井中之一第一p型半導體沈積而形成，該晶片進一步包括用於每一該二極體之複數個電連接，該複數個電連接包括一第二p型半導體至該p型基板中之沈積；且該等陣列進一步包括由該等電連接、該p型基板、該n型井及該等第一p型半導體沈積構成之複數個p-n-p寄生電晶體。
  9. 如請求項8之系統，其中該等寄生電晶體與該等二極體共用一實體位置，且該等寄生電晶體與該等二極體並聯連接。
  10. 如請求項6之系統，其中複數個p型半導體區毗鄰於每一該二極體而沈積，該等p型半導體區連接至毗鄰於該晶片之該基板中之該二極體之一電晶體的端子。
  11. 如請求項10之系統，其中毗鄰於一該陣列中之每一二極體之該等p型半導體區連接在一起。
  12. 如請求項10之系統，其中該等p型半導體區連接至一第一電壓，該電壓具有比可施加至二極體堆疊組合之一行之該高電壓低的一電位。
  13. 一種用於對半導體製造進行程序監測之系統，其包括：一半導體晶片，其進一步包括：複數個陣列，其進一步包括：複數個二極體，每一該二極體形成於該晶片中，每一該二極體與包括至少一個金屬觸點及至少一個水平互連件之一堆 疊相關聯，其中該水平互連件包括一經矽化多晶矽互連件，該經矽化多晶矽互連件包括互補經摻雜多晶矽區段以形成一經反向偏壓二極體，該堆疊與該二極體串聯連接以形成一個二極體堆疊組合；複數個控制機構，其用於定址該等二極體，其中該等控制機構包括：用於將一相對高或低電壓施加至該陣列中之該等二極體堆疊組合之複數個行之一器件，其連接在該二極體堆疊組合之一第一端處；用於將一相對高或低電壓施加至該陣列中之該等二極體堆疊組合之複數個列之一器件，其連接在該二極體堆疊組合之一第二端處，且其中該器件進一步可操作以量測穿過該二極體堆疊組合之一電流。
  14. 如請求項13之系統，其中該堆疊進一步包括至少一個垂直互連件，該至少一個垂直互連件包括複數個導通體及金屬導線。
  15. 如請求項13之系統，其中該等控制機構係反相器。
  16. 如請求項13之系統，其中該等二極體由該半導體晶片內之一p-n過渡面形成，該p-n過渡面由一n型井中之一第一p型半導體區域形成，其中該n型井配置於一p型基板中；該晶片進一步包括用於每一該二極體之複數個電連接，該複數個電連接包括一第二p型半導體至該p型基板中之沈積；且該等陣列進一步包括由該等電連接、該p型基板、該n型井及該等第一p型半導體沈積構成之複數個p-n-p寄生電晶體。
  17. 如請求項16之系統，其中該等寄生電晶體與該等二極體共用一實體位置，且該等寄生電晶體與該等二極體並聯連接。
  18. 如請求項13之系統，其中該半導體晶片進一步包括毗鄰於每一該二極體而配置之複數個p型半導體區，該等p型半導體區連接至毗鄰於該晶片之該基板中之該二極體之一電晶體的端子。
  19. 如請求項18之系統，其中毗鄰於一該陣列中之每一二極體之該等p型半導體區連接在一起。
  20. 如請求項18之系統，其中該等p型半導體區連接至一第一電壓，該電壓具有比可施加至二極體與堆疊組合之一行之該高電壓低的一電位。
TW103108874A 2013-03-14 2014-03-13 用於監測半導體製造之方法及裝置 TWI619186B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/831,101 US8878183B2 (en) 2013-03-14 2013-03-14 Method and apparatus for monitoring semiconductor fabrication
US13/831,101 2013-03-14

Publications (2)

Publication Number Publication Date
TW201448080A true TW201448080A (zh) 2014-12-16
TWI619186B TWI619186B (zh) 2018-03-21

Family

ID=50336571

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108874A TWI619186B (zh) 2013-03-14 2014-03-13 用於監測半導體製造之方法及裝置

Country Status (6)

Country Link
US (1) US8878183B2 (zh)
EP (1) EP2973673A1 (zh)
KR (1) KR20150132442A (zh)
CN (1) CN105144360B (zh)
TW (1) TWI619186B (zh)
WO (1) WO2014143586A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177053B2 (en) 2016-03-03 2019-01-08 Microchip Technology Incorporated Interconnect monitor utilizing both open and short detection
CN112103203B (zh) * 2020-11-10 2021-02-23 晶芯成(北京)科技有限公司 半导体测试结构及其形成方法、半导体器件的测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933591B1 (en) 2003-10-16 2005-08-23 Altera Corporation Electrically-programmable integrated circuit fuses and sensing circuits
KR100774789B1 (ko) 2006-11-21 2007-11-07 동부일렉트로닉스 주식회사 Ｃｍｏｓ의 실리사이드 공정 모니터링용 패턴 구조 및 그설계방법
KR100856311B1 (ko) 2007-06-14 2008-09-03 주식회사 동부하이텍 실리사이드 모니터링 패턴
US7919973B2 (en) 2007-06-22 2011-04-05 Microchip Technology Incorporated Method and apparatus for monitoring via's in a semiconductor fab
US8680653B2 (en) * 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
CN101370377A (zh) * 2008-07-11 2009-02-18 赵永先 利用可调节视频线进行芯片定位的方法
US8534302B2 (en) * 2008-12-09 2013-09-17 Microchip Technology Incorporated Prober cleaning block assembly

Also Published As

Publication number Publication date
CN105144360A (zh) 2015-12-09
KR20150132442A (ko) 2015-11-25
EP2973673A1 (en) 2016-01-20
US20140264333A1 (en) 2014-09-18
TWI619186B (zh) 2018-03-21
CN105144360B (zh) 2018-07-27
US8878183B2 (en) 2014-11-04
WO2014143586A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
KR101431708B1 (ko) 반도체 제조에 있어서의 비아 모니터링 장치 및 방법
US9966318B1 (en) System for electrical testing of through silicon vias (TSVs)
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
JP4774071B2 (ja) プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
US7825679B2 (en) Dielectric film and layer testing
JPS5928050B2 (ja) テスト構造体
US11996338B2 (en) Test structure and test method thereof
US20150067429A1 (en) Wafer-level gate stress testing
TWI619186B (zh) 用於監測半導體製造之方法及裝置
CN108292614B (zh) 利用断开及短路检测两者的互连监测
Hess et al. Passive multiplexer test structure for fast and accurate contact and via fail-rate evaluation
KR100935195B1 (ko) 반도체 소자의 테스트 패턴
US20080122446A1 (en) Test pattern
Agam et al. Yield improvement in dense EEPROM by bit mapping and experimental design
JP2014138150A (ja) 半導体装置の検査方法