TWI404152B - Immediate Damage Detection Method and Measurement of Porous Ultra - low Dielectric Materials - Google Patents

Description

多孔隙超低介電質材料即時損害偵測方法與量測器

本發明是有關於一種偵測方法與量測器，特別是指一種多孔隙超低介電質材料即時損害偵測方法與量測器。

在積體電路製造中，隨著元件尺寸不斷的縮小，電阻－電容遲滯效應(R－C delay)也日益嚴重，在90奈米之後的後段製程，已經到了不得不引進多孔隙超低介電質材料(Porous Low－k material)來降低電容與遲滯效應。然而，在前述後段製程中，有許多製程步驟會對多孔隙超低介電質材料造成損壞，例如在電漿沈積介電質保護層(cap)蝕刻(Etch)、光阻灰化(Ash)、原子層級(ALD)方式沈積銅擴散阻障層(Copper Diffusion Barrier)或是沈積銅線上方之介電質阻障層(Dielectric Barrier)...等製程，在這些製程中，反應氣體或先驅物(Precursor)都可能會滲透進多孔隙超低介電質材料中，而造成超低介電質材料損壞(Damage)，使得介電質材料之電容值(亦即介電係數)升高，進而又造成延遲效應。

但因在製程過程中，造成多孔隙超低介電質材料損壞的因素很複雜，氣體、電漿、先驅物、水氣等都是損壞原因，難以判定其個別影響以解決問題。傳統上，若要了解多孔隙超低介電質材料的損害，是在完成所有製程步驟之後，才測量多孔隙超低介電質材料製程之薄膜的總體介電常數(K effective Value)或電容值，當發現多孔隙低介電質材料損壞後，亦即介電常數值或電容值提高，才後知後覺的去嘗試尋找哪一道製程損壞了材料，且在找尋損壞主因時，往往因為許多連續且複雜的製程影響，而找不出個別製程對多孔隙介電材料的破壞力，更不易有效的想出改進方法，無形中也增加了研發的時間與成本。

因此，本發明之目的，即在提供一種可用以預先偵測哪些製程氣體或先驅物會對多孔隙超低介電質材料造成損害的量測器。

本發明之再一目的，在於提供一種以上述量測器預先偵測哪些製程氣體或先驅物，會對多孔隙超低介電質材料造成損害的偵測方法。

於是，本發明多孔隙超低介電質材料即時損害量測器，包含一第一導電層、一由多孔隙超低介電質材料製成且被覆固定於第一導電層上之絕緣層，及一與第一導電層相間隔地被覆固定於絕緣層上之第二導電層。

於是，本發明以上述量測器即時偵測多孔隙超低介電質材料損害的方法，包含以下步驟：(a)在一已知條件之預設環境中量測紀錄該量測器之電容值；(b)將步驟(a)之量測器置於一充滿製程氣體及/或先驅物之製程環境中；及(c)於步驟(b)之製程環境中即時量測該量測器隨時間變化之電容值。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例的詳細說明中，將可清楚的呈現。

如圖1所示，本發明多孔隙超低介電質材料即時損害量測器之較佳實施例，適用於預測多孔隙超低介電質材料(圖未示)在積體電路實際製程條件下，受各製程中之每一種氣體、電漿、先驅物、水氣...的損害程度。該量測器3包含一第一導電層31、一沉積被覆於第一導電層31頂面之絕緣層32，及一沉積被覆於絕緣層32頂面之第二導電層33，而構成『導電層－絕緣層－導電層』結構。

該第一導電層31是由半導體材料製成，例如矽基板。該絕緣層32是由有連結性多孔隙超低介電質材料製成，例如JSR公司之產品編號為LKD5109的產品，且具有多數相互連結性之孔隙320。該第二導電層33則是由導電金屬材料製成，例如鉭/氮化鉭(Ta/TaN)或鋁(Al)。且上述層狀導電層31、33與絕緣層32相配合構成一『半導體－絕緣體－金屬』結構的量測器3。

但實施時，第一導電層31亦可以由導電金屬材料製成，而使該量測器3變成『金屬－絕緣體－金屬』結構，且該等導電層31、33與絕緣層32之材質皆不以上述為限。本實施例之量測器3的該等層狀結構是藉由沉積方式製成，但因製作方式相當多，且非本發明之創作重點，因此不再詳述。

配合圖2、3，以下則繼續說明以本發明量測器3即時地偵測多孔隙超低介電質材料受製程氣體或先驅物損害的方法，該方法依序包含以下步驟：步驟(一)量測該量測器3之基準電容。將該量測器3置於一已知條件之預設環境401中，本實施例為真空環境，並將一電容量測裝置5之二導線51分別電連接於第一與第二導電層31、33，以該電容量測裝置5量測該量測器3在該預設環境401中的整體電容值(或介電係數)，並以該電容值(或介電係數)作為參考標準值。

步驟(二)量測該量測器3於製程環境中之電容值。於該預設環境401中，充填預定使用之單一種或多種相混合之氣體及/或先驅物，並使該環境處於一製程壓力與溫度條件下，而構成一製程環境402，同時以該電容量測裝置5即時地偵測該量測器3在每一時間之整體電容(或介電係數)變化。且實施時，亦可於在該製程環境402中加入電漿，並偵測在有無電漿情況下，量測器3之整體電容變化。

當所偵測到之量測器3電容值(或介電係數)比參考標準值大時，便表示在該製程壓力或電漿條件下，困於多孔隙超低介電質材料製成之絕緣層32的孔隙320中的製程氣體或先驅物，已損壞該絕緣層32。

因此，可藉由該量測器3之電容值變化情況，得知單一種或多種相混合之製程氣體及/或先驅物，在每一時間對多隙超低介電質材料的破壞程度，所以可更快速且直接地預測多孔隙超低介電質材料在實際積體電路製程環境402中，可能遭受製程氣體、先驅物或電漿破壞的情況。

另外，該量測器3除了可用於實際製程前的各種製程氣體與先驅物之預先測試外，亦可將該量測器3應用於實際量產製程中，用以即時監控各個製程所使用之氣體或先驅物，對積體電路所採用之多孔隙超低介電質材料的破壞情況，以避免突發情況發生。

歸納上述，透過該量測器3之該等導電層31、33與絕緣層32所構成之『半導體－絕緣體－金屬』或『金屬－絕緣體－金屬』結構的設計，以及該絕緣層32即為多孔隙超低介電質材料的設計，可藉由預先偵測該量測器3在積體電路製程環境中的整體電容值變化，而事先預測與評估出多孔隙超低介電質材料在實際製程中，可能受製程氣體或先驅物破壞的程度，且能以單一種或多種混合的氣體及/或先驅物分別判斷多孔隙超低介電質材料之損壞程度，進而可方便廠商妥善選擇更好的製程用氣體或先驅物，除了有助於改善製程，避免或降低積體電路損壞率外，還可節省晶片研發成本、縮短研發時間，並可用來即時監控量產製程，以防止具大損失。因此，確實可以達到本發明之目的。

惟以上所述者，僅為本發明之一較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

3．．．量測器

31．．．第一導電層

32．．．絕緣層

320．．．孔隙

33．．．第二導電層

401．．．預設環境

402．．．製程環境

5．．．電容量測裝置

51．．．導線

圖1是本發明多孔隙超低介電質材料即時損害量測器之一較佳實施例的結構示意圖；圖2是以一電容量測裝置量測該較佳實施例於一已知條件之預設環境中之電容值的示意圖；及圖3是類似圖2之視圖，說明該較佳實施例置於一充滿製程氣體或先驅物之製程環境中進行電容值量測的情況。

3．．．量測器

31．．．第一導電層

32．．．絕緣層

320．．．孔隙

33．．．第二導電層

Claims (11)

1. 一種多孔隙超低介電質材料即時損害量測器，包含：一第一導電層；一絕緣層，由多孔隙超低介電質材料製成且被覆固定於第一導電層上；及一第二導電層，與第一導電層相間隔地被覆固定於絕緣層頂面；其中，量測器置於一已知條件之環境，量測器與一電容量測裝置電性連接。
2. 依據申請專利範圍第1項所述之多孔隙超低介電質材料即時損害量測器，其中，該第一導電層是由半導體材料製成。
3. 依據申請專利範圍第2項所述之多孔隙超低介電質材料即時損害量測器，其中，該第一導電層為矽基板。
4. 依據申請專利範圍第1項所述之多孔隙超低介電質材料即時損害量測器，其中，第一導電層是由導電金屬材料製成。
5. 依據申請專利範圍第1、2、3或4項所述之多孔隙超低介電質材料即時損害量測器，其中，該第二導電層是由導電金屬材料製成。
6. 依據申請專利範圍第1、2、3或4項所述之多孔隙超低介電質材料即時損害量測器，其中，該絕緣層具有多數具連結性之孔隙。
7. 依據申請專利範圍第6項所述之多孔隙超低介電質材料 即時損害量測器，其中，該絕緣層是疊接固定於第一導電層頂面，而第二導電層是疊接固定於絕緣層頂面。
8. 依據申請專利範圍第7項所述之多孔隙超低介電質材料即時損害量測器，其中，該第二導電層是由導電金屬材料製成。
9. 一種多孔隙超低介電質材料即時損害偵測方法，包含以下步驟：(a)在一已知條件之預設環境中，以申請專利範圍第1項所述之量測器即時量測紀錄該量測器的電容值；(b)將步驟(a)所述量測器置於一充滿製程氣體及/或先驅物之製程環境中；及(c)於步驟(b)之製程環境中即時量測該量測器隨時間變化之電容值。
10. 依據申請專利範圍第9項所述之多孔隙超低介電質材料即時損害偵測方法，其中，步驟(b)之製程環境中充滿單一種類或多種類之製程氣體及/或先驅物。
11. 依據申請專利範圍第10項所述之多孔隙超低介電質材料即時損害偵測方法，其中，步驟(b)之製程環境中更具有電漿。