JPH11317398A - 半導体装置の製造方法及びエッチング装置 - Google Patents
半導体装置の製造方法及びエッチング装置Info
- Publication number
- JPH11317398A JPH11317398A JP11055701A JP5570199A JPH11317398A JP H11317398 A JPH11317398 A JP H11317398A JP 11055701 A JP11055701 A JP 11055701A JP 5570199 A JP5570199 A JP 5570199A JP H11317398 A JPH11317398 A JP H11317398A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- reverse bias
- junction
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 299
- 239000004065 semiconductor Substances 0.000 title claims abstract description 204
- 238000000034 method Methods 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 238000012544 monitoring process Methods 0.000 claims abstract description 28
- 238000005259 measurement Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 130
- 238000001020 plasma etching Methods 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 8
- 238000013459 approach Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 16
- 230000001133 acceleration Effects 0.000 abstract description 15
- 238000000137 annealing Methods 0.000 abstract description 15
- 230000001965 increasing effect Effects 0.000 abstract description 12
- 230000003287 optical effect Effects 0.000 abstract description 12
- 230000002250 progressing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000000523 sample Substances 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
- H01J37/32963—End-point detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】エッチング終点を正確に検出、あるいはエッチ
ングの進行状況を正確にモニタできる半導体装置の製造
方法を提供することを目的としている。 【解決手段】半導体基板１１に予め所定の深さのｐｎジ
ャンクション１２を形成し、このｐｎジャンクションに
逆バイアス電圧ＶＲ を印加して空乏層１６を生成す
る。そして、逆バイアス電流ＪＲ をモニタしつつ半導
体基板をエッチングし、逆バイアス電流が急激に上昇し
た点をエッチングの終点とすることを特徴とする。ｐｎ
ジャンクションの深さは、イオン注入時の加速エネルギ
ーやアニールによって正確に制御できるので、従来のい
かなる光学的な測定とも異なり、高い精度でエッチング
の終点を検知できる。エッチング工程の調整やエッチン
グ装置の反応室への大規模な測定機器の追加も不要であ
るので、エッチング装置の高コスト化を招くこともな
い。ＤＴやＳＴＩ構造のためのトレンチエッチングに好
適である。
ングの進行状況を正確にモニタできる半導体装置の製造
方法を提供することを目的としている。 【解決手段】半導体基板１１に予め所定の深さのｐｎジ
ャンクション１２を形成し、このｐｎジャンクションに
逆バイアス電圧ＶＲ を印加して空乏層１６を生成す
る。そして、逆バイアス電流ＪＲ をモニタしつつ半導
体基板をエッチングし、逆バイアス電流が急激に上昇し
た点をエッチングの終点とすることを特徴とする。ｐｎ
ジャンクションの深さは、イオン注入時の加速エネルギ
ーやアニールによって正確に制御できるので、従来のい
かなる光学的な測定とも異なり、高い精度でエッチング
の終点を検知できる。エッチング工程の調整やエッチン
グ装置の反応室への大規模な測定機器の追加も不要であ
るので、エッチング装置の高コスト化を招くこともな
い。ＤＴやＳＴＩ構造のためのトレンチエッチングに好
適である。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造工程におけるエッチング工程に係り、特にエッチング
の終点を正確に検出あるいはエッチングの深さを高精度
でモニタするための半導体装置の製造方法及びエッチン
グ装置に関する。
造工程におけるエッチング工程に係り、特にエッチング
の終点を正確に検出あるいはエッチングの深さを高精度
でモニタするための半導体装置の製造方法及びエッチン
グ装置に関する。
【０００２】
【従来の技術】半導体装置を製造する際には、配線や電
極として働く導電層のパターニング、コンタクトホール
やスルーホールの開孔、及び素子分離用の絶縁物や半導
体素子を埋め込み形成するためのトレンチの形成など様
々な工程でエッチングが行われている。このような種々
のエッチング工程において、従来はエッチングの終点検
出には、例えば（ａ）作業者の目視による方法、（ｂ）
エッチングの対象となる材料に対して高いエッチング選
択比を有する材料からなるストッパ層を用いてエッチン
グの進行を停止させる方法、（ｃ）予め測定した試料の
エッチング速度に基づいて進行中のエッチングの深さを
推定し、エッチング時間により深さを制御する方法、
（ｄ）エッチング時に発生するガスの量を測定して深さ
を推定する方法、（ｅ）探針によってエッチングの深さ
を直接測定する方法、（ｆ）レーザ光を照射して入射光
と反射光との行路差によるレーザ光の干渉を利用して深
さを測定する方法などで測定あるいは推定を行ってい
る。
極として働く導電層のパターニング、コンタクトホール
やスルーホールの開孔、及び素子分離用の絶縁物や半導
体素子を埋め込み形成するためのトレンチの形成など様
々な工程でエッチングが行われている。このような種々
のエッチング工程において、従来はエッチングの終点検
出には、例えば（ａ）作業者の目視による方法、（ｂ）
エッチングの対象となる材料に対して高いエッチング選
択比を有する材料からなるストッパ層を用いてエッチン
グの進行を停止させる方法、（ｃ）予め測定した試料の
エッチング速度に基づいて進行中のエッチングの深さを
推定し、エッチング時間により深さを制御する方法、
（ｄ）エッチング時に発生するガスの量を測定して深さ
を推定する方法、（ｅ）探針によってエッチングの深さ
を直接測定する方法、（ｆ）レーザ光を照射して入射光
と反射光との行路差によるレーザ光の干渉を利用して深
さを測定する方法などで測定あるいは推定を行ってい
る。
【０００３】ところで、近年、高集積化された半導体装
置、例えばＤＲＡＭではＳＴＩ（ｓｈａｌｌｏｗ ｔｒ
ｅｎｃｈ ｉｓｏｌａｔｉｏｎ）構造やＤＴ（ｄｅｅｐ
ｔｒｅｎｃｈ）構造が注目されている。ＳＴＩ構造の
ＤＲＡＭでは、半導体基板に浅いトレンチを形成して絶
縁物を埋め込むことにより、素子分離を行っている。ま
た、ＤＴ構造のＤＲＡＭでは、半導体基板の主表面に深
いトレンチを形成し、このトレンチ内にキャパシタ電極
を埋め込み形成することにより、チップ占有面積を増大
させることなく大きな容量を確保している。これらＳＴ
Ｉ構造やＤＴ構造を形成するためには、エッチングによ
って微細で且つ高精度なトレンチを形成する技術が必要
である。
置、例えばＤＲＡＭではＳＴＩ（ｓｈａｌｌｏｗ ｔｒ
ｅｎｃｈ ｉｓｏｌａｔｉｏｎ）構造やＤＴ（ｄｅｅｐ
ｔｒｅｎｃｈ）構造が注目されている。ＳＴＩ構造の
ＤＲＡＭでは、半導体基板に浅いトレンチを形成して絶
縁物を埋め込むことにより、素子分離を行っている。ま
た、ＤＴ構造のＤＲＡＭでは、半導体基板の主表面に深
いトレンチを形成し、このトレンチ内にキャパシタ電極
を埋め込み形成することにより、チップ占有面積を増大
させることなく大きな容量を確保している。これらＳＴ
Ｉ構造やＤＴ構造を形成するためには、エッチングによ
って微細で且つ高精度なトレンチを形成する技術が必要
である。
【０００４】しかしながら、上述した（ａ）〜（ｆ）の
エッチング終点検出方法は、いずれもＳＴＩ構造やＤＴ
構造を採用した２５６Ｍビット以上のＤＲＡＭで要求さ
れるような十分高い精度でエッチングの終点を検出する
のが困難であったり、大規模な測定装置が必要になって
エッチング装置のコストが高くなるという問題がある。
例えば（ａ）の方法ではエッチングの深さを正確に判断
することは困難であり、特にＤＴ構造のようにアスペク
ト比の高いエッチングが要求される場合には終点を判断
するのはほとんど不可能である。半導体基板を直接エッ
チングしてトレンチを形成するので（ｂ）の方法は適用
できない。また、（ｃ），（ｄ）の方法は推定または間
接的な測定であるため、製造ばらつきなどによる影響を
受けやすく、やはり要求されるような高い精度は得られ
ない。（ｅ）の方法ではエッチングと同時に測定を行う
ことができず、且つ微細で深いトレンチの測定は困難で
ある。更に、（ｆ）の方法は深さを直接測定するので精
度は高いが、エッチング装置にレーザ光を用いた測定装
置を付加しなければならず装置が高価になる。
エッチング終点検出方法は、いずれもＳＴＩ構造やＤＴ
構造を採用した２５６Ｍビット以上のＤＲＡＭで要求さ
れるような十分高い精度でエッチングの終点を検出する
のが困難であったり、大規模な測定装置が必要になって
エッチング装置のコストが高くなるという問題がある。
例えば（ａ）の方法ではエッチングの深さを正確に判断
することは困難であり、特にＤＴ構造のようにアスペク
ト比の高いエッチングが要求される場合には終点を判断
するのはほとんど不可能である。半導体基板を直接エッ
チングしてトレンチを形成するので（ｂ）の方法は適用
できない。また、（ｃ），（ｄ）の方法は推定または間
接的な測定であるため、製造ばらつきなどによる影響を
受けやすく、やはり要求されるような高い精度は得られ
ない。（ｅ）の方法ではエッチングと同時に測定を行う
ことができず、且つ微細で深いトレンチの測定は困難で
ある。更に、（ｆ）の方法は深さを直接測定するので精
度は高いが、エッチング装置にレーザ光を用いた測定装
置を付加しなければならず装置が高価になる。
【０００５】上記のような問題を解決するため、電気的
にエッチングの終点を検出する方法として、米国特許第
５，１７３，１４９号には、ｎ型不純物層上への陽極酸
化膜の形成によってエッチング電流がゼロに到達したと
きに、ｐ型不純物層のエッチングを停止する技術が開示
されている。また、米国特許第４，３５８，３３８号に
は、エッチング対象のエッチング電流を検出して終点を
検出する技術が開示されている。更に、特開昭６０−１
６７３３２号公報にはエッチングすべき溝と同じ深さに
延びる不純物層を形成し、上記溝をまたぐように一対の
測定針を当てて電気抵抗を測定し、抵抗が急増した時点
でエッチングを停止する技術が開示されている。
にエッチングの終点を検出する方法として、米国特許第
５，１７３，１４９号には、ｎ型不純物層上への陽極酸
化膜の形成によってエッチング電流がゼロに到達したと
きに、ｐ型不純物層のエッチングを停止する技術が開示
されている。また、米国特許第４，３５８，３３８号に
は、エッチング対象のエッチング電流を検出して終点を
検出する技術が開示されている。更に、特開昭６０−１
６７３３２号公報にはエッチングすべき溝と同じ深さに
延びる不純物層を形成し、上記溝をまたぐように一対の
測定針を当てて電気抵抗を測定し、抵抗が急増した時点
でエッチングを停止する技術が開示されている。
【０００６】しかしながら、上記米国特許第５，１７
３，１４９号に開示されている技術はウェットエッチン
グに適用するものであり、ＳＴＩ構造やＤＴ構造を形成
するために必要な異方性エッチング、例えばＲＩＥ（Ｒ
ｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）には適用で
きない。また、米国特許第４，３５８，３３８号に開示
されている技術では、エッチングの対象物を流れる電流
を計測してエッチングの終点を検出しているが、電流供
給源としてエッチングプラズマを用いているため、ＤＴ
構造のような微細で深い（アスペクト比の高い）トレン
チでは電流レベルが小さくなって検出が困難になる。更
に、特開昭６０−１６７３３２号公報に開示されている
技術では、溝を挟むように一対の測定針を当てる必要が
あり、穴状のトレンチが形成されるＳＴＩ構造やＤＴ構
造には不純物層に多数の電流経路が残存してしまうため
適用できない。
３，１４９号に開示されている技術はウェットエッチン
グに適用するものであり、ＳＴＩ構造やＤＴ構造を形成
するために必要な異方性エッチング、例えばＲＩＥ（Ｒ
ｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）には適用で
きない。また、米国特許第４，３５８，３３８号に開示
されている技術では、エッチングの対象物を流れる電流
を計測してエッチングの終点を検出しているが、電流供
給源としてエッチングプラズマを用いているため、ＤＴ
構造のような微細で深い（アスペクト比の高い）トレン
チでは電流レベルが小さくなって検出が困難になる。更
に、特開昭６０−１６７３３２号公報に開示されている
技術では、溝を挟むように一対の測定針を当てる必要が
あり、穴状のトレンチが形成されるＳＴＩ構造やＤＴ構
造には不純物層に多数の電流経路が残存してしまうため
適用できない。
【０００７】
【発明が解決しようとする課題】上記のように従来の半
導体装置の製造方法は、エッチング終点を正確に検出、
あるいはエッチングの進行状況を正確にモニタできない
という問題があった。
導体装置の製造方法は、エッチング終点を正確に検出、
あるいはエッチングの進行状況を正確にモニタできない
という問題があった。
【０００８】また、従来の半導体装置の製造方法は、Ｓ
ＴＩ構造やＤＴ構造のように微細で且つ高精度なトレン
チが要求されるエッチングの終点検出、あるいはエッチ
ングの進行状況のモニタが正確にできないという問題が
あった。
ＴＩ構造やＤＴ構造のように微細で且つ高精度なトレン
チが要求されるエッチングの終点検出、あるいはエッチ
ングの進行状況のモニタが正確にできないという問題が
あった。
【０００９】更に、従来のエッチング装置は、エッチン
グの深さを正確にモニタしようとすると測定装置を付加
しなければならず、エッチング装置が高価になるという
問題があった。
グの深さを正確にモニタしようとすると測定装置を付加
しなければならず、エッチング装置が高価になるという
問題があった。
【００１０】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、エッチング終点
を正確に検出、あるいはエッチングの進行状況を正確に
モニタできる半導体装置の製造方法を提供することにあ
る。
れたもので、その目的とするところは、エッチング終点
を正確に検出、あるいはエッチングの進行状況を正確に
モニタできる半導体装置の製造方法を提供することにあ
る。
【００１１】また、この発明の他の目的は、微細で且つ
高精度なトレンチが要求されるＳＴＩ構造やＤＴ構造を
形成する際のエッチングの終点の検出、あるいはエッチ
ングの進行状況の正確なモニタを行うのに好適な半導体
装置の製造方法を提供することにある。
高精度なトレンチが要求されるＳＴＩ構造やＤＴ構造を
形成する際のエッチングの終点の検出、あるいはエッチ
ングの進行状況の正確なモニタを行うのに好適な半導体
装置の製造方法を提供することにある。
【００１２】この発明の更に他の目的は、装置の高コス
ト化を招くことなく正確なエッチング終点の検出やエッ
チングの深さのモニタができるエッチング装置を提供す
ることにある。
ト化を招くことなく正確なエッチング終点の検出やエッ
チングの深さのモニタができるエッチング装置を提供す
ることにある。
【００１３】
【課題を解決するための手段】この発明の請求項１に記
載した半導体装置の製造方法は、半導体基体のエッチン
グ予定領域におけるエッチングの予定の深さにｐｎジャ
ンクションを形成し、このｐｎジャンクションに逆バイ
アス電圧を与えて空乏層を生成し、前記ｐｎジャンクシ
ョンを介して流れる逆バイアス電流をモニタしつつ前記
半導体基体をエッチングし、前記逆バイアス電流が急激
に上昇した点をエッチングの終点とすることを特徴とし
ている。
載した半導体装置の製造方法は、半導体基体のエッチン
グ予定領域におけるエッチングの予定の深さにｐｎジャ
ンクションを形成し、このｐｎジャンクションに逆バイ
アス電圧を与えて空乏層を生成し、前記ｐｎジャンクシ
ョンを介して流れる逆バイアス電流をモニタしつつ前記
半導体基体をエッチングし、前記逆バイアス電流が急激
に上昇した点をエッチングの終点とすることを特徴とし
ている。
【００１４】また、この発明の請求項２に記載した半導
体装置の製造方法は、半導体基体におけるエッチング予
定領域に異なる深さの複数のｐｎジャンクションを形成
し、これらｐｎジャンクションにそれぞれ逆バイアス電
圧を与えて空乏層を生成し、前記複数のｐｎジャンクシ
ョンを介して流れる逆バイアス電流をそれぞれ測定しつ
つ前記半導体基体をエッチングし、前記各ｐｎジャンク
ションを介して流れる逆バイアス電流が急激に上昇する
点をそれぞれ検知してエッチング領域の深さをモニタす
ることを特徴としている。
体装置の製造方法は、半導体基体におけるエッチング予
定領域に異なる深さの複数のｐｎジャンクションを形成
し、これらｐｎジャンクションにそれぞれ逆バイアス電
圧を与えて空乏層を生成し、前記複数のｐｎジャンクシ
ョンを介して流れる逆バイアス電流をそれぞれ測定しつ
つ前記半導体基体をエッチングし、前記各ｐｎジャンク
ションを介して流れる逆バイアス電流が急激に上昇する
点をそれぞれ検知してエッチング領域の深さをモニタす
ることを特徴としている。
【００１５】この発明の請求項３に記載した半導体装置
の製造方法は、半導体基体のモニタ領域に所定の深さの
ｐｎジャンクションを形成し、このｐｎジャンクション
に逆バイアス電圧を与えて空乏層を生成し、前記ｐｎジ
ャンクションを介して流れる逆バイアス電流を測定しつ
つ前記半導体基体の前記モニタ領域及びエッチングすべ
き領域をエッチングし、前記逆バイアス電流が急激に上
昇した点をエッチングの終点とすることを特徴としてい
る。
の製造方法は、半導体基体のモニタ領域に所定の深さの
ｐｎジャンクションを形成し、このｐｎジャンクション
に逆バイアス電圧を与えて空乏層を生成し、前記ｐｎジ
ャンクションを介して流れる逆バイアス電流を測定しつ
つ前記半導体基体の前記モニタ領域及びエッチングすべ
き領域をエッチングし、前記逆バイアス電流が急激に上
昇した点をエッチングの終点とすることを特徴としてい
る。
【００１６】更に、この発明の請求項４に記載した半導
体装置の製造方法は、半導体基体のモニタ領域に所定の
深さのｐｎジャンクションを形成し、このｐｎジャンク
ションに逆バイアス電圧を与えて空乏層を生成し、前記
ｐｎジャンクションを介して流れる逆バイアス電流を測
定しつつ前記半導体基体の前記モニタ領域とエッチング
すべき領域をエッチングし、前記逆バイアス電流が急激
に上昇した点を検知し、引き続きエッチングを進行させ
て前記逆バイアス電流の急激な上昇点の検知時のモニタ
領域の深さに基づいてエッチングの深さを制御すること
を特徴としている。
体装置の製造方法は、半導体基体のモニタ領域に所定の
深さのｐｎジャンクションを形成し、このｐｎジャンク
ションに逆バイアス電圧を与えて空乏層を生成し、前記
ｐｎジャンクションを介して流れる逆バイアス電流を測
定しつつ前記半導体基体の前記モニタ領域とエッチング
すべき領域をエッチングし、前記逆バイアス電流が急激
に上昇した点を検知し、引き続きエッチングを進行させ
て前記逆バイアス電流の急激な上昇点の検知時のモニタ
領域の深さに基づいてエッチングの深さを制御すること
を特徴としている。
【００１７】更にまた、この発明の請求項５に記載した
半導体装置の製造方法は、半導体基体におけるモニタ領
域に異なる深さの複数のｐｎジャンクションを形成し、
これらｐｎジャンクションにそれぞれ逆バイアス電圧を
与えて空乏層を生成し、前記複数のｐｎジャンクション
を介して流れる逆バイアス電流をそれぞれモニタしつ
つ、前記半導体基体をエッチングし、前記各ｐｎジャン
クションを介して流れる逆バイアス電流が急激に上昇す
る点をそれぞれ検知することによりエッチングの深さを
モニタすることを特徴としている。
半導体装置の製造方法は、半導体基体におけるモニタ領
域に異なる深さの複数のｐｎジャンクションを形成し、
これらｐｎジャンクションにそれぞれ逆バイアス電圧を
与えて空乏層を生成し、前記複数のｐｎジャンクション
を介して流れる逆バイアス電流をそれぞれモニタしつ
つ、前記半導体基体をエッチングし、前記各ｐｎジャン
クションを介して流れる逆バイアス電流が急激に上昇す
る点をそれぞれ検知することによりエッチングの深さを
モニタすることを特徴としている。
【００１８】請求項６に示すように、請求項１ないし５
いずれか１つの項に記載の半導体装置の製造方法におい
て、前記半導体基体のエッチングは、ＲＩＥ（Ｒｅａｃ
ｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）であることを特徴
とする。
いずれか１つの項に記載の半導体装置の製造方法におい
て、前記半導体基体のエッチングは、ＲＩＥ（Ｒｅａｃ
ｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）であることを特徴
とする。
【００１９】請求項７に示すように、請求項６に記載の
半導体装置の製造方法において、前記エッチングの後
に、前記半導体基体のＲＩＥによってエッチング表面に
形成されたダメージを除去するためのＣＤＥ（Ｃｈｅｍ
ｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）工程を更に具備す
ることを特徴とする。
半導体装置の製造方法において、前記エッチングの後
に、前記半導体基体のＲＩＥによってエッチング表面に
形成されたダメージを除去するためのＣＤＥ（Ｃｈｅｍ
ｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）工程を更に具備す
ることを特徴とする。
【００２０】請求項８に示すように、請求項７に記載の
半導体装置の製造方法において、前記ＣＤＥ工程の終点
を、前記逆バイアス電流の測定によって決定することを
特徴とする。
半導体装置の製造方法において、前記ＣＤＥ工程の終点
を、前記逆バイアス電流の測定によって決定することを
特徴とする。
【００２１】請求項９に示すように、請求項１ないし８
いずれか１つの項に記載の半導体装置の製造方法におい
て、前記ｐｎジャンクションとして、前記半導体基体
と、この半導体基体中に形成されたウェル領域との接合
を用いることを特徴とする。
いずれか１つの項に記載の半導体装置の製造方法におい
て、前記ｐｎジャンクションとして、前記半導体基体
と、この半導体基体中に形成されたウェル領域との接合
を用いることを特徴とする。
【００２２】請求項１０に示すように、請求項３ないし
５いずれか１つの項に記載の半導体装置の製造方法にお
いて、前記モニタ領域は、前記半導体基体における半導
体素子が形成されない周辺領域であることを特徴とす
る。
５いずれか１つの項に記載の半導体装置の製造方法にお
いて、前記モニタ領域は、前記半導体基体における半導
体素子が形成されない周辺領域であることを特徴とす
る。
【００２３】請求項１１に示すように、請求項３ないし
５いずれか１つの項に記載の半導体装置の製造方法にお
いて、前記モニタ領域は、前記半導体基体のダイシング
ライン上であることを特徴とする。
５いずれか１つの項に記載の半導体装置の製造方法にお
いて、前記モニタ領域は、前記半導体基体のダイシング
ライン上であることを特徴とする。
【００２４】この発明の請求項１２に記載した半導体装
置の製造方法は、半導体基板におけるディープトレンチ
の形成予定領域にｐｎジャンクションを形成する工程
と、前記半導体基板にディープトレンチを形成するため
のマスクを形成する工程と、前記ｐｎジャンクションに
逆バイアス電圧を与えて空乏層を生成する工程と、前記
ｐｎジャンクションを介して流れる逆バイアス電流を測
定しつつ、前記マスクを介して前記半導体基板を異方性
エッチングしてディープトレンチを形成する工程と、前
記逆バイアス電流が急激に上昇した点を検知して異方性
エッチングを終了する工程とを具備することを特徴とし
ている。
置の製造方法は、半導体基板におけるディープトレンチ
の形成予定領域にｐｎジャンクションを形成する工程
と、前記半導体基板にディープトレンチを形成するため
のマスクを形成する工程と、前記ｐｎジャンクションに
逆バイアス電圧を与えて空乏層を生成する工程と、前記
ｐｎジャンクションを介して流れる逆バイアス電流を測
定しつつ、前記マスクを介して前記半導体基板を異方性
エッチングしてディープトレンチを形成する工程と、前
記逆バイアス電流が急激に上昇した点を検知して異方性
エッチングを終了する工程とを具備することを特徴とし
ている。
【００２５】また、この発明の請求項１３に記載した半
導体装置の製造方法は、半導体基板におけるモニタ領域
にｐｎジャンクションを形成する工程と、前記半導体基
板に前記モニタ領域及びディープトレンチ領域のエッチ
ングを行うためのマスクを形成する工程と、前記ｐｎジ
ャンクションに逆バイアス電圧を与えて空乏層を生成す
る工程と、前記ｐｎジャンクションを介して流れる逆バ
イアス電流を測定しつつ、前記マスクを介して前記モニ
タ領域及びディープトレンチ領域を異方性エッチングす
る工程と、前記逆バイアス電流が急激に上昇した点を検
知し、前記モニタ領域のエッチングレートからディープ
トレンチの異方性エッチングの終点を予測する工程とを
具備することを特徴としている。
導体装置の製造方法は、半導体基板におけるモニタ領域
にｐｎジャンクションを形成する工程と、前記半導体基
板に前記モニタ領域及びディープトレンチ領域のエッチ
ングを行うためのマスクを形成する工程と、前記ｐｎジ
ャンクションに逆バイアス電圧を与えて空乏層を生成す
る工程と、前記ｐｎジャンクションを介して流れる逆バ
イアス電流を測定しつつ、前記マスクを介して前記モニ
タ領域及びディープトレンチ領域を異方性エッチングす
る工程と、前記逆バイアス電流が急激に上昇した点を検
知し、前記モニタ領域のエッチングレートからディープ
トレンチの異方性エッチングの終点を予測する工程とを
具備することを特徴としている。
【００２６】請求項１４に示すように、請求項１２また
は１３に記載の半導体装置の製造方法において、前記デ
ィープトレンチの異方性エッチングの終了後に、前記ｐ
ｎジャンクションを介して流れる逆バイアス電流を測定
しつつ、前記ディープトレンチ内を等方性エッチングす
る工程を更に具備し、前記逆バイアス電流が初期値に近
づいたときに前記等方性エッチングを終了することを特
徴とする。
は１３に記載の半導体装置の製造方法において、前記デ
ィープトレンチの異方性エッチングの終了後に、前記ｐ
ｎジャンクションを介して流れる逆バイアス電流を測定
しつつ、前記ディープトレンチ内を等方性エッチングす
る工程を更に具備し、前記逆バイアス電流が初期値に近
づいたときに前記等方性エッチングを終了することを特
徴とする。
【００２７】請求項１５に示すように、請求項１２ない
し１４いずれか１つの項に記載の半導体装置の製造方法
において、前記ディープトレンチを絶縁物で埋め込む工
程を更に具備することを特徴とする。
し１４いずれか１つの項に記載の半導体装置の製造方法
において、前記ディープトレンチを絶縁物で埋め込む工
程を更に具備することを特徴とする。
【００２８】請求項１６に示すように、請求項１２ない
し１４いずれか１つの項に記載の半導体装置の製造方法
において、前記ディープトレンチ内に半導体素子を埋め
込み形成する工程を更に具備することを特徴とする。
し１４いずれか１つの項に記載の半導体装置の製造方法
において、前記ディープトレンチ内に半導体素子を埋め
込み形成する工程を更に具備することを特徴とする。
【００２９】請求項１７に示すように、請求項１２ない
し１６いずれか１つの項に記載の半導体装置の製造方法
において、前記半導体基板の主表面領域に半導体素子を
形成する工程を更に具備することを特徴とする。
し１６いずれか１つの項に記載の半導体装置の製造方法
において、前記半導体基板の主表面領域に半導体素子を
形成する工程を更に具備することを特徴とする。
【００３０】更に、この発明の請求項１８に記載した半
導体装置の製造方法は、半導体基板におけるシャロート
レンチの形成予定領域にｐｎジャンクションを形成する
工程と、前記半導体基板にシャロートレンチを形成する
ためのマスクを形成する工程と、前記ｐｎジャンクショ
ンに逆バイアス電圧を与えて空乏層を生成する工程と、
前記ｐｎジャンクションを介して流れる逆バイアス電流
をモニタしつつ、前記マスクを介して前記半導体基板を
異方性エッチングする工程と、前記逆バイアス電流が急
激に上昇した点を検知して異方性エッチングを終了する
工程とを具備することを特徴としている。
導体装置の製造方法は、半導体基板におけるシャロート
レンチの形成予定領域にｐｎジャンクションを形成する
工程と、前記半導体基板にシャロートレンチを形成する
ためのマスクを形成する工程と、前記ｐｎジャンクショ
ンに逆バイアス電圧を与えて空乏層を生成する工程と、
前記ｐｎジャンクションを介して流れる逆バイアス電流
をモニタしつつ、前記マスクを介して前記半導体基板を
異方性エッチングする工程と、前記逆バイアス電流が急
激に上昇した点を検知して異方性エッチングを終了する
工程とを具備することを特徴としている。
【００３１】この発明の請求項１９に記載した半導体装
置の製造方法は、半導体基板におけるモニタ領域にｐｎ
ジャンクションを形成する工程と、前記半導体基板に前
記モニタ領域及びシャロートレンチのエッチングを行う
ためのマスクを形成する工程と、前記ｐｎジャンクショ
ンに逆バイアス電圧を与えて空乏層を生成する工程と、
前記ｐｎジャンクションを介して流れる逆バイアス電流
を測定しつつ、前記マスクを介して前記モニタ領域及び
前記シャロートレンチ形成領域を異方性エッチングする
工程と、前記逆バイアス電流が急激に上昇した点を検知
し、前記シャロートレンチの異方性エッチングを終了す
る工程とを具備することを特徴としている。
置の製造方法は、半導体基板におけるモニタ領域にｐｎ
ジャンクションを形成する工程と、前記半導体基板に前
記モニタ領域及びシャロートレンチのエッチングを行う
ためのマスクを形成する工程と、前記ｐｎジャンクショ
ンに逆バイアス電圧を与えて空乏層を生成する工程と、
前記ｐｎジャンクションを介して流れる逆バイアス電流
を測定しつつ、前記マスクを介して前記モニタ領域及び
前記シャロートレンチ形成領域を異方性エッチングする
工程と、前記逆バイアス電流が急激に上昇した点を検知
し、前記シャロートレンチの異方性エッチングを終了す
る工程とを具備することを特徴としている。
【００３２】請求項２０に示すように、請求項１８また
は１９に記載の半導体装置の製造方法において、前記シ
ャロートレンチの異方性エッチングの終了後に、前記ｐ
ｎジャンクションを介して流れる逆バイアス電流を測定
しつつ、前記シャロートレンチ内を等方性エッチングす
る工程を更に具備し、前記逆バイアス電流が初期値に近
づいたときに前記等方性エッチングを終了することを特
徴とする。
は１９に記載の半導体装置の製造方法において、前記シ
ャロートレンチの異方性エッチングの終了後に、前記ｐ
ｎジャンクションを介して流れる逆バイアス電流を測定
しつつ、前記シャロートレンチ内を等方性エッチングす
る工程を更に具備し、前記逆バイアス電流が初期値に近
づいたときに前記等方性エッチングを終了することを特
徴とする。
【００３３】請求項２１に示すように、請求項１８ない
し２０いずれか１つの項に記載の半導体装置の製造方法
において、前記シャロートレンチ内に絶縁物を埋め込み
形成する工程を更に具備することを特徴とする。
し２０いずれか１つの項に記載の半導体装置の製造方法
において、前記シャロートレンチ内に絶縁物を埋め込み
形成する工程を更に具備することを特徴とする。
【００３４】請求項２２に示すように、請求項１８ない
し２１いずれか１つの項に記載の半導体装置の製造方法
において、前記シャロートレンチで区画されて形成され
た素子領域の前記半導体基板の主表面領域中に半導体素
子を形成する工程を更に具備することを特徴とする。
し２１いずれか１つの項に記載の半導体装置の製造方法
において、前記シャロートレンチで区画されて形成され
た素子領域の前記半導体基板の主表面領域中に半導体素
子を形成する工程を更に具備することを特徴とする。
【００３５】更に、この発明の請求項２３に記載したエ
ッチング装置は、半導体基体が収容される反応室と、前
記反応室内にエッチングのための反応性ガスを供給する
ガス供給手段と、前記反応室内に供給された反応性ガス
をプラズマ化するプラズマ生成手段と、前記半導体基体
のエッチング予定領域に形成されたｐｎジャンクション
に逆バイアス電圧を与えて空乏層を生成する電圧印加手
段と、前記ｐｎジャンクションを介して流れる逆バイア
ス電流を測定する電流測定手段と、前記電流測定手段に
よる前記逆バイアス電流の急激な上昇を検知して、前記
ガス供給手段による反応性ガスの供給、及びプラズマ生
成手段によるプラズマの生成の少なくとも一方を停止す
る制御手段とを具備することを特徴としている。
ッチング装置は、半導体基体が収容される反応室と、前
記反応室内にエッチングのための反応性ガスを供給する
ガス供給手段と、前記反応室内に供給された反応性ガス
をプラズマ化するプラズマ生成手段と、前記半導体基体
のエッチング予定領域に形成されたｐｎジャンクション
に逆バイアス電圧を与えて空乏層を生成する電圧印加手
段と、前記ｐｎジャンクションを介して流れる逆バイア
ス電流を測定する電流測定手段と、前記電流測定手段に
よる前記逆バイアス電流の急激な上昇を検知して、前記
ガス供給手段による反応性ガスの供給、及びプラズマ生
成手段によるプラズマの生成の少なくとも一方を停止す
る制御手段とを具備することを特徴としている。
【００３６】この発明の請求項２４に記載したエッチン
グ装置は、半導体基体が収容される反応室と、前記反応
室内にエッチングのための反応性ガスを供給するガス供
給手段と、前記反応室内に供給された反応性ガスをプラ
ズマ化するプラズマ生成手段と、前記半導体基体のモニ
タ領域に形成されたｐｎジャンクションに逆バイアス電
圧を与えて空乏層を生成する電圧印加手段と、前記ｐｎ
ジャンクションを介して流れる逆バイアス電流を測定す
る電流測定手段と、前記電流測定手段による前記逆バイ
アス電流の急激な上昇の検知に基づいて、前記ガス供給
手段による反応性ガスの供給、及びプラズマ生成手段に
よるプラズマの生成の少なくとも一方を停止する制御手
段とを具備することを特徴としている。
グ装置は、半導体基体が収容される反応室と、前記反応
室内にエッチングのための反応性ガスを供給するガス供
給手段と、前記反応室内に供給された反応性ガスをプラ
ズマ化するプラズマ生成手段と、前記半導体基体のモニ
タ領域に形成されたｐｎジャンクションに逆バイアス電
圧を与えて空乏層を生成する電圧印加手段と、前記ｐｎ
ジャンクションを介して流れる逆バイアス電流を測定す
る電流測定手段と、前記電流測定手段による前記逆バイ
アス電流の急激な上昇の検知に基づいて、前記ガス供給
手段による反応性ガスの供給、及びプラズマ生成手段に
よるプラズマの生成の少なくとも一方を停止する制御手
段とを具備することを特徴としている。
【００３７】請求項１のような製造方法によれば、半導
体基体のエッチング予定領域に予め形成したｐｎジャン
クションの空乏層をエッチング終点のセンサとして用い
るので、従来のいかなる光学的な測定とも異なり、ＳＴ
Ｉ構造やＤＴ構造を含む全てのエッチング工程に適用で
きる。しかも、ｐｎジャンクション（空乏層）の深さ
は、イオン注入時の加速エネルギーやアニールによって
正確に制御できるので、高い精度でエッチングの終点を
検知できる。また、ウェーハ（半導体基体）上には電圧
を印加するための電極以外には何等付加する必要がな
く、エッチング工程の調整やエッチング装置の反応室へ
の大規模な測定機器の追加も不要であるので、エッチン
グ装置の高コスト化を招くこともない。
体基体のエッチング予定領域に予め形成したｐｎジャン
クションの空乏層をエッチング終点のセンサとして用い
るので、従来のいかなる光学的な測定とも異なり、ＳＴ
Ｉ構造やＤＴ構造を含む全てのエッチング工程に適用で
きる。しかも、ｐｎジャンクション（空乏層）の深さ
は、イオン注入時の加速エネルギーやアニールによって
正確に制御できるので、高い精度でエッチングの終点を
検知できる。また、ウェーハ（半導体基体）上には電圧
を印加するための電極以外には何等付加する必要がな
く、エッチング工程の調整やエッチング装置の反応室へ
の大規模な測定機器の追加も不要であるので、エッチン
グ装置の高コスト化を招くこともない。
【００３８】請求項２のような製造方法によれば、半導
体基体のエッチング予定領域に形成した異なる深さの複
数のｐｎジャンクションの空乏層をそれぞれエッチング
の深さを検知するためのセンサとして用いるので、エッ
チングの進行状況を正確にモニタできる。しかも、従来
のいかなる光学的な測定とも異なり、ＳＴＩ構造やＤＴ
構造を含む全てのエッチング工程に適用できる。上記複
数のｐｎジャンクションの深さは、イオン注入時の加速
エネルギーやアニールによってそれぞれ正確に制御でき
るので、高い精度でエッチングの進行状況をモニタでき
る。また、ウェーハ（半導体基体）上には電圧を印加す
るための電極以外には何等付加する必要がなく、エッチ
ング工程の調整やエッチング装置の反応室への大規模な
測定機器の追加も不要であるので、エッチング装置の高
コスト化を招くこともない。
体基体のエッチング予定領域に形成した異なる深さの複
数のｐｎジャンクションの空乏層をそれぞれエッチング
の深さを検知するためのセンサとして用いるので、エッ
チングの進行状況を正確にモニタできる。しかも、従来
のいかなる光学的な測定とも異なり、ＳＴＩ構造やＤＴ
構造を含む全てのエッチング工程に適用できる。上記複
数のｐｎジャンクションの深さは、イオン注入時の加速
エネルギーやアニールによってそれぞれ正確に制御でき
るので、高い精度でエッチングの進行状況をモニタでき
る。また、ウェーハ（半導体基体）上には電圧を印加す
るための電極以外には何等付加する必要がなく、エッチ
ング工程の調整やエッチング装置の反応室への大規模な
測定機器の追加も不要であるので、エッチング装置の高
コスト化を招くこともない。
【００３９】請求項３のような製造方法によれば、半導
体基体のモニタ領域に形成したｐｎジャンクションの空
乏層をセンサとして用いるので、必ずしも素子領域にｐ
ｎジャンクションを形成する必要がなく、従来のいかな
る光学的な測定とも異なり、ＳＴＩ構造やＤＴ構造を含
む全てのエッチング工程に適用できる。ｐｎジャンクシ
ョンの深さは、イオン注入時の加速エネルギーやアニー
ルによって正確に制御できるので、高い精度でエッチン
グの深さを設定できる。また、ウェーハ（半導体基体）
上にはモニタ領域と逆バイアス電圧を印加するための電
極以外には何等付加する必要がなく、エッチング工程の
調整やエッチング装置の反応室への大規模な測定機器の
追加も不要であるので、エッチング装置の高コスト化を
招くこともない。
体基体のモニタ領域に形成したｐｎジャンクションの空
乏層をセンサとして用いるので、必ずしも素子領域にｐ
ｎジャンクションを形成する必要がなく、従来のいかな
る光学的な測定とも異なり、ＳＴＩ構造やＤＴ構造を含
む全てのエッチング工程に適用できる。ｐｎジャンクシ
ョンの深さは、イオン注入時の加速エネルギーやアニー
ルによって正確に制御できるので、高い精度でエッチン
グの深さを設定できる。また、ウェーハ（半導体基体）
上にはモニタ領域と逆バイアス電圧を印加するための電
極以外には何等付加する必要がなく、エッチング工程の
調整やエッチング装置の反応室への大規模な測定機器の
追加も不要であるので、エッチング装置の高コスト化を
招くこともない。
【００４０】請求項４のような製造方法によれば、半導
体基体のモニタ領域に形成したｐｎジャンクションの空
乏層をセンサとして用い、エッチングが所定の深さに達
したことを検知した後、更にエッチングを進行させ、前
記モニタ領域の深さに基づいてエッチングの深さを制御
するので、従来のいかなる光学的な測定とも異なり、Ｓ
ＴＩ構造やＤＴ構造を含む全てのエッチング工程に適用
できる。ｐｎジャンクションの深さは、イオン注入時の
加速エネルギーやアニールによって正確に制御できる。
また、ウェーハ（半導体基体）上にはモニタ領域と逆バ
イアス電圧を印加するための電極以外には何等付加する
必要がなく、エッチング工程の調整やエッチング装置の
反応室への大規模な測定機器の付加も不要であるので、
エッチング装置の高コスト化を招くこともない。
体基体のモニタ領域に形成したｐｎジャンクションの空
乏層をセンサとして用い、エッチングが所定の深さに達
したことを検知した後、更にエッチングを進行させ、前
記モニタ領域の深さに基づいてエッチングの深さを制御
するので、従来のいかなる光学的な測定とも異なり、Ｓ
ＴＩ構造やＤＴ構造を含む全てのエッチング工程に適用
できる。ｐｎジャンクションの深さは、イオン注入時の
加速エネルギーやアニールによって正確に制御できる。
また、ウェーハ（半導体基体）上にはモニタ領域と逆バ
イアス電圧を印加するための電極以外には何等付加する
必要がなく、エッチング工程の調整やエッチング装置の
反応室への大規模な測定機器の付加も不要であるので、
エッチング装置の高コスト化を招くこともない。
【００４１】請求項５のような製造方法によれば、半導
体基体のモニタ領域に形成した異なる深さの複数のｐｎ
ジャンクションの空乏層をセンサとして用い、エッチン
グの深さをモニタするので、高い精度でエッチングの進
行状況をモニタできる。しかも、従来のいかなる光学的
な測定とも異なり、ＳＴＩ構造やＤＴ構造を含む全ての
エッチング工程に適用できる。上記複数のｐｎジャンク
ションの深さは、イオン注入時の加速エネルギーやアニ
ールによってそれぞれ正確に制御できる。また、ウェー
ハ（半導体基体）上にはモニタ領域と電圧を印加するた
めの電極以外には何等付加する必要がなく、エッチング
工程の調整やエッチング装置の反応室への大規模な測定
機器の追加も不要であるので、エッチング装置の高コス
ト化を招くこともない。
体基体のモニタ領域に形成した異なる深さの複数のｐｎ
ジャンクションの空乏層をセンサとして用い、エッチン
グの深さをモニタするので、高い精度でエッチングの進
行状況をモニタできる。しかも、従来のいかなる光学的
な測定とも異なり、ＳＴＩ構造やＤＴ構造を含む全ての
エッチング工程に適用できる。上記複数のｐｎジャンク
ションの深さは、イオン注入時の加速エネルギーやアニ
ールによってそれぞれ正確に制御できる。また、ウェー
ハ（半導体基体）上にはモニタ領域と電圧を印加するた
めの電極以外には何等付加する必要がなく、エッチング
工程の調整やエッチング装置の反応室への大規模な測定
機器の追加も不要であるので、エッチング装置の高コス
ト化を招くこともない。
【００４２】請求項６に記載したように、半導体基体の
エッチングには、ＲＩＥを用いることができる。
エッチングには、ＲＩＥを用いることができる。
【００４３】請求項７に記載したように、ＣＤＥ工程を
付加すれば、ＲＩＥによってエッチング表面に形成され
たダメージ層を除去できる。
付加すれば、ＲＩＥによってエッチング表面に形成され
たダメージ層を除去できる。
【００４４】請求項８に記載したように、ＣＤＥ工程の
終点も逆バイアス電流の測定によって決定できる。
終点も逆バイアス電流の測定によって決定できる。
【００４５】請求項９に記載したように、ｐｎジャンク
ションとして半導体基板と後の工程で半導体素子が形成
されるウェル領域との接合を利用すれば、エッチング終
点を検出するためにｐｎジャンクションを形成する必要
はないので、エッチング工程を簡単化できる。
ションとして半導体基板と後の工程で半導体素子が形成
されるウェル領域との接合を利用すれば、エッチング終
点を検出するためにｐｎジャンクションを形成する必要
はないので、エッチング工程を簡単化できる。
【００４６】請求項１０に記載したように、モニタ領域
を半導体基体（ウェーハ）の半導体素子が形成されない
周辺領域に形成すれば、モニタ領域を設けることによる
チップ占有面積の増大はない。
を半導体基体（ウェーハ）の半導体素子が形成されない
周辺領域に形成すれば、モニタ領域を設けることによる
チップ占有面積の増大はない。
【００４７】請求項１１に記載したように、モニタ領域
を半導体基体（ウェーハ）のダイシングライン上に形成
すれば、モニタ領域を設けることによるチップ占有面積
の増大はない。
を半導体基体（ウェーハ）のダイシングライン上に形成
すれば、モニタ領域を設けることによるチップ占有面積
の増大はない。
【００４８】請求項１２のような製造方法によれば、半
導体基体におけるディープトレンチの形成予定領域のｐ
ｎジャンクションに空乏層を生成してエッチング終点の
センサとして用いるので、従来のいかなる光学的な測定
とも異なり、深いトレンチであっても容易にエッチング
終点を検知できる。しかも、ｐｎジャンクションの深さ
は、イオン注入時の加速エネルギーやアニールによって
正確に制御できるので、高精度な終点検知が可能とな
る。また、ウェーハ上には電圧を印加するための電極以
外には何等付加する必要がなく、エッチング工程の調整
やエッチング装置の反応室への大規模な測定機器の追加
も不要であるので、エッチング装置の高コスト化を招く
こともない。
導体基体におけるディープトレンチの形成予定領域のｐ
ｎジャンクションに空乏層を生成してエッチング終点の
センサとして用いるので、従来のいかなる光学的な測定
とも異なり、深いトレンチであっても容易にエッチング
終点を検知できる。しかも、ｐｎジャンクションの深さ
は、イオン注入時の加速エネルギーやアニールによって
正確に制御できるので、高精度な終点検知が可能とな
る。また、ウェーハ上には電圧を印加するための電極以
外には何等付加する必要がなく、エッチング工程の調整
やエッチング装置の反応室への大規模な測定機器の追加
も不要であるので、エッチング装置の高コスト化を招く
こともない。
【００４９】請求項１３のような製造方法によれば、半
導体基体のモニタ領域に形成したｐｎジャンクションの
空乏層をセンサとして用い、ディープトレンチのエッチ
ングを終了するので、従来のいかなる光学的な測定とも
異なり、深いトレンチであっても容易にエッチング終点
を検知できる。しかも、不必要なｐｎジャンクションを
ディープトレンチ領域に形成する必要もなく、さらにｐ
ｎジャンクションの深さは、イオン注入時の加速エネル
ギーやアニールによって正確に制御できる。ディープト
レンチの深さを直接的に測定してエッチングの終点を検
出しているわけではないが、モニタ領域とディープトレ
ンチの形成領域におけるエッチングの条件は実質的に等
しいので、充分高い精度で検知できる。また、ウェーハ
上にはモニタ領域と電圧を印加するための電極以外には
何等付加する必要がなく、エッチング工程の調整やエッ
チング装置の反応室への大規模な測定機器の追加も不要
であるので、エッチング装置の高コスト化を招くことも
ない。
導体基体のモニタ領域に形成したｐｎジャンクションの
空乏層をセンサとして用い、ディープトレンチのエッチ
ングを終了するので、従来のいかなる光学的な測定とも
異なり、深いトレンチであっても容易にエッチング終点
を検知できる。しかも、不必要なｐｎジャンクションを
ディープトレンチ領域に形成する必要もなく、さらにｐ
ｎジャンクションの深さは、イオン注入時の加速エネル
ギーやアニールによって正確に制御できる。ディープト
レンチの深さを直接的に測定してエッチングの終点を検
出しているわけではないが、モニタ領域とディープトレ
ンチの形成領域におけるエッチングの条件は実質的に等
しいので、充分高い精度で検知できる。また、ウェーハ
上にはモニタ領域と電圧を印加するための電極以外には
何等付加する必要がなく、エッチング工程の調整やエッ
チング装置の反応室への大規模な測定機器の追加も不要
であるので、エッチング装置の高コスト化を招くことも
ない。
【００５０】請求項１４に記載したように、異方性エッ
チングの後に等方性エッチングを行ってダメージ層を除
去する際にも逆バイアス電流の測定でエッチングの終点
を検知できる。
チングの後に等方性エッチングを行ってダメージ層を除
去する際にも逆バイアス電流の測定でエッチングの終点
を検知できる。
【００５１】請求項１５に記載したように、ディープト
レンチを絶縁物で埋め込めば、素子分離領域として用い
ることができる。
レンチを絶縁物で埋め込めば、素子分離領域として用い
ることができる。
【００５２】請求項１６に記載したように、ディープト
レンチに半導体素子、例えばキャパシタを埋め込み形成
すれば、トレンチキャパシタを形成できる。
レンチに半導体素子、例えばキャパシタを埋め込み形成
すれば、トレンチキャパシタを形成できる。
【００５３】請求項１７に記載したように、ディープト
レンチを形成した後、半導体基板の主表面領域に半導体
素子を形成すれば、ＤＴ構造の半導体装置が得られる。
レンチを形成した後、半導体基板の主表面領域に半導体
素子を形成すれば、ＤＴ構造の半導体装置が得られる。
【００５４】請求項１８のような製造方法によれば、半
導体基体におけるシャロートレンチの形成予定領域のｐ
ｎジャンクションに空乏層を生成してエッチング終点の
センサとして用いるので、従来のいかなる光学的な測定
とも異なり、容易にエッチング終点を検知できる。しか
も、ｐｎジャンクションの深さは、イオン注入時の加速
エネルギーやアニールによって正確に制御できるので、
高精度の検知が可能となる。また、ウェーハ上には電圧
を印加するための電極以外には何等付加する必要がな
く、エッチング工程の調整やエッチング装置の反応室へ
の測定機器の追加も不要であるので、エッチング装置の
高コスト化を招くこともない。
導体基体におけるシャロートレンチの形成予定領域のｐ
ｎジャンクションに空乏層を生成してエッチング終点の
センサとして用いるので、従来のいかなる光学的な測定
とも異なり、容易にエッチング終点を検知できる。しか
も、ｐｎジャンクションの深さは、イオン注入時の加速
エネルギーやアニールによって正確に制御できるので、
高精度の検知が可能となる。また、ウェーハ上には電圧
を印加するための電極以外には何等付加する必要がな
く、エッチング工程の調整やエッチング装置の反応室へ
の測定機器の追加も不要であるので、エッチング装置の
高コスト化を招くこともない。
【００５５】請求項１９のような製造方法によれば、半
導体基体のモニタ領域に形成したｐｎジャンクションに
生成した空乏層をセンサとして用い、シャロートレンチ
のエッチングの深さを上記モニタ領域によるモニタ結果
に応じて決定するので、従来のいかなる光学的な測定と
も異なり、容易にエッチング終点を検知できる。しか
も、ｐｎジャンクションの深さは、イオン注入時の加速
エネルギーやアニールによって正確に制御できるので、
高精度な検知が可能となる。シャロートレンチの深さを
直接的に測定してエッチングの終点を検出しているわけ
ではないが、モニタ領域とシャロートレンチの形成領域
におけるエッチングの条件は実質的に等しいので、充分
高い精度で検知できる。また、ウェーハ上にはモニタ領
域と電圧を印加するための電極以外には何等付加する必
要がなく、エッチング工程の調整やエッチング装置の反
応室への大規模な測定機器の追加も不要であるので、エ
ッチング装置の高コスト化を招くこともない。
導体基体のモニタ領域に形成したｐｎジャンクションに
生成した空乏層をセンサとして用い、シャロートレンチ
のエッチングの深さを上記モニタ領域によるモニタ結果
に応じて決定するので、従来のいかなる光学的な測定と
も異なり、容易にエッチング終点を検知できる。しか
も、ｐｎジャンクションの深さは、イオン注入時の加速
エネルギーやアニールによって正確に制御できるので、
高精度な検知が可能となる。シャロートレンチの深さを
直接的に測定してエッチングの終点を検出しているわけ
ではないが、モニタ領域とシャロートレンチの形成領域
におけるエッチングの条件は実質的に等しいので、充分
高い精度で検知できる。また、ウェーハ上にはモニタ領
域と電圧を印加するための電極以外には何等付加する必
要がなく、エッチング工程の調整やエッチング装置の反
応室への大規模な測定機器の追加も不要であるので、エ
ッチング装置の高コスト化を招くこともない。
【００５６】請求項２０に記載したように、異方性エッ
チングの後に等方性エッチングを行ってダメージ層を除
去する際にも逆バイアス電流の測定によってエッチング
の終点を検知できる。
チングの後に等方性エッチングを行ってダメージ層を除
去する際にも逆バイアス電流の測定によってエッチング
の終点を検知できる。
【００５７】請求項２１に記載したように、シャロート
レンチ内を絶縁物で埋め込めば、ＳＴＩ構造を形成でき
る。
レンチ内を絶縁物で埋め込めば、ＳＴＩ構造を形成でき
る。
【００５８】請求項２２に記載したように、シャロート
レンチを形成した後、半導体基板の主表面領域に半導体
素子を形成すれば、ＳＴＩ構造の半導体装置を形成でき
る。
レンチを形成した後、半導体基板の主表面領域に半導体
素子を形成すれば、ＳＴＩ構造の半導体装置を形成でき
る。
【００５９】請求項２３のような構成によれば、通常の
エッチング装置に、電圧印加手段、電流測定手段及び制
御手段を設ければよいので、大規模な測定装置を付加す
る必要がなく、装置の高コスト化を招くことなくエッチ
ング終点を検出できる。しかも、制御手段で逆バイアス
電流の急激な上昇を検知してエッチングを終了するの
で、エッチング終点を正確に検出できる。
エッチング装置に、電圧印加手段、電流測定手段及び制
御手段を設ければよいので、大規模な測定装置を付加す
る必要がなく、装置の高コスト化を招くことなくエッチ
ング終点を検出できる。しかも、制御手段で逆バイアス
電流の急激な上昇を検知してエッチングを終了するの
で、エッチング終点を正確に検出できる。
【００６０】請求項２４のような構成によれば、通常の
エッチング装置に、電圧印加手段、電流測定手段及び制
御手段を設け、且つ半導体基体にモニタ領域を設ければ
よいので、装置の高コスト化を招くことなくエッチング
終点を検出できる。しかも、制御手段で逆バイアス電流
の急激な上昇を検知してエッチングを終了するので、エ
ッチング終点を正確に検出できる。
エッチング装置に、電圧印加手段、電流測定手段及び制
御手段を設け、且つ半導体基体にモニタ領域を設ければ
よいので、装置の高コスト化を招くことなくエッチング
終点を検出できる。しかも、制御手段で逆バイアス電流
の急激な上昇を検知してエッチングを終了するので、エ
ッチング終点を正確に検出できる。
【００６１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００６２】［第１の実施の形態］図１は、この発明の
第１の実施の形態に係る半導体装置の製造方法について
説明するためのもので、ＤＴ構造の半導体装置を形成す
る際のエッチング工程に着目したフローチャート、図２
（ａ）〜（ｄ）はそれぞれ、上記ＤＴ構造の半導体装置
を形成する際のＲＩＥ工程における半導体基板の状態を
製造工程順に示す断面図である。
第１の実施の形態に係る半導体装置の製造方法について
説明するためのもので、ＤＴ構造の半導体装置を形成す
る際のエッチング工程に着目したフローチャート、図２
（ａ）〜（ｄ）はそれぞれ、上記ＤＴ構造の半導体装置
を形成する際のＲＩＥ工程における半導体基板の状態を
製造工程順に示す断面図である。
【００６３】まず、図２（ａ）に示すように、トレンチ
の形成予定領域下の半導体基板（ウェーハ）１１中に不
純物をイオン注入して活性化し、形成するトレンチの底
部に対応する位置にｐｎジャンクション１２を形成する
（ステップ１）。この時、ｐｎジャンクション１２の深
さｄＪ は、イオン注入の加速エネルギーとアニールに
よって、形成するトレンチの底部に位置するように制御
する。
の形成予定領域下の半導体基板（ウェーハ）１１中に不
純物をイオン注入して活性化し、形成するトレンチの底
部に対応する位置にｐｎジャンクション１２を形成する
（ステップ１）。この時、ｐｎジャンクション１２の深
さｄＪ は、イオン注入の加速エネルギーとアニールに
よって、形成するトレンチの底部に位置するように制御
する。
【００６４】次に、図２（ｂ）に示す如く、半導体基板
１１の主表面上にトレンチを形成するためのエッチング
マスク１３を形成する（ステップ２）。このマスク１３
としては、例えば半導体基板１１上にＴＥＯＳ（ＳｉＯ
２ ）膜を形成し、このＴＥＯＳ膜をフォトリソグラフ
ィーによりパターニングして用いる。このマスク１３に
は、半導体基板１１の主表面に電圧を印加するための窓
を開口しておく。
１１の主表面上にトレンチを形成するためのエッチング
マスク１３を形成する（ステップ２）。このマスク１３
としては、例えば半導体基板１１上にＴＥＯＳ（ＳｉＯ
２ ）膜を形成し、このＴＥＯＳ膜をフォトリソグラフ
ィーによりパターニングして用いる。このマスク１３に
は、半導体基板１１の主表面に電圧を印加するための窓
を開口しておく。
【００６５】その後、図２（ｃ）に示すように、上記半
導体基板１１をクランプ１４に固定し、上記ｐｎジャン
クション１２に逆バイアス電圧ＶＲ を印加することに
より空乏層１６を生成した状態で上記半導体基板１１の
ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎ Ｅｔｃｈｉｎｇ）を
行い、トレンチ１５を形成する（ステップ３）。このＲ
ＩＥは、上記ｐｎジャンクション１２を流れる逆バイア
ス電流をモニタしつつ行う（ステップ４）。そして、逆
バイアス電流が急激に上昇したか否かを判定し（ステッ
プ５）、変化がない場合にはエッチングを続ける。
導体基板１１をクランプ１４に固定し、上記ｐｎジャン
クション１２に逆バイアス電圧ＶＲ を印加することに
より空乏層１６を生成した状態で上記半導体基板１１の
ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎ Ｅｔｃｈｉｎｇ）を
行い、トレンチ１５を形成する（ステップ３）。このＲ
ＩＥは、上記ｐｎジャンクション１２を流れる逆バイア
ス電流をモニタしつつ行う（ステップ４）。そして、逆
バイアス電流が急激に上昇したか否かを判定し（ステッ
プ５）、変化がない場合にはエッチングを続ける。
【００６６】図２（ｄ）に示すように、エッチングが進
行してトレンチ１５がｐｎジャンクション１２に生成さ
れた空乏層１６に達すると、後述する原理によりリーク
電流が増大し、図３（ａ）に示すように逆バイアス電流
ＪＲ が急激に増加する。この逆バイアス電流が急激に
上昇した点はｐｎジャンクションの位置、すなわち所期
のトレンチ１５の深さｄＪ であるので、図３（ｂ）に
示すように、この点をエッチングの終点と判定してＲＩ
Ｅを終了する（ステップ６）。
行してトレンチ１５がｐｎジャンクション１２に生成さ
れた空乏層１６に達すると、後述する原理によりリーク
電流が増大し、図３（ａ）に示すように逆バイアス電流
ＪＲ が急激に増加する。この逆バイアス電流が急激に
上昇した点はｐｎジャンクションの位置、すなわち所期
のトレンチ１５の深さｄＪ であるので、図３（ｂ）に
示すように、この点をエッチングの終点と判定してＲＩ
Ｅを終了する（ステップ６）。
【００６７】その後、必要に応じてトレンチ１５の側壁
及び底部をＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃ
ｈｉｎｇ）によってエッチングする（ステップ７）。こ
のエッチングは、図４に示すようにＲＩＥの際にトレン
チ１５の側壁及び底部に結晶欠陥などのダメージ層１７
が形成されるので、このダメージ層１７を除去するため
である。このＣＤＥの際にも上記ＲＩＥと同様に逆バイ
アス電流ＪＲ のモニタを行う（ステップ８）。図５に
示すように、ＣＤＥによってダメージ層１７が除去され
るに従って逆バイアス電流ＪＲ は徐々に低下する。そ
こで、逆バイアス電流ＪＲ が初期値に近づいたことを
検知することによりダメージ層１７を除去できたか否か
を判定できる（ステップ９）。そして、逆バイアス電流
ＪＲ が初期値に充分近づいた時点でエッチングの終点
と判定してＣＤＥを終了する（ステップ１０）。このよ
うに、ｐｎジャンクション１２の逆バイアス電流ＪＲ
のモニタは、トレンチの深さのモニタだけでなく、ＲＩ
Ｅによる側壁部や底部のダメージあるいはその品質の識
別のためにも用いることができる。もし、逆バイアス電
流ＪＲ の急激な変化が異常に大きければ、それはＲＩ
Ｅ工程が悪化したことを意味する。なぜなら、ｐｎジャ
ンクションの逆バイアス電流ＪＲ 、すなわちジャンク
ションリーク電流は、デバイスの性能、例えばＤＲＡＭ
のセルキャパシタにおける電荷保持時間を低下させる。
従って、逆バイアス電流ＪＲ は、一定の満足できるレ
ベルに低減すべきである。
及び底部をＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃ
ｈｉｎｇ）によってエッチングする（ステップ７）。こ
のエッチングは、図４に示すようにＲＩＥの際にトレン
チ１５の側壁及び底部に結晶欠陥などのダメージ層１７
が形成されるので、このダメージ層１７を除去するため
である。このＣＤＥの際にも上記ＲＩＥと同様に逆バイ
アス電流ＪＲ のモニタを行う（ステップ８）。図５に
示すように、ＣＤＥによってダメージ層１７が除去され
るに従って逆バイアス電流ＪＲ は徐々に低下する。そ
こで、逆バイアス電流ＪＲ が初期値に近づいたことを
検知することによりダメージ層１７を除去できたか否か
を判定できる（ステップ９）。そして、逆バイアス電流
ＪＲ が初期値に充分近づいた時点でエッチングの終点
と判定してＣＤＥを終了する（ステップ１０）。このよ
うに、ｐｎジャンクション１２の逆バイアス電流ＪＲ
のモニタは、トレンチの深さのモニタだけでなく、ＲＩ
Ｅによる側壁部や底部のダメージあるいはその品質の識
別のためにも用いることができる。もし、逆バイアス電
流ＪＲ の急激な変化が異常に大きければ、それはＲＩ
Ｅ工程が悪化したことを意味する。なぜなら、ｐｎジャ
ンクションの逆バイアス電流ＪＲ 、すなわちジャンク
ションリーク電流は、デバイスの性能、例えばＤＲＡＭ
のセルキャパシタにおける電荷保持時間を低下させる。
従って、逆バイアス電流ＪＲ は、一定の満足できるレ
ベルに低減すべきである。
【００６８】引き続き、上記トレンチ１５内にキャパシ
タ電極を埋め込み形成した後（ステップ１１）、半導体
基板の素子領域にＭＯＳトランジスタ、抵抗、配線層及
びパッシベーション膜などを順次形成し（ステップ１
２）、パッケージへの実装工程を経て半導体装置を完成
する。
タ電極を埋め込み形成した後（ステップ１１）、半導体
基板の素子領域にＭＯＳトランジスタ、抵抗、配線層及
びパッシベーション膜などを順次形成し（ステップ１
２）、パッケージへの実装工程を経て半導体装置を完成
する。
【００６９】図６（ａ），（ｂ）は、上記半導体基板中
のｐｎジャンクションに逆バイアス電圧ＶＲ を印加す
るためのコンタクトシートを示している。（ａ）図はコ
ンタクトシートの端部の拡大断面図、（ｂ）図は２枚の
コンタクトシートを半導体基板（ウェーハ）にコンタク
トした状態を示す断面図である。図６（ａ）に示す如
く、コンタクトシート２０は、厚さ１０μｍ程度のＣｕ
シート２１の表面に、厚さ１０μｍのドープドシリコン
層２２が形成され、これらの表面にポリイミド層２３が
被覆されて構成されている。上記ポリイミド層の厚さは
１０μｍ程度であり、基板１１との接触部には数ｍｍ程
度の窓２４が形成されている。上記Ｃｕシート２１は抵
抗値を低くするためのものであり、窓２４から露出され
るようにしたドープドシリコン層２２は、基板１１に金
属シート２１を直接接触させると基板を汚染する恐れが
あるので、金属汚染を防止するためのものである。
のｐｎジャンクションに逆バイアス電圧ＶＲ を印加す
るためのコンタクトシートを示している。（ａ）図はコ
ンタクトシートの端部の拡大断面図、（ｂ）図は２枚の
コンタクトシートを半導体基板（ウェーハ）にコンタク
トした状態を示す断面図である。図６（ａ）に示す如
く、コンタクトシート２０は、厚さ１０μｍ程度のＣｕ
シート２１の表面に、厚さ１０μｍのドープドシリコン
層２２が形成され、これらの表面にポリイミド層２３が
被覆されて構成されている。上記ポリイミド層の厚さは
１０μｍ程度であり、基板１１との接触部には数ｍｍ程
度の窓２４が形成されている。上記Ｃｕシート２１は抵
抗値を低くするためのものであり、窓２４から露出され
るようにしたドープドシリコン層２２は、基板１１に金
属シート２１を直接接触させると基板を汚染する恐れが
あるので、金属汚染を防止するためのものである。
【００７０】上記のような構成の２枚のコンタクトシー
ト２０−１，２０−２を用意し、それぞれのシート２０
−１，２０−２の端部の窓２４−１，２４−２を半導体
基板１１の主表面と裏面にそれぞれ対向させて配置し、
上記窓２４−１，２４−２に対向する面のポリイミド層
２３−１，２３−２に上下方向から圧力を印加して半導
体基板１１との電気的なコンタクトを取る。そして、こ
れらのシート２０−１，２０−２を介してｐｎジャンク
ションに空乏層を生成するための逆バイアス電圧ＶＲ
を印加する。
ト２０−１，２０−２を用意し、それぞれのシート２０
−１，２０−２の端部の窓２４−１，２４−２を半導体
基板１１の主表面と裏面にそれぞれ対向させて配置し、
上記窓２４−１，２４−２に対向する面のポリイミド層
２３−１，２３−２に上下方向から圧力を印加して半導
体基板１１との電気的なコンタクトを取る。そして、こ
れらのシート２０−１，２０−２を介してｐｎジャンク
ションに空乏層を生成するための逆バイアス電圧ＶＲ
を印加する。
【００７１】次に、上述した方法によってエッチング終
点を検知する原理について図７ないし図１０を用いて詳
しく説明する。図７に示すように、シリコン基板がＲＩ
Ｅされて界面ができると、この界面に存在するシリコン
原子２５，２５，…は結合を作る相手のシリコン原子を
失うので、この原子２５，２５，…の周りに局在した電
子準位が生成される。特にそのエネルギーレベルが半導
体の禁制帯にある時には、ｘ方向に沿ったエネルギー図
上で図８（ａ）に示すように表現できる。
点を検知する原理について図７ないし図１０を用いて詳
しく説明する。図７に示すように、シリコン基板がＲＩ
Ｅされて界面ができると、この界面に存在するシリコン
原子２５，２５，…は結合を作る相手のシリコン原子を
失うので、この原子２５，２５，…の周りに局在した電
子準位が生成される。特にそのエネルギーレベルが半導
体の禁制帯にある時には、ｘ方向に沿ったエネルギー図
上で図８（ａ）に示すように表現できる。
【００７２】図８（ｂ）はｐｎジャンクションを有する
シリコン基板の実空間の図であり、図８（ｃ）はＲＩＥ
工程で形成された表面のｙ方向に沿ったエネルギーバン
ド図である。明らかなように、空乏領域と交差する表面
は、そのバンドギャップ状態もまた空乏領域になる。一
般に、空乏領域中のバンドギャップ状態は、ホールの放
出とエレクトロンの放出による自由キャリアの生成を促
進させ、逆バイアスされたｐｎジャンクションを横切る
リーク電流を誘導する。空乏領域中のバンドギャップ状
態による自由キャリアの生成メカニズムの詳細について
は後に言及する。
シリコン基板の実空間の図であり、図８（ｃ）はＲＩＥ
工程で形成された表面のｙ方向に沿ったエネルギーバン
ド図である。明らかなように、空乏領域と交差する表面
は、そのバンドギャップ状態もまた空乏領域になる。一
般に、空乏領域中のバンドギャップ状態は、ホールの放
出とエレクトロンの放出による自由キャリアの生成を促
進させ、逆バイアスされたｐｎジャンクションを横切る
リーク電流を誘導する。空乏領域中のバンドギャップ状
態による自由キャリアの生成メカニズムの詳細について
は後に言及する。
【００７３】図９は、バンドギャップ状態と伝導帯また
は価電子帯との間の電荷転送の個々の過程を描いてい
る。占有されたバンドギャップ状態から伝導帯へのエレ
クトロンの放出は、過程によって表示される。逆に、
過程は、非占有ギャップ状態によって捕獲された、伝
導帯中のエレクトロンを表現している。同様に、過程
は、非占有のバンドギャップ状態から価電子帯へのホー
ル放出である。占有されたギャップ状態によって捕獲さ
れた価電子帯中のホールは、過程によって表される。
バンドギャップ状態と伝導帯または価電子帯との間の電
荷転送のショックレイ−リード−ホール（Ｓｈｏｃｋｌ
ｙ−Ｒｅａｄ−Ｈａｌｌ）統計値で単純に仮定すると、
各過程，，，はそれぞれ、下式［数１］，［数
２］，［数３］，［数４］で表せる。
は価電子帯との間の電荷転送の個々の過程を描いてい
る。占有されたバンドギャップ状態から伝導帯へのエレ
クトロンの放出は、過程によって表示される。逆に、
過程は、非占有ギャップ状態によって捕獲された、伝
導帯中のエレクトロンを表現している。同様に、過程
は、非占有のバンドギャップ状態から価電子帯へのホー
ル放出である。占有されたギャップ状態によって捕獲さ
れた価電子帯中のホールは、過程によって表される。
バンドギャップ状態と伝導帯または価電子帯との間の電
荷転送のショックレイ−リード−ホール（Ｓｈｏｃｋｌ
ｙ−Ｒｅａｄ−Ｈａｌｌ）統計値で単純に仮定すると、
各過程，，，はそれぞれ、下式［数１］，［数
２］，［数３］，［数４］で表せる。
【００７４】
【数１】
【００７５】
【数２】
【００７６】
【数３】
【００７７】
【数４】
【００７８】但し、上式［数１］ないし［数４］におい
て、ｆはギャップ状態の占有、Ｅｉは真性半導体のフェ
ルミ準位、ψｎはエレクトロンの擬フェルミ準位、ψｐ
はホールの擬フェルミ準位、ｋはボルツマン係数、Ｔは
絶対温度である。また、Ｖｔｈは熱運動速度、σｎはエ
レクトロンの捕獲横断面、σｐはホールの捕獲横断面、
ＥＴ は捕獲エネルギー準位、ｎｉは固有のキャリア濃
度である。
て、ｆはギャップ状態の占有、Ｅｉは真性半導体のフェ
ルミ準位、ψｎはエレクトロンの擬フェルミ準位、ψｐ
はホールの擬フェルミ準位、ｋはボルツマン係数、Ｔは
絶対温度である。また、Ｖｔｈは熱運動速度、σｎはエ
レクトロンの捕獲横断面、σｐはホールの捕獲横断面、
ＥＴ は捕獲エネルギー準位、ｎｉは固有のキャリア濃
度である。
【００７９】安定状態では、［数１］と［数４］の和と
［数２］と［数３］の和は等しいと考えられるので、
［数２］と［数３］の和は等しいと考えられるので、
【数５】
【００８０】と表せる。また、ネットジェネレーション
レート（ｎｅｔ ｇｅｎｅｒａｔｉｏｎ ｒａｔｅ）Ｇ
は［数１］−［数２］で表せるので、
レート（ｎｅｔ ｇｅｎｅｒａｔｉｏｎ ｒａｔｅ）Ｇ
は［数１］−［数２］で表せるので、
【数６】
【００８１】である。ここで、ΔＥｉ、Ｅｉ’をそれぞ
れ、
れ、
【数７】
【００８２】
【数８】
【００８３】とおくと、［数６］は、
【数９】
【００８４】と表せる。空乏層中では、図１０から明ら
かなように、
かなように、
【数１０】
【００８５】とおけるので、上式［数９］は、
【数１１】
【００８６】となる。
【００８７】従って、自由キャリアの生成に効率の良
い、禁制帯を取り巻くエネルギーレベルのギャップ状態
は、逆バイアスされたｐｎジャンクションを横切るリー
ク電流によって起こる内部電界によって迅速に一掃され
る。
い、禁制帯を取り巻くエネルギーレベルのギャップ状態
は、逆バイアスされたｐｎジャンクションを横切るリー
ク電流によって起こる内部電界によって迅速に一掃され
る。
【００８８】ＲＩＥ工程で形成される表面は、各種のエ
ネルギーレベルのギャップ状態から多数のダングリング
ボンドを持っている。ギャップ状態のいくつかは禁制帯
のまわりにエネルギーレベルを持っており、上述したよ
うに自由キャリア生成の効率が良くなる。従って、空乏
領域を横切る１つのＲＩＥ表面は、自由キャリア生成開
始のギャップ状態とジャンクションを横切るリーク電流
を増大させる。換言すれば、ＲＩＥ工程がｐｎジャンク
ションを横切る空乏領域にちょうど到達したときに、突
然リーク電流信号が増大する。このリーク電流の増大を
モニタすることによって正確なエッチング終点を検知す
ることができる。
ネルギーレベルのギャップ状態から多数のダングリング
ボンドを持っている。ギャップ状態のいくつかは禁制帯
のまわりにエネルギーレベルを持っており、上述したよ
うに自由キャリア生成の効率が良くなる。従って、空乏
領域を横切る１つのＲＩＥ表面は、自由キャリア生成開
始のギャップ状態とジャンクションを横切るリーク電流
を増大させる。換言すれば、ＲＩＥ工程がｐｎジャンク
ションを横切る空乏領域にちょうど到達したときに、突
然リーク電流信号が増大する。このリーク電流の増大を
モニタすることによって正確なエッチング終点を検知す
ることができる。
【００８９】上述した第１の実施の形態では、半導体基
板におけるディープトレンチの形成予定領域のｐｎジャ
ンクションに空乏層を生成してエッチング終点のセンサ
として用いるので、従来のいかなる光学的な測定とも異
なり、深いトレンチであっても容易にエッチング終点を
検知できる。しかも、ｐｎジャンクションの深さは、イ
オン注入時の加速エネルギーやアニールによって正確に
制御できるので、高精度の検知が可能となる。また、半
導体基板（ウェーハ）上には電圧を印加するための電極
以外には何等付加する必要がなく、エッチング工程の調
整やレーザ測定装置などのようなエッチング装置の反応
室への大規模な機器の追加も不要であるので、エッチン
グ装置の高コスト化を招くこともない。
板におけるディープトレンチの形成予定領域のｐｎジャ
ンクションに空乏層を生成してエッチング終点のセンサ
として用いるので、従来のいかなる光学的な測定とも異
なり、深いトレンチであっても容易にエッチング終点を
検知できる。しかも、ｐｎジャンクションの深さは、イ
オン注入時の加速エネルギーやアニールによって正確に
制御できるので、高精度の検知が可能となる。また、半
導体基板（ウェーハ）上には電圧を印加するための電極
以外には何等付加する必要がなく、エッチング工程の調
整やレーザ測定装置などのようなエッチング装置の反応
室への大規模な機器の追加も不要であるので、エッチン
グ装置の高コスト化を招くこともない。
【００９０】なお、上記第１の実施の形態では、エッチ
ングの終点を検出するためにｐｎジャンクションを設け
たが、半導体素子を形成するためのウェル領域と半導体
基板とによって形成されるｐｎジャンクションを利用し
てエッチングの終点検出を行うようにしても良い。
ングの終点を検出するためにｐｎジャンクションを設け
たが、半導体素子を形成するためのウェル領域と半導体
基板とによって形成されるｐｎジャンクションを利用し
てエッチングの終点検出を行うようにしても良い。
【００９１】また、エッチングが空乏層に到達した時点
でエッチングを停止するようにしたが、トレンチが空乏
層に到達するまでのエッチング時間やその条件などの種
々のパラメータを測定しておき、これらに基づいてエッ
チングを進行させて所望の深さに達したときにエッチン
グを停止させるようにしても良い。この場合にはトレン
チの深さを推定することになるが、エッチングされる半
導体基板そのものを用い、且つエッチング装置やエッチ
ング条件も同一で行えるので、製造ばらつきなどによる
影響を受けることはほとんどなく、正確且つ高精度にエ
ッチングできる。
でエッチングを停止するようにしたが、トレンチが空乏
層に到達するまでのエッチング時間やその条件などの種
々のパラメータを測定しておき、これらに基づいてエッ
チングを進行させて所望の深さに達したときにエッチン
グを停止させるようにしても良い。この場合にはトレン
チの深さを推定することになるが、エッチングされる半
導体基板そのものを用い、且つエッチング装置やエッチ
ング条件も同一で行えるので、製造ばらつきなどによる
影響を受けることはほとんどなく、正確且つ高精度にエ
ッチングできる。
【００９２】更に、エッチング領域の異なる深さに複数
のｐｎジャンクションを形成してそれぞれに逆バイアス
電圧を与えることにより空乏層を生成し、これら複数の
測定点でエッチングの進行をモニタすれば、更に正確な
エッチング終点の制御、あるいはエッチング深さのモニ
タが可能となる。
のｐｎジャンクションを形成してそれぞれに逆バイアス
電圧を与えることにより空乏層を生成し、これら複数の
測定点でエッチングの進行をモニタすれば、更に正確な
エッチング終点の制御、あるいはエッチング深さのモニ
タが可能となる。
【００９３】ディープトレンチを形成する場合を例に取
って説明したが、シャロートレンチの形成にも適用でき
るのは勿論であり、一定の深さのトレンチを形成する場
合を例に取って説明したが、複数の異なる深さのトレン
チを形成する必要がある場合には、それぞれのトレンチ
の底部の位置にそれぞれｐｎジャンクションを形成し、
各々の深さのトレンチ毎にエッチング終点を検出して異
なる深さのトレンチを形成しても良い。
って説明したが、シャロートレンチの形成にも適用でき
るのは勿論であり、一定の深さのトレンチを形成する場
合を例に取って説明したが、複数の異なる深さのトレン
チを形成する必要がある場合には、それぞれのトレンチ
の底部の位置にそれぞれｐｎジャンクションを形成し、
各々の深さのトレンチ毎にエッチング終点を検出して異
なる深さのトレンチを形成しても良い。
【００９４】［第２の実施の形態］次に、この発明の第
２の実施の形態に係る半導体装置の製造方法について説
明する。上記第１の実施の形態では、トレンチの形成予
定領域にｐｎジャンクションを形成する場合について説
明したが、この第２の実施の形態では、モニタ領域を設
け、このモニタ領域にｐｎジャンクションを形成して上
記第１の実施の形態と同様なエッチングの終点検出また
はエッチングの深さのモニタを行うようにしている。す
なわち、この発明の第２の実施の形態では、実際のデバ
イスが形成される領域（アクティブ領域）の外側の領域
に形成されたモニタ領域のｐｎジャンクションを使って
いる。上記モニタ領域として、半導体基板の周辺部の半
導体素子が形成されない領域やダイシング領域などのア
クティブ領域の余った領域を用いればウェーハに無駄な
領域が形成されることはない。
２の実施の形態に係る半導体装置の製造方法について説
明する。上記第１の実施の形態では、トレンチの形成予
定領域にｐｎジャンクションを形成する場合について説
明したが、この第２の実施の形態では、モニタ領域を設
け、このモニタ領域にｐｎジャンクションを形成して上
記第１の実施の形態と同様なエッチングの終点検出また
はエッチングの深さのモニタを行うようにしている。す
なわち、この発明の第２の実施の形態では、実際のデバ
イスが形成される領域（アクティブ領域）の外側の領域
に形成されたモニタ領域のｐｎジャンクションを使って
いる。上記モニタ領域として、半導体基板の周辺部の半
導体素子が形成されない領域やダイシング領域などのア
クティブ領域の余った領域を用いればウェーハに無駄な
領域が形成されることはない。
【００９５】図１１に示すように、まず、ｐ型半導体基
板（ウェーハ）３１中にイオン注入及び／または拡散法
によってｎ型不純物を注入してｎ型拡散層２９を形成す
ることにより、モニタ領域３０の所定の深さにｐｎジャ
ンクション３２を形成する。下記のような理由によっ
て、接合深さは実際のトレンチ３５Ｂが形成される深さ
と一致している必要はない。その後、ＴＥＯＳ膜を基板
３１の表面に堆積し、フォトリソグラフィーとエッチン
グ法によってパターニングし、その後のトレンチエッチ
ング工程のためのマスク３３Ｂを形成する。この際、モ
ニタ領域３０にアクティブ領域の開口サイズと比べて小
さな開口サイズを持ったエッチングマスク３３Ｂを当
て、実際のディープトレンチ３５Ｂの深さよりも浅いｐ
ｎジャンクションを形成する。これは、一般に、図１３
（ａ），（ｂ）に示すように小さい開口サイズのトレン
チ３５Ａ−ｂのエッチングは、図１２（ａ），（ｂ）に
示すような大きい開口サイズのトレンチ３５Ａ−ａより
もエッチングの進行が遅くなるからである。従って、小
さい開口サイズのトレンチ（すなわち、モニタ領域３０
のモニタトレンチ３５Ａ）のエッチングが所定の深さに
達する時には、大きい開口サイズのトレンチ（すなわ
ち、アクティブ領域の実際のトレンチ３５Ｂ）は、小さ
い開口サイズのトレンチよりもより深くまでエッチング
されることになる。上記基板３１をクランプ３４に固定
し、上記ｐｎジャンクション３２に逆バイアス電圧ＶＲ
を印加し、空乏層３６を形成した状態で基板３１のＲ
ＩＥを行い、トレンチ３５Ａ，３５Ｂを形成する。この
エッチングは、前述したようにｐｎジャンクション３２
の逆バイアス電流ＪＲ をモニタしながら行う。そし
て、逆バイアス電流ＪＲ の急激な上昇を検知する。大
きい開口サイズのトレンチのエッチング深さと小さい開
口サイズのトレンチのエッチング深さとの関係を確立す
ることにより、小さい開口サイズのトレンチの深さを基
準として、大きい開口サイズのトレンチの深さを推定で
きる。すなわち、終点センサとしてのモニタ領域３０中
の浅いトレンチ３５Ａの深さを測定することにより、ア
クティブ領域に形成された深いトレンチ３５Ｂの深さを
推定できる。この方法は、特により深いトレンチを形成
しようとする場合に好適なものであり、基板３１中の深
い領域にｐｎジャンクションを形成する必要がなく、容
易な浅い領域にｐｎジャンクションを形成すれば良い。
もちろん、大きな開口サイズのトレンチと深いｐｎジャ
ンクションが容易に形成できるときには、モニタ領域は
実際のトレンチ３５Ｂよりも大きな開口サイズにしても
かまわない。
板（ウェーハ）３１中にイオン注入及び／または拡散法
によってｎ型不純物を注入してｎ型拡散層２９を形成す
ることにより、モニタ領域３０の所定の深さにｐｎジャ
ンクション３２を形成する。下記のような理由によっ
て、接合深さは実際のトレンチ３５Ｂが形成される深さ
と一致している必要はない。その後、ＴＥＯＳ膜を基板
３１の表面に堆積し、フォトリソグラフィーとエッチン
グ法によってパターニングし、その後のトレンチエッチ
ング工程のためのマスク３３Ｂを形成する。この際、モ
ニタ領域３０にアクティブ領域の開口サイズと比べて小
さな開口サイズを持ったエッチングマスク３３Ｂを当
て、実際のディープトレンチ３５Ｂの深さよりも浅いｐ
ｎジャンクションを形成する。これは、一般に、図１３
（ａ），（ｂ）に示すように小さい開口サイズのトレン
チ３５Ａ−ｂのエッチングは、図１２（ａ），（ｂ）に
示すような大きい開口サイズのトレンチ３５Ａ−ａより
もエッチングの進行が遅くなるからである。従って、小
さい開口サイズのトレンチ（すなわち、モニタ領域３０
のモニタトレンチ３５Ａ）のエッチングが所定の深さに
達する時には、大きい開口サイズのトレンチ（すなわ
ち、アクティブ領域の実際のトレンチ３５Ｂ）は、小さ
い開口サイズのトレンチよりもより深くまでエッチング
されることになる。上記基板３１をクランプ３４に固定
し、上記ｐｎジャンクション３２に逆バイアス電圧ＶＲ
を印加し、空乏層３６を形成した状態で基板３１のＲ
ＩＥを行い、トレンチ３５Ａ，３５Ｂを形成する。この
エッチングは、前述したようにｐｎジャンクション３２
の逆バイアス電流ＪＲ をモニタしながら行う。そし
て、逆バイアス電流ＪＲ の急激な上昇を検知する。大
きい開口サイズのトレンチのエッチング深さと小さい開
口サイズのトレンチのエッチング深さとの関係を確立す
ることにより、小さい開口サイズのトレンチの深さを基
準として、大きい開口サイズのトレンチの深さを推定で
きる。すなわち、終点センサとしてのモニタ領域３０中
の浅いトレンチ３５Ａの深さを測定することにより、ア
クティブ領域に形成された深いトレンチ３５Ｂの深さを
推定できる。この方法は、特により深いトレンチを形成
しようとする場合に好適なものであり、基板３１中の深
い領域にｐｎジャンクションを形成する必要がなく、容
易な浅い領域にｐｎジャンクションを形成すれば良い。
もちろん、大きな開口サイズのトレンチと深いｐｎジャ
ンクションが容易に形成できるときには、モニタ領域は
実際のトレンチ３５Ｂよりも大きな開口サイズにしても
かまわない。
【００９６】その後、必要に応じてトレンチ３５Ａ，３
５Ｂの側壁及び底部に対してＣＤＥを行う。このＣＤＥ
の際にも、上記ＲＩＥと同様に逆バイアス電流ＪＲ の
モニタを行うことによりダメージ層を充分に除去できた
か否かを判定できる。逆バイアス電流ＪＲ が初期値に
充分近づいた時点でエッチングの終点と判定してＣＤＥ
を終了する。
５Ｂの側壁及び底部に対してＣＤＥを行う。このＣＤＥ
の際にも、上記ＲＩＥと同様に逆バイアス電流ＪＲ の
モニタを行うことによりダメージ層を充分に除去できた
か否かを判定できる。逆バイアス電流ＪＲ が初期値に
充分近づいた時点でエッチングの終点と判定してＣＤＥ
を終了する。
【００９７】引き続き、上記トレンチ３５Ｂ内にキャパ
シタを埋め込み形成した後、半導体基板の素子領域にＭ
ＯＳトランジスタ、抵抗、配線層及びパッシベーション
膜などを順次形成し、パッケージへの実装工程を経て半
導体装置を完成する。
シタを埋め込み形成した後、半導体基板の素子領域にＭ
ＯＳトランジスタ、抵抗、配線層及びパッシベーション
膜などを順次形成し、パッケージへの実装工程を経て半
導体装置を完成する。
【００９８】上記のような製造方法によれば、半導体基
体のモニタ領域に形成したｐｎジャンクションの空乏層
をセンサとして用い、モニタ領域のエッチングの際に予
測した深さでディープトレンチのエッチングを終了する
ので、従来のいかなる光学的な測定とも異なり、深いト
レンチであっても容易にエッチング終点を検知できる。
しかも、ｐｎジャンクションの深さは、イオン注入時の
加速エネルギーやアニールによって正確に制御できる。
ディープトレンチの深さを直接的に測定してエッチング
の終点を検出しているわけではないが、モニタ領域とデ
ィープトレンチの形成領域におけるエッチングの条件は
実質的に等しいので、充分高い精度で検知できる。ウェ
ーハ上にはモニタ領域と電圧を印加するための電極以外
には何等付加する必要がなく、エッチング工程の調整や
エッチング装置の反応室への大規模な測定機器の追加も
不要であるので、エッチング装置の高コスト化を招くこ
ともない。この方法がシャロートレンチエッチングに適
応できるのはいうまでもない。
体のモニタ領域に形成したｐｎジャンクションの空乏層
をセンサとして用い、モニタ領域のエッチングの際に予
測した深さでディープトレンチのエッチングを終了する
ので、従来のいかなる光学的な測定とも異なり、深いト
レンチであっても容易にエッチング終点を検知できる。
しかも、ｐｎジャンクションの深さは、イオン注入時の
加速エネルギーやアニールによって正確に制御できる。
ディープトレンチの深さを直接的に測定してエッチング
の終点を検出しているわけではないが、モニタ領域とデ
ィープトレンチの形成領域におけるエッチングの条件は
実質的に等しいので、充分高い精度で検知できる。ウェ
ーハ上にはモニタ領域と電圧を印加するための電極以外
には何等付加する必要がなく、エッチング工程の調整や
エッチング装置の反応室への大規模な測定機器の追加も
不要であるので、エッチング装置の高コスト化を招くこ
ともない。この方法がシャロートレンチエッチングに適
応できるのはいうまでもない。
【００９９】［第３の実施の形態］図１４ないし図１６
はそれぞれ、この発明の第３の実施の形態に係る半導体
装置の製造方法について説明するためのもので、図１４
はディープトレンチを有する半導体装置におけるエッチ
ング工程について説明するためのフローチャート、図１
５はＲＩＥ工程における半導体基板の断面図、図１６は
図１５のＲＩＥ工程におけるエッチング時間と逆バイア
ス電流との関係を示す図である。図１５に示すように、
まず、半導体基板４１のモニタ領域４０（シャロートレ
ンチ形成領域の一部を利用しても良い）に不純物をイオ
ン注入して拡散層３９を形成することにより、ｐｎジャ
ンクション４２を形成する（ステップ１）。ｐｎジャン
クション４２の深さは、イオン注入の加速エネルギーと
アニールによって形成すべきシャロートレンチの底部よ
り浅くなるように制御する。
はそれぞれ、この発明の第３の実施の形態に係る半導体
装置の製造方法について説明するためのもので、図１４
はディープトレンチを有する半導体装置におけるエッチ
ング工程について説明するためのフローチャート、図１
５はＲＩＥ工程における半導体基板の断面図、図１６は
図１５のＲＩＥ工程におけるエッチング時間と逆バイア
ス電流との関係を示す図である。図１５に示すように、
まず、半導体基板４１のモニタ領域４０（シャロートレ
ンチ形成領域の一部を利用しても良い）に不純物をイオ
ン注入して拡散層３９を形成することにより、ｐｎジャ
ンクション４２を形成する（ステップ１）。ｐｎジャン
クション４２の深さは、イオン注入の加速エネルギーと
アニールによって形成すべきシャロートレンチの底部よ
り浅くなるように制御する。
【０１００】次に、モニタ領域４０のトレンチとディー
プトレンチを形成するためのエッチングマスク４３を形
成する（ステップ２）。このマスク４３は、例えば上記
半導体基板４１上にＴＥＯＳ膜を形成し、フォトリソグ
ラフィーを行って上記ＴＥＯＳ膜をパターニングするこ
とにより形成する。
プトレンチを形成するためのエッチングマスク４３を形
成する（ステップ２）。このマスク４３は、例えば上記
半導体基板４１上にＴＥＯＳ膜を形成し、フォトリソグ
ラフィーを行って上記ＴＥＯＳ膜をパターニングするこ
とにより形成する。
【０１０１】その後、上記半導体基板４１をクランプ４
４に固定し、上記ｐｎジャンクション４２に逆バイアス
電圧ＶＲ を印加することにより空乏層４６を生成し、
この状態で上記半導体基板４２のＲＩＥを行い、モニタ
用のトレンチ４５Ａとディープトレンチ４５Ｂを形成す
る（ステップ３）。このエッチングは、上記ｐｎジャン
クション４２の逆バイアス電流ＪＲ とエッチング時間
をモニタしつつ行う（ステップ４）。そして、逆バイア
ス電流ＪＲ が急激に上昇したか否かを判定し、変化が
ない場合にはエッチングを続ける（ステップ５）。
４に固定し、上記ｐｎジャンクション４２に逆バイアス
電圧ＶＲ を印加することにより空乏層４６を生成し、
この状態で上記半導体基板４２のＲＩＥを行い、モニタ
用のトレンチ４５Ａとディープトレンチ４５Ｂを形成す
る（ステップ３）。このエッチングは、上記ｐｎジャン
クション４２の逆バイアス電流ＪＲ とエッチング時間
をモニタしつつ行う（ステップ４）。そして、逆バイア
ス電流ＪＲ が急激に上昇したか否かを判定し、変化が
ない場合にはエッチングを続ける（ステップ５）。
【０１０２】エッチングが進行してトレンチがｐｎジャ
ンクション４２の空乏層４６に達すると、逆バイアス電
流ＪＲ が急激に上昇するので、この時のエッチング時
間、各種のパラメータを測定する（ステップ６）。そし
て、この測定したデータに基づいて施すべきオーバーエ
ッチングの時間を算出する（ステップ７）。
ンクション４２の空乏層４６に達すると、逆バイアス電
流ＪＲ が急激に上昇するので、この時のエッチング時
間、各種のパラメータを測定する（ステップ６）。そし
て、この測定したデータに基づいて施すべきオーバーエ
ッチングの時間を算出する（ステップ７）。
【０１０３】引き続き、エッチングを進行させてディー
プレンチ４５Ｂを形成する（ステップ８）。この際、上
記算出した条件を満たしているか否か判定し（ステップ
９）、条件を満たしたときにエッチングの終点と判定し
てＲＩＥを終了する（ステップ１０）。よって、図１６
に示すように逆バイアス電流の急激な上昇点の検知から
算出した条件を満たすまでのΔＴだけオーバーエッチン
グして終点とする。
プレンチ４５Ｂを形成する（ステップ８）。この際、上
記算出した条件を満たしているか否か判定し（ステップ
９）、条件を満たしたときにエッチングの終点と判定し
てＲＩＥを終了する（ステップ１０）。よって、図１６
に示すように逆バイアス電流の急激な上昇点の検知から
算出した条件を満たすまでのΔＴだけオーバーエッチン
グして終点とする。
【０１０４】その後、必要に応じてトレンチの側壁と底
部をＣＤＥによってエッチングし、ＲＩＥの際に形成さ
れたダメージ層を除去する（ステップ１１）。このＣＤ
Ｅの際にも逆バイアス電流ＪＲ のモニタを行うことに
よりダメージ層を除去できたか否かの判定を行うことが
できる（ステップ１２）。そして、逆バイアス電流ＪＲ
の初期値と測定値との差ΔＩがＲＩＥによるダメージ
層が除去できた値に近づいた時にエッチングの終点と判
定してＣＤＥを終了する（ステップ１３）。
部をＣＤＥによってエッチングし、ＲＩＥの際に形成さ
れたダメージ層を除去する（ステップ１１）。このＣＤ
Ｅの際にも逆バイアス電流ＪＲ のモニタを行うことに
よりダメージ層を除去できたか否かの判定を行うことが
できる（ステップ１２）。そして、逆バイアス電流ＪＲ
の初期値と測定値との差ΔＩがＲＩＥによるダメージ
層が除去できた値に近づいた時にエッチングの終点と判
定してＣＤＥを終了する（ステップ１３）。
【０１０５】次に、上記シャロートレンチ４５内にキャ
パシタを形成した後（ステップ１４）、半導体基板４１
の素子領域にＭＯＳトランジスタ、抵抗、配線層及びパ
ッシベーション膜などを順次形成し（ステップ１５）、
パッケージへの実装工程を経て半導体装置を完成する。
パシタを形成した後（ステップ１４）、半導体基板４１
の素子領域にＭＯＳトランジスタ、抵抗、配線層及びパ
ッシベーション膜などを順次形成し（ステップ１５）、
パッケージへの実装工程を経て半導体装置を完成する。
【０１０６】このような製造方法によれば、半導体基体
のモニタ領域に形成したｐｎジャンクションに生成した
空乏層をセンサとして用い、ディープトレンチのエッチ
ングの深さを上記モニタ領域によるモニタ結果に応じて
決定するので、従来のいかなる光学的な測定とも異な
り、容易にエッチング終点を検知できる。しかも、ｐｎ
ジャンクションの深さは、イオン注入時の加速エネルギ
ーやアニールによって正確に制御できるので、高精度な
検知が可能となる。また、ウェーハ上にはモニタ領域と
電圧を印加するための電極以外には何等付加する必要が
なく、エッチング工程の調整やエッチング装置の反応室
への機器の追加も不要であるので、エッチング装置の高
コスト化を招くこともない。
のモニタ領域に形成したｐｎジャンクションに生成した
空乏層をセンサとして用い、ディープトレンチのエッチ
ングの深さを上記モニタ領域によるモニタ結果に応じて
決定するので、従来のいかなる光学的な測定とも異な
り、容易にエッチング終点を検知できる。しかも、ｐｎ
ジャンクションの深さは、イオン注入時の加速エネルギ
ーやアニールによって正確に制御できるので、高精度な
検知が可能となる。また、ウェーハ上にはモニタ領域と
電圧を印加するための電極以外には何等付加する必要が
なく、エッチング工程の調整やエッチング装置の反応室
への機器の追加も不要であるので、エッチング装置の高
コスト化を招くこともない。
【０１０７】なお、上記第３の実施の形態ではモニタ領
域４０のエッチングの深さがトレンチの深さよりも浅い
場合を例に取って説明したが、モニタ領域４０と実際の
エッチング領域のトレンチの深さが同じでも良いのは勿
論である。また、シャロートレンチの場合にも適用でき
るのはいうまでもない。
域４０のエッチングの深さがトレンチの深さよりも浅い
場合を例に取って説明したが、モニタ領域４０と実際の
エッチング領域のトレンチの深さが同じでも良いのは勿
論である。また、シャロートレンチの場合にも適用でき
るのはいうまでもない。
【０１０８】また、センス領域を１箇所だけ設ける場合
について説明したが、ウェーハの複数箇所に設けること
により、より正確なモニタが可能となる。複数のセンス
領域に異なる深さのｐｎジャンクションを形成し、これ
らのモニタ領域のエッチング深さをモニタすれば、更に
正確なエッチングが行える。
について説明したが、ウェーハの複数箇所に設けること
により、より正確なモニタが可能となる。複数のセンス
領域に異なる深さのｐｎジャンクションを形成し、これ
らのモニタ領域のエッチング深さをモニタすれば、更に
正確なエッチングが行える。
【０１０９】［第４の実施の形態］図１７は、上述した
ようなＲＩＥを行うためのエッチング装置の概略構成図
である。ここでは、平行平板型電極構造のエッチング装
置にこの発明を適用した例を示している。反応室５０内
には、上部電極５１と下部電極（試料台）５２が対向し
て設けられている。試料台５２は、プラズマの発生とイ
オンの引き込みを行うための高周波電源５３に接続され
ている。この試料台５２上には、エッチングの対象とな
るウェーハ（半導体基板）５４が載置されている。上記
ウェーハ５４にはｐｎジャンクションが形成されてお
り、このｐｎジャンクションには直流電源５５から逆バ
イアス電圧ＶＲ が印加され、空乏層が生成される。こ
の逆バイアス電圧ＶＲ を印加するためのウェーハ５４
とのコンタクトには、図６（ｂ）に示したコンタクトシ
ート２０−１，２０−２が用いられる。そして、上記反
応室５０内にガス流量調整器５６を介してエッチングの
ための反応性ガスを導入し、反応後のガスはポンプ５７
によりメインバルブ５８及びバタフライバルブ５９を介
して排出する。
ようなＲＩＥを行うためのエッチング装置の概略構成図
である。ここでは、平行平板型電極構造のエッチング装
置にこの発明を適用した例を示している。反応室５０内
には、上部電極５１と下部電極（試料台）５２が対向し
て設けられている。試料台５２は、プラズマの発生とイ
オンの引き込みを行うための高周波電源５３に接続され
ている。この試料台５２上には、エッチングの対象とな
るウェーハ（半導体基板）５４が載置されている。上記
ウェーハ５４にはｐｎジャンクションが形成されてお
り、このｐｎジャンクションには直流電源５５から逆バ
イアス電圧ＶＲ が印加され、空乏層が生成される。こ
の逆バイアス電圧ＶＲ を印加するためのウェーハ５４
とのコンタクトには、図６（ｂ）に示したコンタクトシ
ート２０−１，２０−２が用いられる。そして、上記反
応室５０内にガス流量調整器５６を介してエッチングの
ための反応性ガスを導入し、反応後のガスはポンプ５７
によりメインバルブ５８及びバタフライバルブ５９を介
して排出する。
【０１１０】上記エッチングの期間、電流計６０により
逆バイアス電流ＪＲ （リーク電流）が測定され、この
測定値が制御装置６１に供給される。この制御装置６１
は、上記電流計６０の出力の急激な上昇を検知する検知
部、種々のパラメータのデータを記憶する記憶部、及び
この記憶部に記憶されているデータと上記電流計６０に
よる測定値とに基づいてエッチング時間やエッチング条
件などを算出する演算部などを備えており、上記電流計
６０の測定結果に応じてエッチング終点の判定やエッチ
ングの深さのモニタを行う。例えば、第１の実施の形態
の場合には逆バイアス電流ＪＲ の急激な上昇を検知し
てエッチング終点を検知し、第２，第３の実施の形態の
場合には記憶部のデータに基づいてエッチングの終点の
判定やモニタ、あるいは必要に応じてガス流量調整器５
６により反応性ガスの流量を調整する。
逆バイアス電流ＪＲ （リーク電流）が測定され、この
測定値が制御装置６１に供給される。この制御装置６１
は、上記電流計６０の出力の急激な上昇を検知する検知
部、種々のパラメータのデータを記憶する記憶部、及び
この記憶部に記憶されているデータと上記電流計６０に
よる測定値とに基づいてエッチング時間やエッチング条
件などを算出する演算部などを備えており、上記電流計
６０の測定結果に応じてエッチング終点の判定やエッチ
ングの深さのモニタを行う。例えば、第１の実施の形態
の場合には逆バイアス電流ＪＲ の急激な上昇を検知し
てエッチング終点を検知し、第２，第３の実施の形態の
場合には記憶部のデータに基づいてエッチングの終点の
判定やモニタ、あるいは必要に応じてガス流量調整器５
６により反応性ガスの流量を調整する。
【０１１１】そして、上記制御装置６１によりエッチン
グの終点と判定されると、上記高周波電源５３によるプ
ラズマの発生を停止させるとともにメインバルブ５８及
びバタフライバルブ５９を閉じ、且つポンプ５７を停止
させることによりエッチング装置を停止させる。
グの終点と判定されると、上記高周波電源５３によるプ
ラズマの発生を停止させるとともにメインバルブ５８及
びバタフライバルブ５９を閉じ、且つポンプ５７を停止
させることによりエッチング装置を停止させる。
【０１１２】このような構成によれば、通常のエッチン
グ装置に、直流電源、電流計及び制御装置を設ければ良
いので、レーザ光を用いるような大規模な測定装置を付
加する必要がなく、装置の高コスト化を招くことなくエ
ッチングの終点検出、あるいはエッチング深さのモニタ
が可能となる。しかも、制御装置で逆バイアス電流の急
激な上昇を検知してエッチングを終了するので、エッチ
ング終点を正確に検出できる。
グ装置に、直流電源、電流計及び制御装置を設ければ良
いので、レーザ光を用いるような大規模な測定装置を付
加する必要がなく、装置の高コスト化を招くことなくエ
ッチングの終点検出、あるいはエッチング深さのモニタ
が可能となる。しかも、制御装置で逆バイアス電流の急
激な上昇を検知してエッチングを終了するので、エッチ
ング終点を正確に検出できる。
【０１１３】
【発明の効果】以上説明したように、この発明によれ
ば、エッチング終点を正確に検出、あるいはエッチング
の進行状況を正確にモニタできる半導体装置の製造方法
が得られる。
ば、エッチング終点を正確に検出、あるいはエッチング
の進行状況を正確にモニタできる半導体装置の製造方法
が得られる。
【０１１４】また、微細で且つ高精度なトレンチが要求
されるＳＴＩ構造やＤＴ構造を形成する際のエッチング
の終点の検出、あるいはエッチングの進行状況の正確な
モニタを行うのに好適な半導体装置の製造方法が得られ
る。
されるＳＴＩ構造やＤＴ構造を形成する際のエッチング
の終点の検出、あるいはエッチングの進行状況の正確な
モニタを行うのに好適な半導体装置の製造方法が得られ
る。
【０１１５】更に、装置の高コスト化を招くことなく正
確なエッチング終点の検出やエッチングの深さのモニタ
ができるエッチング装置が得られる。
確なエッチング終点の検出やエッチングの深さのモニタ
ができるエッチング装置が得られる。
【図１】この発明の第１の実施の形態に係る半導体装置
の製造方法について説明するためのもので、ＤＴ構造の
半導体装置を形成する際のエッチング工程に着目したフ
ローチャート。
の製造方法について説明するためのもので、ＤＴ構造の
半導体装置を形成する際のエッチング工程に着目したフ
ローチャート。
【図２】ＤＴ構造の半導体装置を形成する際のＲＩＥ工
程における半導体基板（ウェーハ）の断面図であり、
（ａ）図ないし（ｄ）図はそれぞれ半導体基板の状態を
製造工程順に示す断面図。
程における半導体基板（ウェーハ）の断面図であり、
（ａ）図ないし（ｄ）図はそれぞれ半導体基板の状態を
製造工程順に示す断面図。
【図３】エッチングの終点検出について説明するための
もので、（ａ）図はエッチング時間と逆バイアス電流と
の関係を示す図、（ｂ）図はエッチング時間とトレンチ
の深さとの関係を示す図。
もので、（ａ）図はエッチング時間と逆バイアス電流と
の関係を示す図、（ｂ）図はエッチング時間とトレンチ
の深さとの関係を示す図。
【図４】ＲＩＥの際にトレンチの側壁及び底部に形成さ
れるダメージ層について説明するためのトレンチの拡大
断面図。
れるダメージ層について説明するためのトレンチの拡大
断面図。
【図５】ダメージ層を除去するためのＣＤＥ時間と逆バ
イアス電流との関係を示す図。
イアス電流との関係を示す図。
【図６】半導体基板中のｐｎジャンクションに逆バイア
ス電圧を印加するためのコンタクトシートについて説明
するためのもので、（ａ）図はコンタクトシートの端部
の拡大断面図、（ｂ）図は２枚のコンタクトシートを半
導体基板にコンタクトした状態を示す断面図。
ス電圧を印加するためのコンタクトシートについて説明
するためのもので、（ａ）図はコンタクトシートの端部
の拡大断面図、（ｂ）図は２枚のコンタクトシートを半
導体基板にコンタクトした状態を示す断面図。
【図７】シリコンのＲＩＥにより形成された界面の原子
の周りに局在した電子準位について説明するための図。
の周りに局在した電子準位について説明するための図。
【図８】シリコンのＲＩＥにより形成された界面の原子
の周りに局在した禁制帯内の電子準位について説明する
ためのもので、（ａ）図は界面がｘ＝０でｘ軸に垂直に
形成された時のｘ方向に沿ったエネルギー図、（ｂ）図
はｐｎジャンクションを有するシリコン基板の実空間を
示す模式図、（ｃ）図はｙ方向に沿ったエネルギー図。
の周りに局在した禁制帯内の電子準位について説明する
ためのもので、（ａ）図は界面がｘ＝０でｘ軸に垂直に
形成された時のｘ方向に沿ったエネルギー図、（ｂ）図
はｐｎジャンクションを有するシリコン基板の実空間を
示す模式図、（ｃ）図はｙ方向に沿ったエネルギー図。
【図９】禁制帯内準位によるエレクトロンまたはホール
の放出及び捕獲について説明するための図。
の放出及び捕獲について説明するための図。
【図１０】空乏層中におけるキャリアの捕獲について説
明するための図。
明するための図。
【図１１】ＤＴ構造の半導体装置を形成する際のＲＩＥ
工程における半導体基板（ウェーハ）の断面図。
工程における半導体基板（ウェーハ）の断面図。
【図１２】サイズが大きくて深いトレンチのエッチング
時間とエッチング深さの関係について説明するためのも
ので、（ａ）図はトレンチの断面図、（ｂ）図はエッチ
ング時間とエッチング深さの関係を示す図。
時間とエッチング深さの関係について説明するためのも
ので、（ａ）図はトレンチの断面図、（ｂ）図はエッチ
ング時間とエッチング深さの関係を示す図。
【図１３】サイズが小さくて浅いトレンチのエッチング
時間とエッチング深さの関係について説明するためのも
ので、（ａ）図はトレンチの断面図、（ｂ）図はエッチ
ング時間とエッチング深さの関係を示す図。
時間とエッチング深さの関係について説明するためのも
ので、（ａ）図はトレンチの断面図、（ｂ）図はエッチ
ング時間とエッチング深さの関係を示す図。
【図１４】この発明の第３の実施の形態に係る半導体装
置の製造方法について説明するためのもので、ＳＴＩ構
造を有する半導体装置におけるエッチング工程を示すフ
ローチャート。
置の製造方法について説明するためのもので、ＳＴＩ構
造を有する半導体装置におけるエッチング工程を示すフ
ローチャート。
【図１５】図１４のフローチャートに示したＲＩＥ工程
における半導体基板の断面図。
における半導体基板の断面図。
【図１６】図１５のＲＩＥ工程におけるエッチング時間
と逆バイアス電流との関係を示す図。
と逆バイアス電流との関係を示す図。
【図１７】この発明によるエッチング装置の概略構成
図。
図。
１１，３１，４１，５４…半導体基板（ウェーハ）、１
２，３２，４２…ｐｎジャンクション、１３，３３Ａ，
３３Ｂ，４３…エッチングマスク、１４，３４，４４…
クランプ、１５，３５Ａ，３５Ｂ，４５Ａ，４５Ｂ…ト
レンチ、１６，３６，４６…空乏層、１７…ダメージ
層、２０，２０−１，２０−２…コンタクトシート、２
９，３９…拡散層、３０，４０…モニタ領域、５０…反
応室、５１…上部電極、５２…下部電極（試料台）、５
３…高周波電源、５５…直流電源、５６…ガス流量調整
器、５７…ポンプ、５８…メインバルブ、５９…バタフ
ライバルブ、６０…電流計、６１…制御装置、ＶＲ …
逆バイアス電圧、ＪＲ …逆バイアス電流。
２，３２，４２…ｐｎジャンクション、１３，３３Ａ，
３３Ｂ，４３…エッチングマスク、１４，３４，４４…
クランプ、１５，３５Ａ，３５Ｂ，４５Ａ，４５Ｂ…ト
レンチ、１６，３６，４６…空乏層、１７…ダメージ
層、２０，２０−１，２０−２…コンタクトシート、２
９，３９…拡散層、３０，４０…モニタ領域、５０…反
応室、５１…上部電極、５２…下部電極（試料台）、５
３…高周波電源、５５…直流電源、５６…ガス流量調整
器、５７…ポンプ、５８…メインバルブ、５９…バタフ
ライバルブ、６０…電流計、６１…制御装置、ＶＲ …
逆バイアス電圧、ＪＲ …逆バイアス電流。
Claims (24)
- 【請求項１】 半導体基体のエッチング予定領域におけ
るエッチングの予定の深さにｐｎジャンクションを形成
し、このｐｎジャンクションに逆バイアス電圧を与えて
空乏層を生成し、前記ｐｎジャンクションを介して流れ
る逆バイアス電流をモニタしつつ前記半導体基体をエッ
チングし、前記逆バイアス電流が急激に上昇した点をエ
ッチングの終点とすることを特徴とする半導体装置の製
造方法。 - 【請求項２】 半導体基体におけるエッチング予定領域
に異なる深さの複数のｐｎジャンクションを形成し、こ
れらｐｎジャンクションにそれぞれ逆バイアス電圧を与
えて空乏層を生成し、前記複数のｐｎジャンクションを
介して流れる逆バイアス電流をそれぞれ測定しつつ前記
半導体基体をエッチングし、前記各ｐｎジャンクション
を介して流れる逆バイアス電流が急激に上昇する点をそ
れぞれ検知してエッチング領域の深さをモニタすること
を特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基体のモニタ領域に所定の深さの
ｐｎジャンクションを形成し、このｐｎジャンクション
に逆バイアス電圧を与えて空乏層を生成し、前記ｐｎジ
ャンクションを介して流れる逆バイアス電流を測定しつ
つ前記半導体基体の前記モニタ領域及びエッチングすべ
き領域をエッチングし、前記逆バイアス電流が急激に上
昇した点をエッチングの終点とすることを特徴とする半
導体装置の製造方法。 - 【請求項４】 半導体基体のモニタ領域に所定の深さの
ｐｎジャンクションを形成し、このｐｎジャンクション
に逆バイアス電圧を与えて空乏層を生成し、前記ｐｎジ
ャンクションを介して流れる逆バイアス電流を測定しつ
つ前記半導体基体の前記モニタ領域とエッチングすべき
領域をエッチングし、前記逆バイアス電流が急激に上昇
した点を検知し、引き続きエッチングを進行させて前記
逆バイアス電流の急激な上昇点の検知時のモニタ領域の
深さに基づいてエッチングの深さを制御することを特徴
とする半導体装置の製造方法。 - 【請求項５】 半導体基体におけるモニタ領域に異なる
深さの複数のｐｎジャンクションを形成し、これらｐｎ
ジャンクションにそれぞれ逆バイアス電圧を与えて空乏
層を生成し、前記複数のｐｎジャンクションを介して流
れる逆バイアス電流をそれぞれモニタしつつ前記半導体
基体をエッチングし、前記各ｐｎジャンクションを介し
て流れる逆バイアス電流が急激に上昇する点をそれぞれ
検知することによりエッチングの深さをモニタすること
を特徴とする半導体装置の製造方法。 - 【請求項６】 前記半導体基体のエッチングは、ＲＩＥ
（ＲｅａｃｔｉｖｅＩｏｎ Ｅｔｃｈｉｎｇ）であるこ
とを特徴とする請求項１ないし５いずれか１つの項に記
載の半導体装置の製造方法。 - 【請求項７】 前記エッチングの後に、前記半導体基体
のＲＩＥによってエッチング表面に形成されたダメージ
を除去するためのＣＤＥ（ＣｈｅｍｉｃａｌＤｒｙ Ｅ
ｔｃｈｉｎｇ）工程を更に具備することを特徴とする請
求項６に記載の半導体装置の製造方法。 - 【請求項８】 前記ＣＤＥ工程の終点を、前記逆バイア
ス電流の測定によって決定することを特徴とする請求項
７に記載の半導体装置の製造方法。 - 【請求項９】 前記ｐｎジャンクションとして、前記半
導体基体と、この半導体基体中に形成されたウェル領域
との接合を用いることを特徴とする請求項１ないし８い
ずれか１つの項に記載の半導体装置の製造方法。 - 【請求項１０】 前記モニタ領域は、前記半導体基体に
おける半導体素子が形成されない周辺領域であることを
特徴とする請求項３ないし５いずれか１つの項に記載の
半導体装置の製造方法。 - 【請求項１１】 前記モニタ領域は、前記半導体基体の
ダイシングライン上であることを特徴とする請求項３な
いし５いずれか１つの項に記載の半導体装置の製造方
法。 - 【請求項１２】 半導体基板におけるディープトレンチ
の形成予定領域にｐｎジャンクションを形成する工程
と、 前記半導体基板にディープトレンチを形成するためのマ
スクを形成する工程と、前記ｐｎジャンクションに逆バ
イアス電圧を与えて空乏層を生成する工程と、 前記ｐｎジャンクションを介して流れる逆バイアス電流
を測定しつつ、前記マスクを介して前記半導体基板を異
方性エッチングしてディープトレンチを形成する工程
と、 前記逆バイアス電流が急激に上昇した点を検知して異方
性エッチングを終了する工程とを具備することを特徴と
する半導体装置の製造方法。 - 【請求項１３】 半導体基板におけるモニタ領域にｐｎ
ジャンクションを形成する工程と、 前記半導体基板に前記モニタ領域及びディープトレンチ
領域のエッチングを行うためのマスクを形成する工程
と、 前記ｐｎジャンクションに逆バイアス電圧を与えて空乏
層を生成する工程と、 前記ｐｎジャンクションを介して流れる逆バイアス電流
を測定しつつ、前記マスクを介して前記モニタ領域及び
ディープトレンチ領域を異方性エッチングする工程と、 前記逆バイアス電流が急激に上昇した点を検知し、前記
モニタ領域のエッチングレートからディープトレンチの
異方性エッチングの終点を予測する工程とを具備するこ
とを特徴とする半導体装置の製造方法。 - 【請求項１４】 前記ディープトレンチの異方性エッチ
ングの終了後に、前記ｐｎジャンクションを介して流れ
る逆バイアス電流を測定しつつ、前記ディープトレンチ
内を等方性エッチングする工程を更に具備し、前記逆バ
イアス電流が初期値に近づいたときに前記等方性エッチ
ングを終了することを特徴とする請求項１２または１３
に記載の半導体装置の製造方法。 - 【請求項１５】 前記ディープトレンチを絶縁物で埋め
込む工程を更に具備することを特徴とする請求項１２な
いし１４いずれか１つの項に記載の半導体装置の製造方
法。 - 【請求項１６】 前記ディープトレンチ内に半導体素子
を埋め込み形成する工程を更に具備することを特徴とす
る請求項１２ないし１４いずれか１つの項に記載の半導
体装置の製造方法。 - 【請求項１７】 前記半導体基板の主表面領域に半導体
素子を形成する工程を更に具備することを特徴とする請
求項１２ないし１６いずれか１つの項に記載の半導体装
置の製造方法。 - 【請求項１８】 半導体基板におけるシャロートレンチ
の形成予定領域にｐｎジャンクションを形成する工程
と、 前記半導体基板にシャロートレンチを形成するためのマ
スクを形成する工程と、 前記ｐｎジャンクションに逆バイアス電圧を与えて空乏
層を生成する工程と、 前記ｐｎジャンクションを介して流れる逆バイアス電流
を測定しつつ、前記マスクを介して前記半導体基板を異
方性エッチングする工程と、 前記逆バイアス電流が急激に上昇した点を検知して異方
性エッチングを終了する工程とを具備することを特徴と
する半導体装置の製造方法。 - 【請求項１９】 半導体基板におけるモニタ領域にｐｎ
ジャンクションを形成する工程と、 前記半導体基板に前記モニタ領域及びシャロートレンチ
のエッチングを行うためのマスクを形成する工程と、 前記ｐｎジャンクションに逆バイアス電圧を与えて空乏
層を生成する工程と、 前記ｐｎジャンクションを介して流れる逆バイアス電流
を測定しつつ、前記マスクを介して前記モニタ領域及び
前記シャロートレンチ形成領域を異方性エッチングする
工程と、 前記逆バイアス電流が急激に上昇した点を検知し、前記
シャロートレンチの異方性エッチングを終了する工程と
を具備することを特徴とする半導体装置の製造方法。 - 【請求項２０】 前記シャロートレンチの異方性エッチ
ングの終了後に、前記ｐｎジャンクションを介して流れ
る逆バイアス電流を測定しつつ、前記シャロートレンチ
内を等方性エッチングする工程を更に具備し、前記逆バ
イアス電流が初期値に近づいたときに前記等方性エッチ
ングを終了することを特徴とする請求項１８または１９
に記載の半導体装置の製造方法。 - 【請求項２１】 前記シャロートレンチ内に絶縁物を埋
め込み形成する工程を更に具備することを特徴とする請
求項１８ないし２０いずれか１つの項に記載の半導体装
置の製造方法。 - 【請求項２２】 前記シャロートレンチで区画されて形
成された素子領域の前記半導体基板の主表面領域中に半
導体素子を形成する工程を更に具備することを特徴とす
る請求項１８ないし２１いずれか１つの項に記載の半導
体装置の製造方法。 - 【請求項２３】 半導体基体が収容される反応室と、 前記反応室内にエッチングのための反応性ガスを供給す
るガス供給手段と、 前記反応室内に供給された反応性ガスをプラズマ化する
プラズマ生成手段と、 前記半導体基体のエッチング予定領域に形成されたｐｎ
ジャンクションに逆バイアス電圧を与えて空乏層を生成
する電圧印加手段と、 前記ｐｎジャンクションを介して流れる逆バイアス電流
を測定する電流測定手段と、 前記電流測定手段による前記逆バイアス電流の急激な上
昇を検知して、前記ガス供給手段による反応性ガスの供
給、及びプラズマ生成手段によるプラズマの生成の少な
くとも一方を停止する制御手段とを具備することを特徴
とするエッチング装置。 - 【請求項２４】 半導体基体が収容される反応室と、 前記反応室内にエッチングのための反応性ガスを供給す
るガス供給手段と、 前記反応室内に供給された反応性ガスをプラズマ化する
プラズマ生成手段と、 前記半導体基体のモニタ領域に形成されたｐｎジャンク
ションに逆バイアス電圧を与えて空乏層を生成する電圧
印加手段と、 前記ｐｎジャンクションを介して流れる逆バイアス電流
を測定する電流測定手段と、 前記電流測定手段による前記逆バイアス電流の急激な上
昇の検知に基づいて、前記ガス供給手段による反応性ガ
スの供給、及びプラズマ生成手段によるプラズマの生成
の少なくとも一方を停止する制御手段とを具備すること
を特徴とするエッチング装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/034220 | 1998-03-04 | ||
| US09/034,220 US6127237A (en) | 1998-03-04 | 1998-03-04 | Etching end point detecting method based on junction current measurement and etching apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317398A true JPH11317398A (ja) | 1999-11-16 |
| JP3819626B2 JP3819626B2 (ja) | 2006-09-13 |
Family
ID=21875038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05570199A Expired - Lifetime JP3819626B2 (ja) | 1998-03-04 | 1999-03-03 | 半導体装置の製造方法及びエッチング装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6127237A (ja) |
| JP (1) | JP3819626B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006500781A (ja) * | 2002-09-25 | 2006-01-05 | ラム リサーチ コーポレーション | エッチング深度を制御する装置及び方法 |
| CN103824746A (zh) * | 2008-11-24 | 2014-05-28 | 应用材料公司 | 用于沟槽与介层洞轮廓修饰的方法与设备 |
| CN108376645A (zh) * | 2017-02-01 | 2018-08-07 | 株式会社东芝 | 半导体装置的制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6517669B2 (en) * | 1999-02-26 | 2003-02-11 | Micron Technology, Inc. | Apparatus and method of detecting endpoint of a dielectric etch |
| DE10214620B4 (de) * | 2002-04-03 | 2010-02-04 | Robert Bosch Gmbh | Verfahren zur plasmalosen Gasphasenätzung eines Siliziumwafers und Vorrichtung zu deren Durchführung |
| US7494596B2 (en) * | 2003-03-21 | 2009-02-24 | Hewlett-Packard Development Company, L.P. | Measurement of etching |
| WO2004095570A2 (de) * | 2003-04-17 | 2004-11-04 | X-Fab Semiconductor Foundries Ag | Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren |
| DE10317748B4 (de) * | 2003-04-17 | 2008-10-30 | X-Fab Semiconductor Foundries Ag | Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur |
| US7662648B2 (en) * | 2005-08-31 | 2010-02-16 | Micron Technology, Inc. | Integrated circuit inspection system |
| US7795045B2 (en) * | 2008-02-13 | 2010-09-14 | Icemos Technology Ltd. | Trench depth monitor for semiconductor manufacturing |
| US7932104B2 (en) * | 2009-05-19 | 2011-04-26 | United Microelectronics Corp. | Method for inspecting photoresist pattern |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3890215A (en) * | 1974-02-08 | 1975-06-17 | Bell Telephone Labor Inc | Electrochemical thinning of semiconductor devices |
| JPS5387667A (en) * | 1977-01-12 | 1978-08-02 | Hitachi Ltd | Detecting method for etching end point of non-conductive film |
| JPS5914548B2 (ja) * | 1977-04-30 | 1984-04-05 | 富士通株式会社 | イオンエツチング法 |
| JPS548465A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Etching method |
| JPS5455377A (en) * | 1977-10-13 | 1979-05-02 | Toshiba Corp | End point detection method in dry etching |
| JPS5587437A (en) * | 1978-12-26 | 1980-07-02 | Fujitsu Ltd | Method of detecting completion of dry etching |
| US4358338A (en) * | 1980-05-16 | 1982-11-09 | Varian Associates, Inc. | End point detection method for physical etching process |
| JPS5713745A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Detecting method for ion etching finishing point |
| JPS60167332A (ja) * | 1984-02-09 | 1985-08-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4793895A (en) * | 1988-01-25 | 1988-12-27 | Ibm Corporation | In situ conductivity monitoring technique for chemical/mechanical planarization endpoint detection |
| US5071510A (en) * | 1989-09-22 | 1991-12-10 | Robert Bosch Gmbh | Process for anisotropic etching of silicon plates |
| JP3013377B2 (ja) * | 1990-03-07 | 2000-02-28 | 日産自動車株式会社 | 半導体基板のエッチング方法 |
| JPH04107928A (ja) * | 1990-08-29 | 1992-04-09 | Nikko Kyodo Co Ltd | 半導体装置の製造方法 |
| US5643803A (en) * | 1992-09-18 | 1997-07-01 | Nippondenso Co., Ltd. | Production method of a semiconductor dynamic sensor |
| US5445705A (en) * | 1994-06-30 | 1995-08-29 | International Business Machines Corporation | Method and apparatus for contactless real-time in-situ monitoring of a chemical etching process |
| JP3433871B2 (ja) * | 1996-01-26 | 2003-08-04 | 株式会社デンソー | 集積化半導体歪みセンサ及びその製造方法 |
| US5702956A (en) * | 1996-08-26 | 1997-12-30 | Taiwan Semiconductor Manufactoring, Company Ltd | Test site and a method of monitoring via etch depths for semiconductor devices |
-
1998
- 1998-03-04 US US09/034,220 patent/US6127237A/en not_active Expired - Fee Related
-
1999
- 1999-03-03 JP JP05570199A patent/JP3819626B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006500781A (ja) * | 2002-09-25 | 2006-01-05 | ラム リサーチ コーポレーション | エッチング深度を制御する装置及び方法 |
| CN103824746A (zh) * | 2008-11-24 | 2014-05-28 | 应用材料公司 | 用于沟槽与介层洞轮廓修饰的方法与设备 |
| CN108376645A (zh) * | 2017-02-01 | 2018-08-07 | 株式会社东芝 | 半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6127237A (en) | 2000-10-03 |
| JP3819626B2 (ja) | 2006-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472240B2 (en) | Methods of semiconductor processing | |
| KR101764940B1 (ko) | 플라즈마 챔버용 프로세스 조건 감지 장치 | |
| US6820028B2 (en) | Method and apparatus for monitoring integrated circuit fabrication | |
| US7521332B2 (en) | Resistance-based etch depth determination for SGT technology | |
| Hedrich et al. | Structuring of membrane sensors using sacrificial porous silicon | |
| JPH11317398A (ja) | 半導体装置の製造方法及びエッチング装置 | |
| US20030037590A1 (en) | Method of self-testing a semiconductor chemical gas sensor including an embedded temperature sensor | |
| US6486692B1 (en) | Method of positive mobile iron contamination (PMIC) detection and apparatus of performing the same | |
| US6093331A (en) | Backside silicon removal for face down chip analysis | |
| WO2020229899A1 (en) | Dual surface charge sensing biosensor | |
| TWI403719B (zh) | 半導體基板之重金屬檢測方法 | |
| US8089274B2 (en) | Method for evaluating SOI wafer | |
| KR100821127B1 (ko) | 열전대를 구비하는 고전력 소자 및 그 제조방법 | |
| JP2005223098A (ja) | ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法 | |
| US20020060575A1 (en) | Shallow trench isolation step height detection method | |
| CN112185836B (zh) | 负载效应的监控方法和版图 | |
| JP3566648B2 (ja) | 半導体ウェファの局在準位測定装置及び方法 | |
| JP3531519B2 (ja) | シリコンウエハのエッチング方法 | |
| KR20220100785A (ko) | 국부 평탄화/토포그래피 조정을 위한 부위별 보상 에칭 백 | |
| CN118073325A (zh) | 绝缘体上硅衬底的电阻检测结构及检测方法 | |
| Shulver et al. | Extraction of sheet resistance and line width from all-copper ECD test structures fabricated from silicon preforms | |
| JP2005331241A (ja) | 導電性試料の評価方法及び導電性試料の評価装置 | |
| JPH039625B2 (ja) | ||
| Woodard | Low Temperature Dopant Activation | |
| Newby et al. | 2D AND 3D DOPING OF SILICON MEMS STRUCTURES USING PHOSPHORUS-DOPED POLYSILICON AS A DOPANT SOURCE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |