CN118073325A - 绝缘体上硅衬底的电阻检测结构及检测方法 - Google Patents

绝缘体上硅衬底的电阻检测结构及检测方法 Download PDF

Info

Publication number
CN118073325A
CN118073325A CN202410041433.5A CN202410041433A CN118073325A CN 118073325 A CN118073325 A CN 118073325A CN 202410041433 A CN202410041433 A CN 202410041433A CN 118073325 A CN118073325 A CN 118073325A
Authority
CN
China
Prior art keywords
resistance
substrate
layer
trapping layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410041433.5A
Other languages
English (en)
Inventor
张旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxscend Microelectronics Co ltd
Original Assignee
Maxscend Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxscend Microelectronics Co ltd filed Critical Maxscend Microelectronics Co ltd
Priority to CN202410041433.5A priority Critical patent/CN118073325A/zh
Publication of CN118073325A publication Critical patent/CN118073325A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请公开了一种绝缘体上硅衬底的电阻检测结构及检测方法,属于半导体技术领域。绝缘体上硅衬底包括依次层叠的衬底、捕陷层、埋氧层和顶硅层,电阻检测结构包括:多个接触孔,形成于埋氧层未被顶硅层覆盖的区域,且接触孔的底部暴露捕陷层;多个导电结构,形成于接触孔内,且与捕陷层接触连接;测量组件,连接于各导电结构之间,且配置为向导电结构提供电流,并根据导电结构之间的电性参数确定电阻根据本申请的绝缘体上硅衬底的电阻检测结构,通过利用绝缘体上硅衬底上的接触孔形成测量结构,可以在晶圆制造完成后立即测试,时效性高,通过对测量的电阻进行计算,表征衬底电阻的变化,从而准确地确定衬底的电阻。

Description

绝缘体上硅衬底的电阻检测结构及检测方法
技术领域
本申请属于半导体技术领域,尤其涉及一种绝缘体上硅衬底的电阻检测结构及检测方法。
背景技术
在RF SOI(Radio Frequency Silicon-On-Insulator,射频绝缘衬底上的硅)工艺中,衬底电阻对器件性能有很强的相关性,衬底电阻越高器件射频性能越好,反之,衬底的电阻减小会使得器件射频性能退化。因此,器件射频性能对于衬底电阻的控制变得十分重要。
传统的SOI衬底电阻监控方式包括SRP(Spreading resistance profile,扩散电阻分布)电阻分析和CPW(Coplanar Waveguide,共面波导)测试。其中,SRP电阻分析需要制作样品并送至第三方实验室分析,但费用高,周期长。CPW测试测试结果仅能反应一定深度的电阻情况,无法反应整个衬底厚度的电阻分布情况。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此,本申请提出一种绝缘体上硅衬底的电阻检测结构及检测方法,可以在晶圆制造完成后立即测试,时效性高,可以准确地确定衬底的电阻。
第一方面,本申请提供了一种绝缘体上硅衬底的电阻检测结构,绝缘体上硅衬底包括依次层叠的衬底、捕陷层、埋氧层和顶硅层,在层叠方向上,顶硅层的投影面积小于埋氧层的投影面积,电阻检测结构包括:
多个接触孔,形成于埋氧层未被顶硅层覆盖的区域,且接触孔的底部暴露捕陷层;
多个导电结构,形成于接触孔内,且与捕陷层接触连接;
测量组件,连接于各导电结构之间,且配置为向导电结构提供电流,并根据导电结构之间的电性参数确定电阻。
根据本申请的绝缘体上硅衬底的电阻检测结构,通过利用绝缘体上硅衬底上的接触孔形成测量结构,可以在晶圆制造完成后立即测试,时效性高,通过对测量的电阻进行计算,表征衬底电阻的变化,从而准确地确定衬底的电阻。
根据本申请的一个实施例,接触孔的底部与捕陷层的顶部之间的距离为0~1/50H,H为捕陷层的厚度。
根据本申请的一个实施例,接触孔的底部与捕陷层的顶部之间的距离为1/50H。
根据本申请的一个实施例,衬底的厚度为100um~150um。
根据本申请的一个实施例,接触孔的数量为两个,且对称地设置于顶硅层的两侧。
第二方面,本申请提供了一种绝缘体上硅衬底的电阻检测方法,应用于根据前述的电阻检测结构,电阻检测方法包括:
获取测量组件测量捕陷层的电阻;
根据参考映射关系,将捕陷层的电阻转换为衬底的电阻。
根据本申请的绝缘体上硅衬底的电阻检测方法,通过利用绝缘体上硅衬底上的接触孔形成测量结构,可以在晶圆制造完成后立即测试,时效性高,通过对测量的电阻进行计算,表征衬底电阻的变化,从而准确地确定衬底的电阻。
根据本申请的一个实施例,利用测量组件测量捕陷层的电阻,包括:
获取测量组件提供的测量电阻;
基于导电结构的尺寸参数对测量电阻进行转换,获得捕陷层的电阻。
根据本申请的一个实施例,接触孔的数量为两个,且对称地设置于顶硅层的两侧,测量电阻按照以下公式进行转换:
R’=R/(L/W)
其中,R’为捕陷层的电阻,R为测量电阻,L为两个接触孔之间的间距,W为接触孔沿垂直于相对方向上的延伸长度。
根据本申请的一个实施例,参考映射关系为:
R”=lgR’
其中,R”为衬底的电阻。
根据本申请的一个实施例,根据参考映射关系,将捕陷层的电阻转换为衬底的电阻之后,还包括:
将衬底的电阻与衬底标准电阻进行比对;
根据比对结果判断衬底是否合格。
本申请的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是SOI晶圆结构的结构示意图之一;
图2是SOI晶圆结构的结构示意图之二;
图3是本申请实施例提供的绝缘体上硅衬底的电阻检测结构的结构示意图;
图4是本申请实施例提供的导电结构的俯视角度下的布局示意图;
图5是本申请实施例提供的绝缘体上硅衬底的电阻检测方法。
附图标记:
衬底100,捕陷层200,埋氧层300,顶硅层400,接触孔500,导电结构600,第一导电件610,第二导电件620。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出。在附图中,为了清楚,层、区、元件的尺寸以及其相对尺寸可能被夸大。其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
应当明白,当元件或层被称为“在......上”、“与......相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在......上”、“与......直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本公开教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时,并不表明本公开必然存在第一元件、部件、区、层或部分。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
参照图1和图2,图1示出了一种SOI晶圆结构,图2示出了另一种SOI晶圆结构。在图1中,SOI晶圆包括从下往上依次层叠的衬底100、捕陷层200、埋氧层300和顶硅层400,其为一种TR-SOI(含有电荷陷阱局的高阷SOI)结构。在图2中,SOI晶圆包括从下往上依次层叠的衬底100、埋氧层300和顶硅层400,其为一种HR-SOI(高阻绝缘体上硅)结构。
衬底100的电阻的波动,是由于衬底中氧元素在高温下表现施主特性而变成N型掺杂所致。因此在SOI晶圆制备后,需要至衬底100的电阻进行测量,以判断该SOI晶圆是否符合要求。但相关技术中的测量方法时效性和准确性不足。
本申请提出一种绝缘体上硅衬底的电阻检测结构及检测方法,通过利用绝缘体上硅衬底上的接触孔形成测量结构,可以在晶圆制造完成后立即测试,时效性高,通过对测量的电阻进行计算,表征衬底电阻的变化,从而准确地确定衬底的电阻。
参照图3,图3示出了一种绝缘体上硅衬底的电阻检测结构。本实施方式以TR-SOI结构的晶圆为例,对衬底电阻的测量进行说明。在本实施方式中,SOI晶圆包括从下往上依次层叠的衬底100、捕陷层200、埋氧层300和顶硅层400。在层叠方向上,顶硅层400的投影面积小于埋氧层300的投影面积。
在一些实施例中,埋氧层300的上侧可以形成凹槽,顶硅层400形成于该凹槽内。顶硅层400的顶面可以与凹槽四周的埋氧层300的顶面等高。当然,顶硅层400的顶面也可以高于凹槽四周的埋氧层300的顶面。其中,凹槽可以形成于顶硅层400的中部。
在本实施方式,电阻检测结构包括多个接触孔500、多个导电结构600和测量组件(图中未示出)。多个接触孔500形成于埋氧层300未被顶硅层400覆盖的区域,且接触孔500的底部暴露捕陷层200;多个导电结构600形成于接触孔500内,且与捕陷层200接触连接;测量组件连接于各导电结构600之间,且配置为向导电结构600提供电流,并根据导电结构600之间的电性参数确定电阻。
接触孔500穿过埋氧层300布置,形成于埋氧层300未被顶硅层400覆盖的区域可以避免对顶硅层400造成破坏。接触孔500可以采用光刻工艺形成,光刻工艺已有成熟的技术,本实施方式在此不在赘述。
在另一些实施例中,SOI晶圆制备中,埋氧层300和顶硅层400上方通常还设有隔离绝缘层,接触孔500可以穿过隔离绝缘层和埋氧层300,以暴露捕陷层200。
导电结构600基于接触孔500形成与捕陷层200电性接触。导电结构600可以包括形成于接触孔500内的第一导电件610和形成于接触孔500上方的第二导电件620,第一导电件610与第二导电件620导电接触。其中,第一导电件610和第二导电件620可以采用金属材料。
测量组件与各导电结构600电连接,以检测导电结构600的电性参数,进而计算出电阻值,电性参数可以包括电压和/或电流。由于导电结构600与捕陷层200电性接触,因此测量组件计算出的电阻为捕陷层200的电阻,通过对计算出的电阻进行转换可以得到衬底100的电阻。
需要说明的是,由于衬底100电阻的波动通常是因为衬底100中的氧元素在高温下表现施主特性而变成N型掺杂所致,因此补陷层200可以捕获衬底100在氧施主新产生的载流子而发生电阻的变化,补陷层200的电阻与衬底100的电阻存在特定映射关系。
例如,映射关系可以如下:
R”=lgR’
其中,R”为衬底100的电阻,R’为补陷层200的电阻。当然,补陷层200的电阻与衬底100的电阻还可以采用其他公式仅映射,具体可以根据SOI晶圆的结构进行设定,本实施方式对此不加以限制。
在一些实施例中,测量组件可以包括电源和检测电路,电源和检测电路均与导电结构600电连接。其中电源用于向导电结构600提供电流,检测电路用于检测导电结构600上的电流或电压。电源和检测电路已有成熟的技术,本实施方式在此不再赘述。
作为一种示例,测量组件可以包括恒流源,测量组件向导电结构600提供恒定电流,并检测导电结构600之间的电压,通过计算检测电压和恒定电流可以得出电阻值。
在另一种示例中,测量组件可以包括恒压源,测量组件向导电结构600提供恒定电压,并检测导电结构600之间的电流,通过计算检测电流和恒定电压可以得出电阻值。
根据本申请的绝缘体上硅衬底的电阻检测结构,通过利用绝缘体上硅衬底上的接触孔500形成测量结构,可以在晶圆制造完成后立即测试,时效性高,通过对测量的电阻进行计算,表征衬底100的电阻的变化,从而准确地确定衬底100的电阻。
在一些实施例中,接触孔500的底部与捕陷层200的顶部之间的距离为0~1/50H,H为捕陷层200的厚度。
可以理解的是,接触孔500深入捕陷层200中,导电结构600可以通过接触孔500的底面和接触孔500位于捕陷层200中的侧壁部分与捕陷层200接触,从而增大了接触面积,提高了测量精度。
需要说明的是,接触孔500采用光刻工艺制得,其孔直径通过沿上向下的方向逐渐缩小。因此,接触孔500的顶部面积大于接触孔500的底面面积。为保证良好的接触,底面面积需要保持在特定面积之上,由此需要将接触孔500的顶部面积设置的较大。并且,随接触孔500的深度越深,接触孔500的顶部面积越大。本实施方式将接触孔500控制在0~1/50的捕陷层200的厚度,可以保证合适的接触面积,也不会导致接触孔500顶部开口过大。
在一些实施例中,接触孔500的底部与捕陷层200的顶部之间的距离为1/50H。
在本实施方式中,接触孔500深入至捕陷层200的1/50厚度,接触孔500的深度较深,保证导电结构600与捕陷层200之间的最大的接触,提高测量精度。
在另一些实施例中,接触孔500的底部与捕陷层200的顶部之间的距离为1/100H。在该深度下,导电结构600与捕陷层200之间的足够的接触,保证测量精度,同时还可以减小接触孔500的顶部开口大小。
在一些实施例中,衬底100的厚度为100um~150um。
在本实施方式中,衬底100的厚度较厚,传统的CPW测试无法准确反映衬底100的电阻。即使衬底100的厚度较厚,其在氧施主产生的载流子仍可以被捕陷层200捕获,本实施方式提供的电阻检测结构仍可以实现对衬底100的电阻的测量。
在一些实施例中,接触孔500的数量为两个,且对称地设置于顶硅层400的两侧。
在本实施方式中,采用两个接触孔500形成测试连接,导电结构600包括两个第一导电件610和两个第二导电件620,两个第一导电件610分别设置在两个接触孔500内,两个第二导电件620分别与一个第一导电件610连接。测量组件连接于两个第二导电件620之间,并相关两个第二导电件620施加电流,检测电流或电压实现电阻检测。
通过采用较少的接触孔500,简化了导电结构600,结构简单,易于实现。
参照图4,图4示出了一种导电结构的俯视角度下的布局示意图。作为一种示例,两个接触孔500的延伸方向可以平行布置,且接触孔500在延伸方向上各段的宽度相同。显然,第一导电件610的形状与接触孔500的形状相同,通过规律化的设置第一导电件610的形状,可以便于后续对电阻的计算。
在该示例中,通过对测量组件提供的测量值进行归一化计算,可以得到更准确的捕陷层200的电阻,进而根据前述的映射关系进行转换,得到更准确的衬底100的电阻。其中归一化计算可以按照以下公式:
R’=R/(L/W)
其中,R’为捕陷层200的电阻,R为测量电阻,L为两个接触孔500之间的间距,W为接触孔500沿垂直于相对方向上的延伸长度。
参照图5,图5示出了一种绝缘体上硅衬底的电阻检测方法。本申请的一个实施例还提供了一种绝缘体上硅衬底的电阻检测方法。该绝缘体上硅衬底的电阻检测方法应用于根据前述的电阻检测结构。
在本实施方式中,电阻检测方法包括步骤10和步骤20,如下:
步骤10、获取测量组件测量捕陷层的电阻;
步骤20、根据参考映射关系,将捕陷层的电阻转换为衬底的电阻。
需要说明的是,本实施方式提供的绝缘体上硅衬底的电阻检测方法的执行主体可以为前述的测量组件中的计算设备,如控制器或者计算机等具有数据计算功能的设备。当然,还可以为其他具有相同功能的设备,本实施方式对此不加以限制。
在本实施方式中,由于导电结构600与捕陷层200电性接触,因此测量组件计算出的电阻为捕陷层200的电阻,通过对计算出的电阻进行转换可以得到衬底100的电阻。通过接收测量组件输出的测量结果可以获得捕陷层200的电阻。具体测量原理可以参照前述实施例,本实施方式在此不再赘述。
由于衬底100电阻的波动通常是因为衬底100中的氧元素在高温下表现施主特性而变成N型掺杂所致,因此补陷层200可以捕获衬底100在氧施主新产生的载流子而发生电阻的变化,补陷层200的电阻与衬底100的电阻存在特定映射关系。
根据本申请的绝缘体上硅衬底的电阻检测方法,通过利用绝缘体上硅衬底上的接触孔形成测量结构,可以在晶圆制造完成后立即测试,时效性高,通过对测量的电阻进行计算,表征衬底电阻的变化,从而准确地确定衬底的电阻。
在一些实施例中,利用测量组件测量捕陷层的电阻,包括:获取测量组件提供的测量电阻;基于导电结构的尺寸参数对测量电阻进行转换,获得捕陷层的电阻。
测量组件提供的测量电阻是指测量组件对导电结构600进行检测得到的直接测量值。本实施方式通过对该直接测量值进行转换,消除导电结构600自身对直接测量值的影响,得到更准确的捕陷层200的电阻。
在一些实施例中,接触孔500的数量为两个,且对称地设置于顶硅层400的两侧,测量电阻按照以下公式进行转换:
R’=R/(L/W)
其中,R’为捕陷层的电阻,R为测量电阻,L为两个接触孔之间的间距,W为接触孔沿垂直于相对方向上的延伸长度。
在本实施方式中,导电结构600的布局示意图可以参照图4。在该结构下,按照上述公式对测量组件提供的测量电阻进行归一化计算,得到更准确的捕陷层200的电阻。当然,归一化计算还可以采用其他公式进行,具体可以根据导电结构600的具体形状进行设置,本实施方式对此不加以限制。
在一些实施例中,参考映射关系为:
R”=lgR’
其中,R”为衬底的电阻。
在本实施方式中,按照上述公式对归一化计算之后得到的补陷层200的电阻进行转换,得到衬底100的电阻。当然,补陷层200的电阻与衬底100的电阻还可以采用其他公式仅映射,具体可以根据SOI晶圆的结构进行设定,本实施方式对此不加以限制。
在一些实施例中,根据参考映射关系,将捕陷层的电阻转换为衬底的电阻之后,还包括:将衬底的电阻与衬底标准电阻进行比对;根据比对结果判断衬底是否合格。
衬底标准电阻是指SOI晶圆满足工艺需求的情况下,衬底100的正常电阻。衬底标准电阻可以以定值或者范围值进行表述。以衬底标准电阻为定值为例,比对结果可以为衬底的电阻与衬底标准电阻之间的差值是否处于预设范围内,若差值处于预设范围内,则判定衬底100合格,SOI晶圆满足要求;若差值处于预设范围外,则判定衬底100不合格,SOI晶圆满足要求。其中,预设范围根据工艺需求进行设置,本实施方式对此不加以限制。
可以理解的是,在判定衬底100不合格的情况下,还可以将衬底的电阻与衬底标准电阻之间的差值进行显示,以供操作人员根据差值调整SOI晶圆的工艺参数,提高SOI晶圆制造工艺的良率。
在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外,需要指出的是,本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能,还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能,例如,可以按不同于所描述的次序来执行所描述的方法,并且还可以添加、省去、或组合各种步骤。另外,参照某些示例所描述的特征可在其他示例中被组合。
尽管已经示出和描述了本申请的实施例,本领域的普通技术人员可以理解:在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本申请的范围由权利要求及其等同物限定。

Claims (10)

1.一种绝缘体上硅衬底的电阻检测结构,其特征在于,所述绝缘体上硅衬底包括依次层叠的衬底、捕陷层、埋氧层和顶硅层,在层叠方向上,所述顶硅层的投影面积小于所述埋氧层的投影面积,所述电阻检测结构包括:
多个接触孔,形成于所述埋氧层未被所述顶硅层覆盖的区域,且所述接触孔的底部暴露所述捕陷层;
多个导电结构,形成于所述接触孔内,且与所述捕陷层接触连接;
测量组件,连接于各所述导电结构之间,且配置为向所述导电结构提供电流,并根据所述导电结构之间的电性参数确定电阻。
2.根据权利要求1所述的电阻检测结构,其特征在于,所述接触孔的底部与所述捕陷层的顶部之间的距离为0~1/50H,H为所述捕陷层的厚度。
3.根据权利要求2所述的电阻检测结构,其特征在于,所述接触孔的底部与所述捕陷层的顶部之间的距离为1/50H。
4.根据权利要求1-3中任一项所述的电阻检测结构,其特征在于,所述衬底的厚度为100um~150um。
5.根据权利要求1-3中任一项所述的电阻检测结构,其特征在于,所述接触孔的数量为两个,且对称地设置于所述顶硅层的两侧。
6.一种绝缘体上硅衬底的电阻检测方法,其特征在于,应用于根据权利要求1-5中任一项所述的电阻检测结构,所述电阻检测方法包括:
获取测量组件测量捕陷层的电阻;
根据参考映射关系,将所述捕陷层的电阻转换为衬底的电阻。
7.根据权利要求6所述的电阻检测方法,其特征在于,所述利用测量组件测量捕陷层的电阻,包括:
获取测量组件提供的测量电阻;
基于导电结构的尺寸参数对所述测量电阻进行转换,获得单位面积的捕陷层的电阻。
8.根据权利要求7所述的电阻检测方法,其特征在于,接触孔的数量为两个,且对称地设置于顶硅层的两侧,所述测量电阻按照以下公式进行转换:
R’=R/(L/W)
其中,R’为捕陷层的电阻,R为所述测量电阻,L为两个接触孔之间的间距,W为所述接触孔沿垂直于相对方向上的延伸长度。
9.根据权利要求6所述的电阻检测方法,其特征在于,所述参考映射关系为:
R”=lgR’
其中,R”为衬底的电阻。
10.根据权利要求6-9中任一项所述的电阻检测方法,其特征在于,所述根据参考映射关系,将所述捕陷层的电阻转换为衬底的电阻之后,还包括:
将所述衬底的电阻与衬底标准电阻进行比对;
根据比对结果判断所述衬底是否合格。
CN202410041433.5A 2024-01-10 2024-01-10 绝缘体上硅衬底的电阻检测结构及检测方法 Pending CN118073325A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410041433.5A CN118073325A (zh) 2024-01-10 2024-01-10 绝缘体上硅衬底的电阻检测结构及检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410041433.5A CN118073325A (zh) 2024-01-10 2024-01-10 绝缘体上硅衬底的电阻检测结构及检测方法

Publications (1)

Publication Number Publication Date
CN118073325A true CN118073325A (zh) 2024-05-24

Family

ID=91099646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410041433.5A Pending CN118073325A (zh) 2024-01-10 2024-01-10 绝缘体上硅衬底的电阻检测结构及检测方法

Country Status (1)

Country Link
CN (1) CN118073325A (zh)

Similar Documents

Publication Publication Date Title
CN102771194B (zh) 用于等离子体腔的工艺条件感测设备
CN104204786B (zh) 检测用于射频应用的半导体基板的方法和装置
US7804294B1 (en) Non contact method and apparatus for measurement of sheet resistance of P-N junctions
CN103852702B (zh) 确定半导体鳍中的载流子浓度的方法
Black et al. Accounting for the dependence of coil sensitivity on sample thickness and lift-off in inductively coupled photoconductance measurements
CN101728293A (zh) Mos晶体管器件栅氧化层完整性测试的方法
US6150669A (en) Combination test structures for in-situ measurements during fabrication of semiconductor devices
US6300647B1 (en) Characteristic-evaluating storage capacitors
US7521946B1 (en) Electrical measurements on semiconductors using corona and microwave techniques
CN118073325A (zh) 绝缘体上硅衬底的电阻检测结构及检测方法
US9465069B2 (en) Method for the extraction of recombination characteristics at metallized semiconductor surfaces
JPH11317398A (ja) 半導体装置の製造方法及びエッチング装置
CN210640254U (zh) 半导体结构
WO2022142372A1 (zh) 一种浮置源极接触刻蚀工艺的测试结构以及监控方法
CN111584387B (zh) 测试结构、测试方法以及半导体结构
CN205723527U (zh) 可靠性测试结构
CN210156384U (zh) 半导体结构
CN112366145A (zh) 一种用于ac校准的测试结构和测试方法
CN112993004B (zh) 半导体结构及其制作方法、电容检测方法
CN114743893B (zh) 导电插塞的深度的监控方法、检测结构
CN116936543B (zh) 一种电容测试结构、制备方法、测试方法及应用
CN219831253U (zh) 一种阻值测量结构
US6445194B1 (en) Structure and method for electrical method of determining film conformality
CN111063635B (zh) 检测前开式晶圆传送盒内微环境的方法
CN113644053B (zh) 一种导电薄膜连续性的测试结构及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination