CN112986772A - 一种电介质击穿测试电路及其测试方法 - Google Patents

一种电介质击穿测试电路及其测试方法 Download PDF

Info

Publication number
CN112986772A
CN112986772A CN202110421520.XA CN202110421520A CN112986772A CN 112986772 A CN112986772 A CN 112986772A CN 202110421520 A CN202110421520 A CN 202110421520A CN 112986772 A CN112986772 A CN 112986772A
Authority
CN
China
Prior art keywords
test
dielectric
voltage
time
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110421520.XA
Other languages
English (en)
Other versions
CN112986772B (zh
Inventor
目晶晶
田文星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202110421520.XA priority Critical patent/CN112986772B/zh
Publication of CN112986772A publication Critical patent/CN112986772A/zh
Application granted granted Critical
Publication of CN112986772B publication Critical patent/CN112986772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种电介质击穿测试电路及其测试方法,所述电介质击穿测试电路包括至少两个串联的测试电路,所述测试电路包括:电阻;二极管,其正极电性连接于所述电阻的一端;电熔丝,其一端电性连接于所述二极管的负极;测试点,其一端电性连接于所述电熔丝的另一端,所述测试点的另一端电性连接于所述电阻的另一端;其中,每个所述测试电路的一端为所述电阻和所述测试点的连接点,另一端为所述二极管和所述电熔丝的连接点。通过本发明提供的一种电介质击穿测试电路,可提高获得特征寿命的效率。

Description

一种电介质击穿测试电路及其测试方法
技术领域
本发明属于半导体技术领域,特别涉及一种电介质击穿测试电路及其测试方法。
背景技术
与时间相关的电介质击穿( Time Dependent Dielectric Breakdown,TDDB)是电介质失效的重要机制,其为在栅极上加恒定的电压,使器件处于积累状态。经过一段时间后,电介质就会击穿,这期间经历的时间就是在该条件(电压)下的寿命。
与时间相关的电介质击穿寿命与加在栅极上的击穿电压有关,当在栅极加低于本征击穿的场强时,所加的电压越小,击穿时间越大,小电压测试可达到几万秒。且目前与时间相关的电介质击穿需测试多个电压下,不同的击穿时间,各个电压是单独依次测试,测试时间长,效率低。
发明内容
本发明的目的在于提供一种电介质击穿测试电路及其测试方法,通过本发明提供的一种电介质击穿测试电路及其测试方法,同时获得多个测试电压下电介质的击穿时间,提高获得电介质的击穿时间和特征寿命的效率。
为解决上述技术问题,本发明是通过以下技术方案实现的:
本发明提供一种电介质击穿测试电路,其包括:
至少两个串联的测试电路,所述测试电路包括:
电阻;
二极管,其正极电性连接于所述电阻的一端;
电熔丝,其一端电性连接于所述二极管的负极;
测试点,其一端电性连接于所述电熔丝的另一端,所述测试点的另一端电性连接于所述电阻的另一端;
其中,每个所述测试电路的一端为所述电阻和所述测试点的连接点,另一端为所述二极管和所述电熔丝的连接点。
本发明还提供一种电介质击穿测试方法,采用如上所述的一种电介质击穿测试电路,其至少包括:
将多个电介质放置在所述测试点上,并在所述电介质击穿测试电路的两端施加总电压;
检测每个所述电介质的击穿时间;
根据所述电介质两端的测试电压和所述击穿时间,获得所述电介质的特征寿命。
在本发明一实施例中,所述电介质击穿测试方法还包括:预先设置所述测试电路的数量以及每个所述测试电路中每个元件的规格,其中,每个所述测试电路中的所述电阻的阻值为:
Rn=Rz*Un/Uz;
其中,Uz为总电压,且Uz=U1+U2+...+UN,Rz为总电阻,且Rz=R1+R2+...RN,Un为第n个测试电路的测试电压,n为所述测试电路以及所述测试电路中每个所述元件的序号,n的取值范围为1~N。
在本发明一实施例中,检测每个所述电介质的击穿时间包括:
设定监测时间;
当到达监测时间后,断开所述总电压,并依次在每个测试电路的两端施加检测电压;
在检测电压下,获取流经测试电路的检测电流,并判断所述检测电流是否为零或者无限大;
若是,则所述电介质此时经历的时间为击穿时间;若否,则重置监测时间。
在本发明一实施例中,所述检测电压的方向与所述测试电路中所述二极管的导通方向相反。
在本发明一实施例中,根据所述电介质两端的测试电压和所述击穿时间,获得所述电介质的特征寿命包括:获得电介质的累积失效率,其中,所述累积失效率的表达式为:
F(t)=Tt/Tz;
其中,F(t)为所述累积失效率,Tt为某一测试电压下一定时间内被击穿的电介质的数量,Tz为某一测试电压下被测试的电介质的总数量,t为时间。
在本发明一实施例中,在对时间取对数时,所述电介质的所述击穿时间符合的分布的表达式为:
Figure 206143DEST_PATH_IMAGE001
Figure 82832DEST_PATH_IMAGE001
的值为零时,此时的时间为所述特征寿命。
在本发明一实施例中,所述特征寿命与所述测试电压之间符合的表达式为:
lnTTFi=lnA-BUi;
其中,Ui为第i个测试电压,i为测试电压的序号;TTFi第i个测试电压下所述电介质的所述特征寿命,A为第一参数,B为加速因子。
在本发明一实施例中,当所述测试电压为两组时,所述第一参数和所述加速因子的表达式分别为:
B=(lnTTF1-lnTTF2)/(U2-U1);
Figure 967611DEST_PATH_IMAGE002
其中,U1为第一测试电压,lnTTF1为所述电介质在所述第一测试电压下的第一特征寿命;U2为第二测试电压,lnTTF2为所述电介质在所述第二测试电压下的第二特征寿命。
在本发明一实施例中,当所述测试电压至少为三组时,所述第一参数和所述加速因子的获取方法包括:
将X轴定义为所述测试电压,将Y轴定义为所述特征寿命的对数;
在坐标轴上标定多个所述测试电压下,所述特征寿命的对数;
对所述特征寿命的对数进行线性拟合,获取第一直线;
所述加速因子为所述第一直线的斜率,所述第一参数为所述第一直线与所述Y轴交叉点的纵坐标。
如上所述本发明提供的一种电介质击穿测试电路及其测试方法,通过将多个测试电路并接,实现同时测试多个测试电压下所述电介质的击穿时间;通过测试电路中的电阻实现分压;通过所述测试电路中的二极管,实现对测试点的电流监控;通过电熔丝将击穿的电介质所在的测试点脱离电介质击穿测试电路,保证每个测试电路的分压稳定;通过获取所述击穿时间和所述测试电压的关系,直接通过公式获取小电压下,所述电介质的击穿时间,提高获得所述击穿时间的效率。通过本发明提供的一种电介质击穿测试电路及其测试方法,同时获取多个测试电压下所述电介质的击穿时间,并获得所述测试时间和所述测试电压下的关系;提高获取所述电介质的击穿时间和特征寿命的效率。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一种电介质击穿测试电路。
图2为本发明提供的一种电介质击穿测试电路。
图3为一种电介质击穿测试方法流程图。
图4为一种击穿时间获取流程图。
图5为不同电压下电介质的状态分布图。
图6为一种测试电压和击穿时间的关系图。
标号说明:
101第一测试电路;102第二测试电路;10n第n测试电路;P1第一测试点;P2第二测试点;Pn第n测试点;R1第一电阻;R2第二电阻;Rn第n电阻;D1第一二极管;D2第二二极管;Dn第n二极管;F1第一电熔丝;F2第二电熔丝;Fn第n电熔丝;S1第一测试焊盘;S2第二测试焊盘;S3第三测试焊盘;Sn第n测试焊盘;Sn+1第n+1测试焊盘;U1第一测试电压;U2第二测试电压;Un第n测试电压;Uz总电压;S100、S200、S300、S400电介质击穿测试方法流程步骤;S301、S302、S303、S304、S305击穿时间获取流程步骤。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1所示,在与时间相关的电介质击穿的测试时,通过在电介质的两侧设置一定的电压,对电介质进行监控,并获得电介质的击穿时间。在具体操作时,如图1所示,将电介质放置在第一测试点P1上,第一测试点P1的两端连接测试焊盘,例如为第一测试焊盘S1和第二测试焊盘S2,在第一测试焊盘S1和第二测试焊盘S2上施加所需的测试电压,例如为第一测试电压U1,对电介质进行监测,获取电介质在第一测试电压U1下的击穿时间,例如为第一击穿时间T1。当需要获取电介质在另一测试电压下的击穿时间时,例如为第二测试电压U2,则将相同的电介质放置在第一测试点P1上,在第一测试焊盘S1和第二测试焊盘S2上施加第二测试电压U2,对电介质进行监测,获取电介质在第二测试电压U2下的击穿时间,例如为第二击穿时间T2。在进行与时间相关的电介质击穿的测试时,需要获得至少两个测试电压下电介质的击穿时间,且在电介质上施加的测试电压低于本征击穿的场强时,所施加的测试电压越小,击穿时间越大,小电压测试可达到几万秒,测试时间长。
本发明提供一种电介质击穿测试电路及其测试方法,能够同时测试多个不同测试电压下电介质的击穿时间,提高获得电介质击穿时间的效率。
请参阅图2所示,在发明一实施例中,所述电介质击穿测试电路包括多个串接的测试电路,以及多个测试焊盘,两个测试焊盘分别电性连接于电介质击穿测试电路的两端,多个测试焊盘电性连接于串接的测试电路的连接点,保证每个测试电路的两端有测试焊盘。本申请并不限制测试电路的数量,每个测试电路为电介质提供一个测试电压,可根据需求选择测试电路的数量。
请参阅图2所示,在发明一实施例中,每个测试电路包括电阻、二极管、电熔丝和测试点,二极管的正极电性连接于电阻的一端,电熔丝的一端电性连接于二极管的负极,测试点的一端电性连接于电熔丝的另一端,测试点的另一端电性连接于电阻的另一端,且电阻和测试点的连接点为测试电路的一端,二极管和电熔丝的连接点为测试电路另一端。其中,每个测试电路的阻值根据每个测试电路所需的测试电压设定。
请参阅图2所示,在本发明一具体实施例中,测试电压的数量例如为n个,包括第一测试电压U1、第二测试电压U2至第n电压Un,总电压Uz为n个电压的总和;则所述测试电路的数量例如为n个,包括第一测试电路101,第二测试电路102至第n测试电路10n;则测试焊盘的数量为n+1个,包括第一测试焊盘S1、第二测试焊盘S2,至第n+1测试焊盘Sn+1。
请参阅图2所示,在本发明一实施例中,第一测试电路101中的第一电阻R1、第二测试电路102中的第二电阻R2,至第n测试电路中的第n电阻Rn串联,将总电压Uz分压,可根据每个测试电压的大小设定每个测试电路中电阻的阻值;在每个测试电路中,在每个电阻上并联一测试点,包括第一电阻R1并联的第一测试点P1,第二电阻R2并联的第二测试点P2,至第n电阻Rn并联的第n测试点Pn。在测试电介质时,将待测的电介质放置测试点上,并在第一焊盘S1和第n+1焊盘之间施加总电压Uz,每个电阻通过分压,使每个测试点两端获得所需的测试电压。
请参阅图2所示,在本发明一实施例中,在每个测试电路中,在每个测试点的一侧串联一电熔丝,包括与第一测试点P1串联的第一电熔丝F1,与第二测试电点P2串联的第二电熔丝F2,至与第n测试点Pn串接的第n电熔丝Fn。当测试点上放置的电介质被击穿时,测试点上的电介质被短路,电熔丝烧断。测试电路两端的电压仍然施加在电阻的两端,不会被短路,其他测试电路中的电压保持恒定。在每个测试电路中,在每个电阻的一端串联一二极管,包括与第一电阻R1串联的第一二极管D1,与第二电阻R2串联的第二二极管D2,至与第n电阻Rn串联的第n二极管Dn,多个二极管的连接方式相同,二极管的正极电性连接于电阻的一端,二极管的负极电性连接于电熔丝。在本实施例中,当监控测试点上的电介质是否被击穿时,在测试电路的一端施加正电压,另一端接地,其中,正电压施加在二极管负极与电熔丝的连接点的一端,便于检测穿过电介质的电流,方便判断电介质是否被击穿。
请参阅图3所示,在本发明一实施例中,当使用本发明提供的一种电介质击穿测试方法,测试多个测试电压下电介质的击穿时间时。首先,执行步骤S100:预先设置测试电路的数量以及每个测试电路中每个元件的规格,其中,每个测试电路中的电阻的阻值为:
Rn=Rz*Un/Uz;
其中,Uz为总电压,且Uz=U1+U2+...+UN,Rz为总电阻,且Rz=R1+R2+...RN,Un为第n个测试电路的测试电压,Rn为第n个测试电路中的第n电阻,n为测试电路以及测试电路中每个元件的序号,取值范围为1~N。在本申请中,电路中的测试电路的数量以及每个测量电路两端的测量电压根据需求选定,每个电阻的大小根据测量电压,实现分压效果即可,本申请并不限定电阻的大小。
请参阅图2至图3所示,在本发明一实施例中,本发明提供的一种电介质击穿测试方法包括步骤S200:将待测的多个电介质放置在所述测试点上,并在所述电介质击穿测试电路的两端施加总电压。在本实施例中,在第一焊盘S1与第n+1焊盘Sn+1上施加总电压,且在第一焊盘S1上施加总电压,第n+1焊盘接地。在本实施例中,测试电压包括至少两组测试电压,例如包括第一测试电压U1和第二测试电压U2。在本发明一具体实施例中,每组测试电压的数量为多个,第一测试电压U1的数量例如为100个,第二测试电压U2的数量例如为100个。
请参阅图4所示,在本发明一实施例中,本发明提供的一种电介质击穿测试方法包括步骤S300:检测每个所述电介质的击穿时间。其具体包括:S301:设定监测时间;其中,监测时间由机器设定;S302:当到达监测时间时,断开第一焊盘S1与第n+1焊盘Sn+1上施加的总电压Uz,并依次在每个测试电路的两端施加检测电压;其中,施加的检测电压的方向与该测试电路中二极管的导通方向相反,即检测电压的正极施加在二极管的负极;S303:在检测电压下,获得流经测试电路的检测电流,并判断检测电流是否为零或者为无限大;S304:若是,则该电介质此时经历的时间为击穿时间;S305:若否,则重置监测时间,并继续检测,直至所有的电介质均被击穿。
请参阅图2至图4所示,在本实施例中,检测每个电介质的击穿时间的具体方法为,当到达监测时间时,断开电介质击穿测试电路两端的总电压,并对第一测试电路101中的电介质进行检测,其具体包括:在第一焊盘S1和第二焊盘S2之间施加检测电压,且在第二焊盘S2上施加检测电压,第一焊盘S1接地;检测流过第一测试点P1的第一检测电流,判断第一检测电流是否为零或者为无限大;若是,则第一测试点P1上的电介质此时经历的时间为击穿时间;若否,则结束第一测试电路101的检测。当第一测试电路101检测过后,对第二测试电路102中的电介质进行检测,其检测方法与第一测试电路101中电介质的检测方法相同,直至完成最后一个测试电路中电介质的检测,此时重置监测时间,并循环执行以上步骤,直至获得每个检测电压下(即每个测试电路)中电介质的击穿时间。
请参阅图3所示,在本发明一实施例中,本发明提供的一种电介质击穿测试方法包括步骤S400:根据所述电介质两端的测试电压和所述击穿时间,获得所述电介质的特征寿命。
请参阅图4所示,在本发明一实施例中,根据所述电介质两端的测试电压和所述击穿时间,获得所述电介质的特征寿命具体包括:获得电介质的累积失效率。其中,累积失效率F(t)的表达式为:
F(t)=Tt/Tz;
其中,Tt为某一测试电压下一定时间内被击穿的电介质的数量,Tz为某一测试电压下被测试的电介质的总数量,t为时间。
请参阅图4所示,在获取累积失效率后,根据累积失效率获取电介质的特征寿命。电介质的击穿时间符合韦伯(Weibull)分布,可根据韦伯分布可找出特征寿命t63.2%。具体的,在对时间取对数时(即图5中横坐标为时间的对数lnt时),电介质的击穿时间符合的分布的表达式为:
Figure 296961DEST_PATH_IMAGE003
Figure 558178DEST_PATH_IMAGE003
的值为零时,此时的时间为特征寿命。在本发明一实施例中,测试 电压不同,电介质的特征寿命不同。例如可获得第一测试电压U1下的第一特征寿命的对数 lnTTF1,以及第二测试电压U2下的第二特征寿命的对数lnTTF2。
请参阅图1至图4所示,当采用本申请提供的所述电介质击穿测试电路测试电介质的击穿时间时,能够同时测试多个测试电压下电介质的击穿时间,但当测试电压低于本征击穿的场强时,测试电压越小,击穿时间越长,当测试电压过小时,击穿时间越长。小电压下,击穿时间可达到几万秒,获取特征寿命的时间较长。本发明提供的一种电介质击穿测试方法还包括:获得测试电压与特征寿命之间的关系表达式。将测试电压带入测试电压与特征寿命之间的关系表达式,即可获得电介质的特征寿命。
请参阅图5所示,在本发明一实施例中,特征寿命与测试电压之间符合的表达式一为:
Figure 289374DEST_PATH_IMAGE004
对上述表达式的两边取对数获得表达式二:
lnTTFi=lnA-BUi;
其中,Ui为第i个测试电压,i为测试电压的序号;TTFi第i个测试电压下电介质的特征寿命,A为第一参数,B为加速因子,第一参数A和加速因子B由实验获取。
请参阅图5所示,在本发明一实施例中,当测试电压两组时,即测试电压包括第一测试电压U1和第二测试电压U2时,第一参数A和加速因子B的获取方法包括:将第一测试电压U1和第一测试电压U1下获得的第一特征寿命TTF1,第二测试电压U2和第二测试电压U2下获得的第二特征寿命TTF2,带入特征寿命与测试电压之间的表达式,可获得已知的第一参数A和加速因子B的值,其中,第一参数A和加速因子B的表达式分别为:
B=(lnTTF1-lnTTF2)/(U2-U1);
Figure 594322DEST_PATH_IMAGE005
当需要小电压下的特征寿命时,将测试电压带入表达式二即可获取所述电介质的特征寿命。
请参阅图5至图6所示,在本发明另一实施例中,测试电压至少包括三组时,第一参数A和加速因子B的获取方法包括:根据表达式二可知,测试电压和特征寿命的对数之间呈线性关系。当测试电压的组数大于2时,即获得至少3个测试电压与至少3个特征寿命,将X轴定义为测试电压,将Y轴定义为特征寿命的对数;在坐标轴上标定多个测试电压下,特征寿命的对数;对特征寿命的对数进行线性拟合,在坐标轴上获取一条第一直线,进而获取第一参数A和加速因子B。其中,加速因子B为第一直线的斜率,第一参数A为第一直线与Y轴交叉点的纵坐标;第一参数A和加速因子B即为已知量。当需要小电压下的特征寿命时,将测试电压带入表达式二即可获取所述电介质的特征寿命。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种电介质击穿测试电路,其特征在于,其包括:
至少两个串联的测试电路,所述测试电路包括:
电阻;
二极管,其正极电性连接于所述电阻的一端;
电熔丝,其一端电性连接于所述二极管的负极;
测试点,其一端电性连接于所述电熔丝的另一端,所述测试点的另一端电性连接于所述电阻的另一端;
其中,每个所述测试电路的一端为所述电阻和所述测试点的连接点,另一端为所述二极管和所述电熔丝的连接点。
2.一种电介质击穿测试方法,其特征在于,采用如权利要求1所述的一种电介质击穿测试电路,其至少包括:
将多个电介质放置在所述测试点上,并在所述电介质击穿测试电路的两端施加总电压;
检测每个所述电介质的击穿时间;
根据所述电介质两端的测试电压和所述击穿时间,获得所述电介质的特征寿命。
3.根据权利要求2所述的一种电介质击穿测试方法,其特征在于,所述电介质击穿测试方法还包括:预先设置所述测试电路的数量以及每个所述测试电路中每个元件的规格,其中,每个所述测试电路中的所述电阻的阻值为:
Rn=Rz*Un/Uz;
其中,Uz为总电压,且Uz=U1+U2+...+UN,Rz为总电阻,且Rz=R1+R2+...RN,Un为第n个测试电路的测试电压,n为所述测试电路以及所述测试电路中每个所述元件的序号,n的取值范围为1~N。
4.根据权利要求2所述的一种电介质击穿测试方法,其特征在于,检测每个所述电介质的击穿时间包括:
设定监测时间;
当到达监测时间后,断开所述总电压,并依次在每个测试电路的两端施加检测电压;
在检测电压下,获取流经测试电路的检测电流,并判断所述检测电流是否为零或者无限大;
若是,则所述电介质此时经历的时间为击穿时间;若否,则重置监测时间。
5.根据权利要求4所述的一种电介质击穿测试方法,其特征在于,所述检测电压的方向与所述测试电路中所述二极管的导通方向相反。
6.根据权利要求2所述的一种电介质击穿测试方法,其特征在于,根据所述电介质两端的测试电压和所述击穿时间,获得所述电介质的特征寿命包括:获得电介质的累积失效率,其中,所述累积失效率的表达式为:
F(t)=Tt/Tz;
其中,F(t)为所述累积失效率,Tt为某一测试电压下一定时间内被击穿的电介质的数量,Tz为某一测试电压下被测试的电介质的总数量,t为时间。
7.根据权利要求6所述的一种电介质击穿测试方法,其特征在于,在对时间取对数时,所述电介质的所述击穿时间符合的分布的表达式为:
Figure 287701DEST_PATH_IMAGE001
Figure 267158DEST_PATH_IMAGE002
的值为零时,此时的时间为所述特征寿命。
8.根据权利要求7所述的一种电介质击穿测试方法,其特征在于,所述特征寿命与所述测试电压之间符合的表达式为:
lnTTFi=lnA-BUi;
其中,Ui为第i个测试电压,i为测试电压的序号;TTFi第i个测试电压下所述电介质的所述特征寿命,A为第一参数,B为加速因子。
9.根据权利要求8所述的一种电介质击穿测试方法,其特征在于,当所述测试电压为两组时,所述第一参数和所述加速因子的表达式分别为:
B=(lnTTF1-lnTTF2)/(U2-U1);
Figure 46895DEST_PATH_IMAGE003
其中,U1为第一测试电压,lnTTF1为所述电介质在所述第一测试电压下的第一特征寿命;U2为第二测试电压,lnTTF2为所述电介质在所述第二测试电压下的第二特征寿命。
10.根据权利要求8所述的一种电介质击穿测试方法,其特征在于,当所述测试电压至少为三组时,所述第一参数和所述加速因子的获取方法包括:
将X轴定义为所述测试电压,将Y轴定义为所述特征寿命的对数;
在坐标轴上标定多个所述测试电压下,所述特征寿命的对数;
对所述特征寿命的对数进行线性拟合,获取第一直线;
所述加速因子为所述第一直线的斜率,所述第一参数为所述第一直线与所述Y轴交叉点的纵坐标。
CN202110421520.XA 2021-04-20 2021-04-20 一种电介质击穿测试电路及其测试方法 Active CN112986772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110421520.XA CN112986772B (zh) 2021-04-20 2021-04-20 一种电介质击穿测试电路及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110421520.XA CN112986772B (zh) 2021-04-20 2021-04-20 一种电介质击穿测试电路及其测试方法

Publications (2)

Publication Number Publication Date
CN112986772A true CN112986772A (zh) 2021-06-18
CN112986772B CN112986772B (zh) 2021-08-13

Family

ID=76341230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110421520.XA Active CN112986772B (zh) 2021-04-20 2021-04-20 一种电介质击穿测试电路及其测试方法

Country Status (1)

Country Link
CN (1) CN112986772B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117471267A (zh) * 2023-12-22 2024-01-30 南京第三代半导体技术创新中心有限公司 一种用于评估栅介质经时击穿的测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101702005A (zh) * 2009-10-28 2010-05-05 上海宏力半导体制造有限公司 与时间相关电介质击穿的并行测试电路
CN101728293A (zh) * 2009-11-10 2010-06-09 上海宏力半导体制造有限公司 Mos晶体管器件栅氧化层完整性测试的方法
CN104345253A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种tddb的测试结构及测试方法
CN106409817A (zh) * 2016-10-26 2017-02-15 上海华力微电子有限公司 Tddb测试结构以及tddb测试方法
US20190067056A1 (en) * 2017-08-22 2019-02-28 Globalfoundries Inc. Parallel test structure
CN110140200A (zh) * 2018-11-06 2019-08-16 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
CN212675922U (zh) * 2020-06-30 2021-03-09 浙江驰拓科技有限公司 测试结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101702005A (zh) * 2009-10-28 2010-05-05 上海宏力半导体制造有限公司 与时间相关电介质击穿的并行测试电路
CN101728293A (zh) * 2009-11-10 2010-06-09 上海宏力半导体制造有限公司 Mos晶体管器件栅氧化层完整性测试的方法
CN104345253A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种tddb的测试结构及测试方法
CN106409817A (zh) * 2016-10-26 2017-02-15 上海华力微电子有限公司 Tddb测试结构以及tddb测试方法
US20190067056A1 (en) * 2017-08-22 2019-02-28 Globalfoundries Inc. Parallel test structure
CN110140200A (zh) * 2018-11-06 2019-08-16 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
CN212675922U (zh) * 2020-06-30 2021-03-09 浙江驰拓科技有限公司 测试结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117471267A (zh) * 2023-12-22 2024-01-30 南京第三代半导体技术创新中心有限公司 一种用于评估栅介质经时击穿的测试方法
CN117471267B (zh) * 2023-12-22 2024-03-12 南京第三代半导体技术创新中心有限公司 一种用于评估栅介质经时击穿的测试方法

Also Published As

Publication number Publication date
CN112986772B (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
CN109425816B (zh) 测试mos功率开关
US8441265B2 (en) Apparatus and method for screening electrolytic capacitors
US20190056454A1 (en) Systems and methods for an open wire scan
CN101191811A (zh) 基板检查装置和基板检查方法
CN112986772B (zh) 一种电介质击穿测试电路及其测试方法
JP4024874B2 (ja) 高圧変換所監視装置
CN113960456A (zh) 电路接口微损伤自动检测装置和方法
US5815353A (en) Overvoltage protector
JP2000147059A (ja) 半導体装置の試験システム
CN116266579A (zh) 测试结构及测试方法
CN116203446A (zh) 储能电池内阻一致性故障识别方法和储能系统
CN113495203B (zh) 测试电路及半导体测试方法
US11467204B2 (en) Testing an integrated capacitor
US11871511B2 (en) Flexible circuit mother board and detection method thereof
CN114859197A (zh) 一种用于晶闸管老化评估的在线监测装置及方法
KR102705127B1 (ko) 전력보상장치의 서브모듈 테스트장치 및 테스트방법
CN214278345U (zh) 一种绝缘性能检测装置
RU200016U1 (ru) Стенд для диагностики релейных блоков
CN220252095U (zh) 一种半导体测试电路及系统
US7233152B2 (en) Short detection circuit and short detection method
KR102690177B1 (ko) Ai를 이용한 기판 검사 장치
US20230213567A1 (en) Electrostatic Withstand Voltage Test Device and Electrostatic Withstand Voltage Test Method
CN116754991A (zh) 多元件漏电流测量系统
CN115248366A (zh) 高压互锁故障检测装置和方法
CN116449133A (zh) 一种探针卡和探针卡测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant