CN102136455A

CN102136455A - 制作互补型金属氧化物半导体器件的方法

Info

Publication number: CN102136455A
Application number: CN2010101024359A
Authority: CN
Inventors: 赵林林
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-01-27
Filing date: 2010-01-27
Publication date: 2011-07-27

Abstract

本发明提供了一种制作互补型金属氧化物半导体器件的方法，包括下列步骤：a：提供第一器件和与所述第一器件类型相反的第二器件；b：在所述第一器件和所述第二器件的上方形成氧化物层；c：对第一器件进行离子注入工艺形成源极和漏极；d：对第二器件进行离子注入工艺形成源极和漏极；e：进行氧化物层剥离工艺。该方法能够有效解决由于氧化物层剥离工艺引起的饱和电流漂移的问题。

Description

制作互补型金属氧化物半导体器件的方法

技术领域

本发明涉及半导体制造工艺，特别涉及制作CMOS(互补型金属氧化物半导体)器件。

背景技术

集成电路的制造需要根据指定的电路布局在给定的芯片区域上形成大量的电路元件，其中场效应管包括数字电路等复杂电路的重要元件。一般而言，目前已实施多种工艺技术，其中，对于复杂的电路，例如微处理器、存储芯片及类似者，由于有鉴于操作速度及/或耗电量及/或成本效率的优异特性，CMOS技术为目前最有前景的方法之一。在使用CMOS技术来制造复杂的集成电路期间，有数百万个晶体管(亦即，N沟道晶体管与P沟道晶体管)形成于包含结晶半导体层的基板上。

在半导体器件微型化、高密度化、高速化、高可靠化和系统集成化等需求的推动下，半导体器件的最小特征关键尺寸也从最初的1毫米发展到现在的90纳米或65纳米，并且在未来的几年内会进入45纳米及其以下结点的时代。若不改变半导体器件的组成成分和结构，仅单纯地按比例缩小半导体器件会因其饱和电流过大而变得不可行，所以半导体器件在按比例缩小的同时会改变一些构件的成分或结构来减小饱和电流。

例如，当半导体器件的最小特征关键尺寸进入65纳米的结点时，在进行CMOS晶体管的制作步骤时，为提高CMOS晶体管的器件性能，会在沉积多晶硅或非晶硅薄膜后，还通过离子注入工艺对该薄膜进行预掺杂，之后再刻蚀形成CMOS晶体管的栅极。被掺杂过的栅极可有效提高CMOS晶体管的器件性能，但其却没有现有技术中未进行掺杂的栅极致密。现有技术中的CMOS晶体管工艺在未进行掺杂的栅极制成后，还会在该栅极上沉积作为刻蚀阻挡层的氧化物层以及间隙壁，并进行离子注入工艺。

专利号为200810032753.5的专利公开了一种制作CMOS晶体管的方法，具体工艺如图1A至图1G所示。

如图1A所示，提供一基底101，该基底101具有在其上形成并被浅沟槽102彼此隔开的一对示例性的CMOS器件，即NMOS器件103和PMOS器件104。NMOS器件103的栅氧化层105A以及PMOS器件104的栅氧化层105B形成于基底101上。在栅氧化层105A以及105B的上面形成栅极材料层106A与106B。接着进行离子注入工艺，分别对NMOS器件103和PMOS器件104进行轻掺杂工艺，形成NMOS器件103的轻掺杂漏区(LDD)120A、120A’以及PMOS器件104的LDD区120B、120B’。如图1B所示，在整个结构的上方沉积一层氧化物层109，材料可以是但不限于氧化硅。该氧化物层109可以作为接下来刻蚀间隙壁层时的刻蚀阻挡层，也可以保护栅极材料层106A与106B不受后续的离子注入工艺的影响，以避免在栅极材料层106A与106B的表面上产生损伤。如图1C所示，沉积并刻蚀形成NMOS器件103的间隙壁层108A、108A’以及PMOS器件104的间隙壁层108B、108B’，间隙壁层的材料可以是但不限于氮化硅。如图1D所示，在PMOS器件104区域涂敷一层光刻胶层121，对NMOS器件103区域进行n型离子注入工艺，以完成NMOS器件103的源/漏极107A、107A’的制作。如图1E所示，采用灰化的方法去除光刻胶层121。接着进行氧化物层的剥离步骤，即去除基底101上未被间隙壁层覆盖的氧化物层109部分，可选地可去除全部未被间隙壁层覆盖的氧化物层109部分，即包括栅极材料层106A与106B顶部的部分氧化物层109。剥离工艺可采用湿刻蚀法，溶液可以是但不限于稀氢氟酸溶液，该稀氢氟酸溶液是由水与氢氟酸以体积比100∶1混合而成的溶液，氢氟酸的重量浓度为49重量％。接着，如图1F所示，在NMOS器件103区域涂敷一层光刻胶层122，对PMOS器件104区域进行p型离子注入工艺，以完成PMOS器件104的源/漏极107B、107B’的制作。如图1G所示，去除光刻胶122以及栅极材料层106A与106B顶部的氧化物层109部分，形成第一间隙壁绝缘层109A、109A’以及第二间隙壁绝缘层109B、109B’。

但是，这种传统的制作CMOS器件的方法会引起一定的问题。图2示出了对多个CMOS器件的在形成间隙壁之后和进行氧化物层剥离工艺之后对其栅极关键尺寸进行检测的比较图。从图中可以看出，NMOS器件在刻蚀形成间隙壁层之后的间隙壁的关键尺寸大于其进行氧化物层剥离工艺之后的关键尺寸，如样品片1所示，进行氧化物层剥离工艺之后比在刻蚀形成间隙壁层之后，PMOS器件的关键尺寸减小了大约7～9nm。同样，NMOS器件的间隙壁层的关键尺寸也减小了12～18nm。这说明氧化物层剥离工艺对CMOS器件的间隙壁的关键尺寸是有影响的。当然，由于离子注入剂量以及深度的控制是以间隙壁层为基准的，在NMOS器件的n型离子注入完成后，其第一间隙壁层关键尺寸的减小对其离子注入并无影响，但第一间隙壁层所覆盖的氧化物层的损失会导致NMOS器件出现短路现象。而对于PMOS器件而言，其第二间隙壁层的关键尺寸的减小却大大影响了其注入的剂量与深度，也就是说与预期所需要注入离子的参数不符。由于离子注入参数与饱和电流(I_dsat)的大小有关，所注入的离子参数不符，会导致饱和电流的参数与预期的不符，即发生了一定的漂移，这会降低CMOS晶体管整体的性能。

氧化物层剥离工艺还会导致不应被去除的氧化物层部分也被去除掉，即间隙壁层覆盖的部分氧化物层109也有一定程度上的去除，并且间隙壁层108A、108A’、108B、108B’也在此阶段遭受一定的损伤。如图3A至3D所示，图3A示出了NMOS器件间隙壁层108A、108A’形成后的SEM图，图3B示出了NMOS器件在进行氧化物层剥离工艺后的SEM图，从这两个图中可以看出，氧化物层109的301以及302的区域也被刻蚀掉了，这在NMOS器件中表现的非常明显。并且经过测量，发现间隙壁的关键尺寸也减小了。同样，图3C示出了PMOS器件间隙壁层形成后的SEM图，图3D示出了PMOS器件在进行氧化物层剥离工艺后的SEM图，从这两个图中可以看出，氧化物层303以及304的区域也被刻蚀掉了，经过测量，发现间隙壁层的关键尺寸也减小了。氧化物层的过度剥离会引起CMOS器件的短路问题。

因此，需要一种方法，能够有效解决由于氧化物层剥离工艺引起的饱和电流漂移的问题，以便提高半导体器件的整体性能，提高良品率。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了有效解决由于氧化物层剥离工艺引起的饱和电流漂移的问题，本发明提出了一种制作互补型金属氧化物半导体器件的方法，包括下列步骤：

a：提供第一器件和与所述第一器件类型相反的第二器件；

b：在所述第一器件和所述第二器件的上方形成氧化物层；

c：对第一器件进行离子注入工艺形成源极和漏极；

d：对第二器件进行离子注入工艺形成源极和漏极；

e：进行氧化物层剥离工艺。

优选地，还包括下列步骤：

f：在b步骤与c步骤之间形成所述第一器件的间隙壁层和所述第二器件的间隙壁层。

优选地，所述第一器件和所述第二器件选自NMOS器件或PMOS器件。

优选地，使用稀氢氟酸溶液进行所述e步骤，所述稀氢氟酸溶液是由水与氢氟酸以体积比150∶1至250∶1混合而成的溶液，所述氢氟酸的重量浓度为49重量％。

优选地，使用稀氢氟酸溶液进行所述e步骤，所述稀氢氟酸溶液是由水与氢氟酸以体积比200∶1混合而成的溶液，所述氢氟酸的重量浓度为49重量％。

优选地，所述氧化物层剥离工艺是去除未被所述间隙壁层覆盖的部分氧化物层。

根据本发明，能够有效地解决由于氧化物层剥离工艺引起的饱和电流漂移的问题，以便提高半导体器件的整体性能，提高良品率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A至图1G是传统的制作CMOS器件的方法；

图2是对多个CMOS器件的在形成间隙壁之后和进行氧化物层剥离工艺之后对其栅极关键尺寸进行检测的比较图；

图3A是NMOS器件间隙壁层形成后的SEM图；图3B是NMOS器件在进行氧化物层剥离工艺后的SEM图；图3C是PMOS器件间隙壁层形成后的SEM；图3D是PMOS器件在进行氧化物层剥离工艺后的SEM图；

图4A至图4F是根据本发明制作CMOS器件的方法；

图5是根据本发明制作的NMOS器件的SEM图；

图6是根据本发明的CMOS器件的制造工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何通过改进制作CMOS器件的工艺来解决由于氧化物层剥离工艺引起的饱和电流漂移问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

参照图4A至图4F，示出根据本发明的制作CMOS器件结构的制作工艺流程中各个步骤的剖面示意图。

首先，如图4A所示，提供一基底401，该基底401具有在其上形成并被浅沟槽402彼此隔开的一对示例性的CMOS器件，即NMOS器件403和PMOS器件404。NMOS器件403的第一栅极430以及PMOS器件404的第二栅极431分别形成于NMOS器件403与PMOS器件404区域。第一栅极430包括第一栅氧化层405A与第一栅极材料层406A，第二栅极431包括第二栅氧化层405B与第二栅极材料层406B。第一栅氧化层405A以及第二栅氧化层405B形成于基底401上。第一栅氧化层405A和第二栅氧化层405B的形成方式可选择为利用氧化工艺在氧蒸气环境中温度约在800～1000摄氏度下形成。第一栅极材料层406A以及第二栅极材料层406B分别形成于第一栅氧化层405A以及第二栅氧化层405B之上，栅极材料层的材料可以是但不限于多晶硅，形成方式可以选择化学气相沉积(CVD)法进行沉积。进行离子注入工艺，对NMOS器件403和PMOS器件404分别进行轻掺杂工艺，形成NMOS器件403的LDD区420A、420A’以及PMOS器件404的LDD区420B、420B’。

然后，如图4B所示，在整个结构上方以CVD方式沉积一层氧化物层409。该氧化物层409的作用可以作为接下来刻蚀形成间隙壁层时作为刻蚀阻挡层，也可以保护第一栅极材料层406A与第二栅极材料层406B不受后续的离子注入工艺的影响。

接着，如图4C所示，在第一栅极430的侧壁上刻蚀形成第一间隙壁层408A、408A’，在第二栅极431的侧壁上刻蚀形成第二间隙壁层408B、408B’，间隙壁层的材料可以是但不限于氮化硅。

接下来，如图4D所示，在PMOS器件404区的上方图案化涂敷一层光刻胶层421，并对NMOS器件403区进行n型离子注入，形成源/漏极407A以及407A’。所采用的n型离子可以是但不限于磷。

然后，如图4E所示，采用灰化方法去除光刻胶层421，在NMOS器件403区图案化涂敷一层光刻胶层422，并对PMOS器件404区进行p型离子注入，形成PMOS器件404源/漏极407B以及407B’。所采用的p型离子可以是但不限于硼。可选地，可以先对PMOS器件404区注入p型离子，再对NMOS器件403区注入n型离子。

最后，如图4F所示，用灰化方法去除光刻胶层422，然后采用湿刻蚀法进行氧化物层剥离工艺，去除未被间隙壁层覆盖的氧化物层409部分，形成第一间隙壁绝缘层409A、409A’以及第二间隙壁绝缘层409B、409B’。所采用的湿刻蚀溶液是稀氢氟酸溶液，该稀氢氟酸溶液是以体积比150∶1至250∶1混合而成的溶液，优选为以体积比200∶1混合而成的溶液，所述氢氟酸的重量浓度为49重量％。

根据本发明制作CMOS器件的工艺，将氧化物层剥离工艺放到NMOS器件403以及PMOS器件404的离子注入工艺全部完成之后，可避免由于进行氧化物层剥离工艺而引起的间隙壁层关键尺寸减小而发生饱和电流漂移的问题。这是由于，根据本发明在离子注入工艺之前形成的间隙壁层的关键尺寸不会由于氧化物层剥离工艺而产生偏差，因此离子注入工艺所形成的杂质分布不会由于间隙壁层的关键尺寸的偏差而与预期效果不符，这样就不会导致饱和电流会产生偏差。即，根据本发明制作的CMOS器件有效解决了传统工艺中由于氧化物剥离工艺出现的饱和电流漂移的问题。

在氧化物层剥离工艺中采用了氢氟酸所占体积比较低的湿刻蚀溶液，可以降低对间隙壁层覆盖住的氧化物层部分的去除程度，避免CMOS器件短路，如图5所示。从图5中可以看出，与传统的制作NMOS器件的工艺相比，根据本发明的工艺制作NMOS器件结构被间隙壁层覆盖的部分氮氧化物层的去除程度大大减小了，即501与502区域，这样可以有效地由于氧化物层剥离工艺引起CMOS器件短路问题，避大大的提高了半导体器件的整体性能，提高了器件的良品率。

图6的流程图示出了制作根据本发明实施例的制作CMOS器件的工艺流程。在步骤601中，提供一基底，该基底具有在其上形成并被浅沟槽彼此隔开的一对NMOS器件和PMOS器件，该NMOS器件和PMOS器件共同构成CMOS器件。在步骤602中，NMOS器件的第一栅极以及PMOS器件的第二栅极分别形成于NMOS器件与PMOS器件区域。第一栅极包括第一栅氧化层与第一栅极材料层，第二栅极包括第二栅氧化层与第二栅极材料层。第一栅氧化层以及第二栅氧化层形成于基底上。第一栅极材料层以及第二栅极材料层分别形成于第一栅氧化层以及第二栅氧化层之上。在步骤603中，进行离子注入工艺，对NMOS器件和PMOS器件分别进行轻掺杂工艺，形成NMOS器件的LDD区以及PMOS器件的LDD区。在步骤604中，在整个结构上方沉积一层氧化物层。在步骤605中，在第一栅极的侧壁上形成第一间隙壁层，在第二栅极的侧壁上形成第二间隙壁层。在步骤606中，对NMOS器件区进行n型离子注入，形成NMOS器件源/漏极。在步骤607中，对PMOS器件区进行p型离子注入，形成PMOS器件源/漏极。在步骤608中，进行氧化物层剥离工艺。

具有根据如上所述的实施例制造的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种制作互补型金属氧化物半导体器件的方法，包括下列步骤：

a：提供第一器件和与所述第一器件类型相反的第二器件；

b：在所述第一器件和所述第二器件的上方形成氧化物层；

c：对第一器件进行离子注入工艺形成源极和漏极；

d：对第二器件进行离子注入工艺形成源极和漏极；

e：进行氧化物层剥离工艺。

2.如权利要求1所述的方法，还包括下列步骤：

3.如权利要求1所述的方法，其特征在于，所述第一器件和所述第二器件选自NMOS器件或PMOS器件。

4.如权利要求1所述的方法，其特征在于，使用稀氢氟酸溶液进行所述e步骤，所述稀氢氟酸溶液是由水与氢氟酸以体积比150∶1至250∶1混合而成的溶液，所述氢氟酸的重量浓度为49重量％。

5.如权利要求1所述的方法，其特征在于，使用稀氢氟酸溶液进行所述e步骤，所述稀氢氟酸溶液是由水与氢氟酸以体积比200∶1混合而成的溶液，所述氢氟酸的重量浓度为49重量％。

6.如权利要求2所述的方法，其特征在于，所述氧化物层剥离工艺是去除未被所述间隙壁层覆盖的部分氧化物层。

7.一种包含通过如权利要求1所述的方法制造的半导体器件的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM和射频电路。

8.一种包含通过如权利要求1所述的方法制造的半导体器件的电子设备，其中所述电子设备个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。