CN102054694A - 制作半导体器件的方法 - Google Patents
制作半导体器件的方法 Download PDFInfo
- Publication number
- CN102054694A CN102054694A CN2009101979460A CN200910197946A CN102054694A CN 102054694 A CN102054694 A CN 102054694A CN 2009101979460 A CN2009101979460 A CN 2009101979460A CN 200910197946 A CN200910197946 A CN 200910197946A CN 102054694 A CN102054694 A CN 102054694A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- self
- aligned silicide
- substrate
- silicide barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种制作半导体器件的方法，所述方法包含如下步骤：提供一衬底，在所述衬底上沉积一栅极氧化层，然后在栅极氧化层上形成栅电极，以所述栅电极作为掩模，在所述栅电极两侧的衬底上注入形成轻掺杂漏区；在所述栅极氧化层、栅电极的侧壁上以及衬底上面形成间隙壁绝缘层；在所述间隙壁绝缘层的侧壁上形成间隙壁，接着实施离子注入，以在所述衬底上形成具有轻掺杂漏结构的源极和漏极；对所述半导体器件进行快速热退火；在所述间隙壁以及所述栅电极上面沉积一自对准硅化物阻挡层；对所述自对准硅化物阻挡层进行光刻，以留出将来要形成金属层的位置；采用湿刻蚀法将所述自对准硅化物阻挡层全部移除。根据本发明的工艺能够有效消除气泡缺陷。
Description
技术领域
本发明涉及半导体制造工艺，特别涉及自对准硅化物工艺。
背景技术
早期的金属氧化物半导体(MOS)元件是由金属栅极层、氧化硅栅介电层与半导体硅衬底所组成的。但是，因为大多数的金属对于氧化硅的附着力不佳，所以现在的栅极层大多以多晶硅来制作。然而使用多晶硅却衍生出其他的问题，例如元件效能因多晶硅的阻值太高而变差。所以，目前所采用的方式是在元件形成之后进行硅化工艺，以在栅极层与源极/漏极区上形成一层金属硅化物，从而降低元件的阻值。
另一方面，在晶片上通常可区分为主元件区与周边电路区，其中位于主元件区中的元件例如包括存储器单元、静电放电保护电路等。由于位于主元件区中的元件相较于周边电路区中的元件需要较高的阻值。因此，在进行上述的硅化工艺时，需要一层阻挡层将不需要形成金属硅化物的部分覆盖起来。特别是，由于阻挡层所覆盖的区域不需要再额外覆盖其他的掩模层即可避免硅化反应的发生，因此阻挡层又称为自对准硅化物阻挡层，形成这种阻挡层的工艺被称为自对准硅化物(Self Alignment Silicide)工艺。自对准硅化物工艺是半导体制造中常用的一种制作自对准硅化物阻挡层的工艺，它能够在源极、漏极以及栅极的表面产生低阻抗的硅化物，从而大幅度减少这些区域的寄生阻抗。
传统的利用自对准硅化物工艺制造半导体器件100的方法如图1A至图1G所示。如图1A所示，提供一衬底101，材料可以选择为单晶硅衬底。在衬底101上沉积一层栅极氧化层102，可以选择为利用氧化工艺在氧蒸气环境中温度约在800～1000摄氏度下形成栅极氧化层102。然后在栅极氧化层102上以化学气相沉积(CVD)法沉积一层多晶硅层以形成栅电极103。接着，以栅电极103作为掩模，进行轻掺杂漏工艺以在栅极103的两侧注入形成轻掺杂漏(LDD)区107，如图1B所示，在栅极氧化层102、栅电极103的侧壁上以及衬底101上面以CVD方法沉积间隙壁绝缘层104A以及104B。然后，如图1C所示，在间隙壁绝缘层104A以及104B的侧壁上形成间隙壁105A以及105B。接着实施离子注入工艺形成具有轻掺杂漏(LDD)结构的源极和漏极107A与107B，注入的杂质可以选择为氟化硼。接下来，如图1D所示，在间隙壁105A、105B以及栅电极103上面以CVD方法沉积一层自对准硅化物阻挡层106，材料一般选择为富硅氧化物(Silicon-Rich-Oxide，SRO)，厚度为350埃。接着施以快速热退火工艺。接着，如图1E所示，在自对准硅化物阻挡层106上涂敷一层具有图案的光刻胶(未示出)，进行光刻，形成具有图案的自对准硅化物阻挡层106A，以留出将来要形成金属层的位置。然后，如图1F所示，在具有图案的自对准硅化物阻挡层106A上预留的位置形成金属层108，材料可以选择为钨、钛或是其他合适的材料，形成方式例如是化学气相沉积(CVD)、物理气相沉积(PVD)等。接着进行干刻蚀工艺，可以是等离子刻蚀，将自对准硅化物阻挡层106A的厚度减薄，形成较薄的自对准硅化物阻挡层106B。然后，如图1G所示，进行湿法刻蚀工艺，例如选用以H2SO4溶液和H2O2溶液按比例配成的SPM溶液与氢氟酸混合的溶液浸泡晶片，从而将剩余部分的自对准硅化物阻挡层106B全部移除。
然而已经发现，在传统的利用自对准硅化物工艺制造半导体器件的方法中，会以SRO形成自对准硅化物阻挡层后进行的快速热退火工艺之后，SRO层出现所谓的“气泡”缺陷。图2A是半导体器件表面的扫描电子显微镜(SEM)照片，图中圈出了形成的气泡缺陷。图2B的半导体器件的扫描电子显微镜(SEM)照片剖面图所示，气泡200存在于SRO层201中。这种“气泡”缺陷产生的原因是由于在离子注入形成源漏区时，一部分氟残留在源漏区中，在后面进行的热退火过程中，由于对晶片进行加热，因此这些氟会以气体的形式从源漏区中逃逸出来，进入到SRO层中并形成气泡。
为了抑制这些气泡缺陷，通常需要生长较厚的SRO层，一般为350埃，以便盖住这些气泡。否则，如果气泡的体积较大并导致气泡破裂，会在器件表面产生锥点，降低器件的良品率。而由于SRO层较厚，因此难以一次性移除该SRO层，需要将刻蚀过程分为两个阶段。首先是采用干法刻蚀将大部分的SRO层移除，采用干刻蚀法是为了消除厚的SRO层带来的微观负载效应(micro-loading)，即刻蚀量不均匀的问题。然后采用湿法刻蚀将剩余部分的SRO层移除。干法刻蚀速度快，但是会对除SRO层以外的其他器件也造成损伤，而湿法刻蚀速度较慢，但是对于其他的器件比较安全，不会造成其他器件的损伤。在现有的技术中，会设定一个预定的时间，在这个预定的时间内采用干法刻蚀快速的可是掉大部分SRO层，之后停止干法刻蚀，换用湿法刻蚀对剩余的SRO层进行刻蚀。但是，由于在实际的SRO层的沉积过程中，SRO层的厚度每次会有所不同，而预定的时间是不经常改变的，这样，有时干法刻蚀过程会显得过长，存在器件损伤的可能，有时干法刻蚀的过程又会显得不足，使得较多的SRO层需要使用湿法刻蚀来进行消除，导致工艺的时间增加，工艺步骤复杂，生产周期延长。
因此，需要一种新的自对准硅化物工艺制造半导体器件的方法，以能够有效消除气泡缺陷，提高器件的良品率，并达到简化工艺步骤的目的。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服现有的自对准硅化物工艺中产生的气泡缺陷，以提高器件的良品率，达到简化工艺步骤的目的，本发明提供了一种制作半导体器件的方法，所述方法包含如下步骤：提供一衬底，在所述衬底上沉积一栅极氧化层，然后在栅极氧化层上形成栅电极，以所述栅电极作为掩模，在所述栅电极两侧的衬底上注入形成轻掺杂漏区；在所述栅极氧化层、栅电极的侧壁上以及衬底上面形成间隙壁绝缘层；在所述间隙壁绝缘层的侧壁上形成间隙壁，接着实施离子注入，以在所述衬底上形成具有轻掺杂漏结构的源极和漏极；对所述半导体器件进行快速热退火；在所述间隙壁以及所述栅电极上面沉积一自对准硅化物阻挡层；对所述自对准硅化物阻挡层进行光刻，以留出将来要形成金属层的位置；采用湿刻蚀法将所述自对准硅化物阻挡层全部移除。
优选地，所述自对准硅化物阻挡层的材料为无掺杂硅玻璃，成分是二氧化硅。
优选地，所述自对准硅化物阻挡层采用次大气压化学气相沉积法沉积形成的。
优选地，所述无掺杂硅玻璃的形成条件为，气压为100Torr，源气体为TEOS和O2的混合气体，其中TEOS的流速为27000sccm，O2的流速为17500sccm。
优选地，所述自对准硅化物阻挡层的厚度为130～250埃。
优选地，所述自对准硅化物阻挡层的厚度为200埃。
优选地，所述湿刻蚀法采用氢氟酸水溶液，配比是HF∶H2O为1∶100。
优选地，所述湿刻蚀法的刻蚀时间为130～250秒。
优选地，所述湿刻蚀法的刻蚀时间为177秒。
根据本发明的自对准硅化物工艺制造的半导体器件，能够有效消除气泡缺陷，提高器件的良品率，并达到简化工艺步骤的目的。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A至图1G是传统的利用自对准硅化物工艺制造半导体器件结构剖面示意图；
图2A和2B是具有气泡缺陷的SRO层的SEM图；
图3A至图3F是根据本发明的利用自对准硅化物工艺制造半导体器件结构剖面示意图；
图4是根据本发明的利用自对准硅化物工艺制造半导体器件的无气泡缺陷的SRO层的SEM图；
图5是根据本发明的利用自对准硅化物工艺制造半导体器件的制造工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何利用一种新的自对准硅化物工艺制造半导体器件以便解决气泡缺陷以及工艺复杂的问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
参照图3A至图3F，示出了根据本发明的自对准硅化物工艺制造半导体器件300的制作工艺流程中各个步骤的剖视图。
如图3A所示，提供一衬底301，材料可以选择为单晶硅衬底。在衬底301上沉积一层栅极氧化层302，可以选择为利用氧化工艺在氧蒸气环境中温度约在800～1000摄氏度下形成栅极氧化层302。然后在栅极氧化层302上以化学气相沉积(CVD)法沉积一层多晶硅层以形成栅电极303。接着，以栅电极303作为掩模，进行轻掺杂漏工艺以在栅极303的两侧注入形成轻掺杂漏(LDD)区307。
如图3B所示，在栅极氧化层302、栅电极303的侧壁上以及衬底301上面以CVD方法沉积间隙壁绝缘层304A以及304B。
然后，如图3C所示，在间隙壁绝缘层304A以及304B的侧壁上形成间隙壁305A以及305B，材料可以选择为SiN。接着实施离子注入工艺，形成具有LDD结构的源极和漏极307A与307B，注入的杂质可以选择为氟化硼。接着，对该半导体器件施以快速热退火工艺。
接下来，如图3D所示，在间隙壁305A、305B以及栅电极303上面以次大气压化学气相沉积(SACVD)方法沉积一层自对准硅化物阻挡层306，材料选择为无掺杂硅玻璃(USG)，主要成分是二氧化硅，沉积气压为100Torr，源气体选择为TEOS和O2的混合气体，其中TEOS的流速为27000sccm，O2的流速为17500sccm。sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(1ml/min)的流量，1torr≈133.32帕斯卡。所沉积的USG厚度为130～250埃，优选为200埃。
然后，如图3E所示，在自对准硅化物阻挡层306上涂敷一层具有图案的光刻胶(未示出)，进行光刻，形成具有图案的自对准硅化物阻挡层306A，以留出将来要形成金属层的位置。
接着，如图3F所示，在栅电极303上预留的位置形成金属层308，材料可以选择为钨、钛或是其他合适的材料，形成方式例如是化学气相沉积(CVD)、物理气相沉积(PVD)等。采用湿刻蚀法将全部的自对准硅化物阻挡层306A移除。采用浓度较低的氢氟酸(HF)进行湿法刻蚀，配比是HF∶H2O为1∶100，刻蚀时间为130～250秒。优选地，当USG的厚度为200埃时，刻蚀时间为177秒。
根据本发明的自对准硅化物工艺，在形成自对准硅化物阻挡层之前先进行快速热退火工艺，并采用USG作为自对准硅化物阻挡层。这样，在热退火工艺中产生的气泡会直接逃逸出去，而不会残留在自对准硅化物阻挡层。因此，根据本发明的工艺有效地抑制了气泡缺陷，同时无需将所沉积的自对准硅化物阻挡层制作得很厚，因此只需一步湿法刻蚀工艺就可完全去除自对准硅化物阻挡层。因此，根据本发明的工艺降低了生产成本，提高了半导体器件的良品率，并简化了工艺步骤。
图4是根据本发明的工艺制造的半导体器件剖面结构的SEM照片。如图4所示，根据本发明的利用自对准硅化物工艺制造半导体器件的USG层401不仅厚度较小，而且无气泡缺陷。另外，由于USG层厚度较小，可以去掉干刻蚀法的步骤，使得工艺简化，缩短了生产周期，降低离子损伤，减小自对准硅化物阻挡层的方块电阻(Rs)。
图5的流程图示出了根据本发明的自对准硅化物工艺制造半导体器件300的制作工艺流程图。在步骤501中，提供一衬底，在衬底上沉积一层栅极氧化层，然后在栅极氧化层上沉积一层多晶硅层以形成栅电极。再以栅电极作为掩模，进行轻掺杂漏工艺以在栅极的两侧注入形成轻掺杂漏(LDD)区。在步骤502中，在栅极氧化层、栅电极的侧壁上以及衬底上面沉积间隙壁绝缘层。在步骤503中，间隙壁绝缘层的侧壁上形成间隙壁，接着实施离子注入工艺，形成具有LDD结构的源/漏极。在步骤504中，对该半导体器件施以快速热退火工艺。然后在间隙壁以及栅电极上面以化学气相沉积方法沉积一层自对准硅化物阻挡层。在步骤505中，在自对准硅化物阻挡层上进行光刻，形成具有图案的自对准硅化物阻挡层，以留出将来要形成金属层的位置。在步骤506中，在栅电极上预留的位置形成金属层，采用湿刻蚀法将全部的自对准硅化物阻挡层移除。
根据如上所述的实施例制造的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种制作半导体器件的方法，所述方法包含如下步骤：
提供一衬底，在所述衬底上沉积一栅极氧化层，然后在栅极氧化层上形成栅电极，以所述栅电极作为掩模，在所述栅电极两侧的衬底上注入形成轻掺杂漏区；
在所述栅极氧化层、栅电极的侧壁上以及衬底上面形成间隙壁绝缘层；
在所述间隙壁绝缘层的侧壁上形成间隙壁，接着实施离子注入，以在所述衬底上形成具有轻掺杂漏结构的源极和漏极；
对所述半导体器件进行快速热退火；
在所述间隙壁以及所述栅电极上面沉积一自对准硅化物阻挡层；
对所述自对准硅化物阻挡层进行光刻，以留出将来要形成金属层的位置；
采用湿刻蚀法将所述自对准硅化物阻挡层全部移除。
2.如权利要求1所述的方法，其特征在于，所述自对准硅化物阻挡层的材料为无掺杂硅玻璃，成分是二氧化硅。
3.如权利要求1所述的方法，其特征在于，所述自对准硅化物阻挡层采用次大气压化学气相沉积法沉积形成的。
4.如权利要求3所述的方法，其特征在于，所述无掺杂硅玻璃的形成条件为，气压为100Torr，源气体为TEOS和O2的混合气体，其中TEOS的流速为27000sccm，O2的流速为17500sccm。
5.如权利要求1所述的方法，其特征在于，所述自对准硅化物阻挡层的厚度为130～250埃。
6.如权利要求5所述的方法，其特征在于，所述自对准硅化物阻挡层的厚度为200埃。
7.如权利要求1所述的方法，其特征在于，所述湿刻蚀法采用氢氟酸水溶液，配比是HF∶H2O为1∶100。
8.如权利要求1所述的方法，其特征在于，所述湿刻蚀法的刻蚀时间为130～250秒。
9.如权利要求8所述的方法，其特征在于，所述湿刻蚀法的刻蚀时间为177秒。
10.一种包含通过如权利要求1所述的方法制造的半导体器件的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM和射频电路。
11.一种包含通过如权利要求1所述的方法制造的半导体器件的电子设备，其中所述电子设备个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101979460A CN102054694A (zh) | 2009-10-30 | 2009-10-30 | 制作半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101979460A CN102054694A (zh) | 2009-10-30 | 2009-10-30 | 制作半导体器件的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102054694A true CN102054694A (zh) | 2011-05-11 |
Family
ID=43958889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101979460A Pending CN102054694A (zh) | 2009-10-30 | 2009-10-30 | 制作半导体器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102054694A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
| CN103579261A (zh) * | 2012-07-24 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制备方法 |
| CN103631092A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN104882393A (zh) * | 2015-05-25 | 2015-09-02 | 上海华力微电子有限公司 | 光刻抗反射层的离线监控方法 |
-
2009
- 2009-10-30 CN CN2009101979460A patent/CN102054694A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
| CN103579261A (zh) * | 2012-07-24 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制备方法 |
| CN103579261B (zh) * | 2012-07-24 | 2016-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制备方法 |
| CN103631092A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN103631092B (zh) * | 2012-08-29 | 2017-05-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN104882393A (zh) * | 2015-05-25 | 2015-09-02 | 上海华力微电子有限公司 | 光刻抗反射层的离线监控方法 |
| CN104882393B (zh) * | 2015-05-25 | 2017-08-11 | 上海华力微电子有限公司 | 光刻抗反射层的离线监控方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100483669C (zh) | 浅沟槽隔离结构的制造方法 | |
| JP2002270684A (ja) | 多量にドーピングしたシリコンを除去するためにミクロ機械加工技術を用いて風船形の浅いトレンチ分離を形成する方法 | |
| TWI294667B (en) | Method for forming buried plate of trench capacitor | |
| CN102054694A (zh) | 制作半导体器件的方法 | |
| CN103972293B (zh) | 侧墙结构、侧墙结构的制备方法、cmos器件 | |
| CN102956492A (zh) | 半导体结构及其制作方法、mos晶体管及其制作方法 | |
| CN103794542B (zh) | 半导体衬底的形成方法 | |
| KR100757327B1 (ko) | 불 휘발성 메모리 소자의 형성 방법 | |
| CN104916639A (zh) | 一种半浮栅存储器结构及其制作方法 | |
| CN102034711A (zh) | 具有轻掺杂漏结构的晶体管的制造方法 | |
| CN101740389A (zh) | Mos晶体管及其形成方法 | |
| CN101866850B (zh) | 自对准硅化物区域阻挡膜的结构及其制程方法 | |
| CN102468173A (zh) | 晶体管的制作方法 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN102437030B (zh) | 一种利用p型离子注入形成双深度隔离沟道的方法 | |
| CN102468152B (zh) | 栅介质层和晶体管的制作方法 | |
| US8524093B2 (en) | Method for forming a deep trench | |
| CN102110644A (zh) | Pmos器件自对准硅化物阻挡膜制程方法 | |
| CN104658899B (zh) | 一种蚀刻栅极介电层的方法 | |
| CN102136417B (zh) | 一种制作半导体器件的方法 | |
| CN102386089B (zh) | 制备半导体器件结构的方法 | |
| CN101393892B (zh) | 半导体器件的制造方法 | |
| CN102376571B (zh) | 制造半导体器件的方法 | |
| CN102479716A (zh) | 晶体管的制作方法 | |
| CN102148189B (zh) | 一种形成接触孔的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121224 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121224 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110511 |