CN102110644A - Pmos器件自对准硅化物阻挡膜制程方法 - Google Patents

Pmos器件自对准硅化物阻挡膜制程方法 Download PDF

Info

Publication number
CN102110644A
CN102110644A CN2009102009851A CN200910200985A CN102110644A CN 102110644 A CN102110644 A CN 102110644A CN 2009102009851 A CN2009102009851 A CN 2009102009851A CN 200910200985 A CN200910200985 A CN 200910200985A CN 102110644 A CN102110644 A CN 102110644A
Authority
CN
China
Prior art keywords
sab
film
sab film
polysilicon gate
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009102009851A
Other languages
English (en)
Inventor
赵林林
张力群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009102009851A priority Critical patent/CN102110644A/zh
Publication of CN102110644A publication Critical patent/CN102110644A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种PMOS器件自对准硅化物阻挡膜SAB制程方法，应用于覆盖非自对准金属硅化物器件的制程中，该方法包括：在半导体衬底上定义有源区和隔离区；在有源区的表面依次形成栅氧化层、多晶硅栅极，以及位于栅氧化层和多晶硅栅极两侧的侧壁层；以多晶硅栅极和侧壁层为掩膜，对有源区进行掺杂，离子注入氟化硼BF2，形成源漏区；进行高温热退火处理，对源漏区掺杂之后的晶格进行修复；利用化学气相沉积方法形成SAB膜，该SAB膜覆盖有源区、隔离区及多晶硅栅极，其厚度为150～250埃；刻蚀所述SAB膜，形成SAB膜图案。该方法有效防止在PMOS器件SAB膜表面出现bubble defect，及金属硅化物U型缺陷。

Description

PMOS器件自对准硅化物阻挡膜制程方法
技术领域
本发明涉及半导体制程技术领域，特别涉及一种PMOS器件自对准硅化物阻挡膜制程方法。
背景技术
目前，随着半导体器件的发展，如金属氧化物半导体场效应晶体管(MOSFET)的发展，自对准金属硅化物如自对准镍化硅、钛化硅方法被引进来，用于产生硅化物，能够很好地与露出的源、漏以及多晶硅栅的硅(Si)对准。这是因为金属Ni或者Ti可以与硅反应，但是不会与硅氧化物如二氧化硅(SiO2)、硅氮化物如氮化硅(Si3N4)或者是硅氮氧化物(SiON)反应。因此Ni或者Ti仅仅会寻找到硅的部分进行反应，而对于由硅氧化物如二氧化硅(SiO2)、硅氮化物如氮化硅(Si3N4)或者是硅氮氧化物(SiON)所覆盖的部分，不会进行反应，就好比Ni或者Ti会自行对准硅的部分。
自对准金属硅化物方法(salicide)如自对准镍化硅方法是一种相当简单方便的接触金属化程序，但是在半导体器件的制作过程中，有一些器件需要salicide过程，而有些器件需要非自对准金属硅化物(non-salicide)过程，对于需要non-salicide过程的器件，就要利用上述salicide的特性，用不会与金属如Ni反应的材料把需要non-salicide的器件覆盖起来。这种用于覆盖non-salicide器件的材料就称为自对准硅化物阻挡膜(Silicide AlignmentBlock，SAB)。
在现有的技术中，SAB膜采用的材料是富硅氧化物(silicon rich oxide，SRO)，或者为包括SiO2、SiON和SiO2层的氧化物-氮化物-氧化物(ONO)结构，或者为单一的用亚大气压化学气相沉积方法制作的氧化硅(SiO2)薄膜等等。其中，SRO膜的硅含量比常规氧化硅膜大，SRO的制备与常规氧化硅大致相同，都可以通过等离子体化学气相沉积方法，采用单硅烷(SiH4)、氧气(O2)和稀有气体如氩(Ar)的气体混合物作为制备气体。其中，SiH4和O2的比率设置成高于形成常规氧化硅的所用比率。另外，可以使用另一种硅烷气体如二硅烷(Si2H6)气体和四乙氧基硅烷(TEOS)气体取代单硅烷气体。也可以使用含氧气体如一氧化二氮(N2O)气体或者臭氧(O3)取代氧气。
结合图1a至图1d所示的现有技术中设有SAB膜的PMOS器件的剖面示意图，详细说明现有技术中设有SAB膜的PMOS器件的制作方法。该方法包括以下步骤：
步骤11、如图1a所示，提供一半导体衬底10，在该半导体衬底上形成半导体器件的有源区和隔离区。通过在半导体衬底10中注入杂质离子形成N-阱11，来定义有源区。然后在有源区两侧边的区域制作浅沟槽隔离区12(STI)。浅沟槽隔离区12的上表面高度要高于半导体衬底10。
步骤12、如图1b所示，在有源区，即具有N-阱11的半导体衬底10表面上，顺序形成栅氧化层13、多晶硅栅极14以及位于栅氧化层13和多晶硅栅极14两侧的侧壁层15；以多晶硅栅极14和侧壁层15为掩膜，对有源区进行掺杂，离子注入氟化硼(BF2)，形成源漏区16。
步骤13、利用化学气相沉积的方法(CVD)形成一层SAB膜(未显示)，该SAB膜覆盖有源区、多晶硅栅极14以及隔离区。
步骤14、进行高温热退火处理，对源漏区掺杂之后的晶格进行修复。
步骤15、根据器件性能需要在有源区的不同位置形成SAB图案。
该图案的形成可以通过在SAB膜上涂布光阻胶(未显示)，然后曝光显影上述光阻胶，形成所需要的光阻胶图案，以该光阻胶图案为掩膜来实施刻蚀SAB膜的工艺，最终形成所需要的SAB膜图案17。本实施例中，SAB膜图案17覆盖多晶硅栅极14，如图1c所示。
通常沉积SAB膜的厚度比较厚，一般在300～400埃，形成SAB膜图案17时，需要先用干法等离子体刻蚀18～26秒，去除大部分厚度的SAB膜，然后用稀氢氟酸(DHF)湿法刻蚀彻底去除剩余SAB膜。
步骤16、实施硅化物工艺(silicide process)，由于在侧壁层15和SAB膜阻挡的地方，沉积的金属如Ni不会与之发生反应，所以只会在露出的源漏极16的表面，Si与金属如Ni反应形成硅化物层18，如图1d所示。在具体实施例中，为镍化硅(NiSi)。
需要注意的是：较厚的SAB膜(300～400埃)，一般在源漏极16注入的离子剂量较高的情况下，也不会导致在高温退火处理时，SAB膜表面出现气泡缺陷(bubble defect)，这是由于对PMOS进行掺杂形成源漏区时，离子注入的是氟化硼(BF2)，其中，BF2中含氟元素，分子量小，在高温下易扩散，如果SAB膜很厚的话，扩散形成的气泡就被挡住，不会显露在SAB膜表面，相反，如果厚度很薄，而且源漏极16注入的离子剂量又很高时，则难以遮挡气泡，使得气泡向SAB膜表面扩散，出现如图2所示的缺陷。图2为沉积的SAB膜较薄时，在执行完步骤14时，在SAB膜表面观察到的bubble defect。在实施硅化物工艺时，沉积的金属非常容易透过SAB膜表面的bubble渗到SAB膜下层的面上，本实施例中为多晶硅栅极的表面，也就是说由于bubble defect的产生，在不需要形成金属硅化物的位置，出现了金属硅化物，造成了器件性能的缺陷。
但是较厚的SAB膜需要干法等离子体刻蚀和湿法DHF刻蚀的时间都比较长，并且DHF刻蚀氧化硅的速度比半导体衬底要快，导致STI的高度被严重削减(STI loss)，即STI的上表面高度会低于半导体衬底10。这样在后续的步骤16中实施silicide process时，NiSi会在衬底高于STI的边缘区形成，也就是通常可以观察到的U型NiSi。
发明内容
有鉴于此，本发明解决的技术问题是：在PMOS器件SAB膜表面出现bubble defect，金属硅化物U型缺陷。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种PMOS器件自对准硅化物阻挡膜SAB制程方法，应用于覆盖非自对准金属硅化物器件的制程中，该方法包括：
在半导体衬底上定义有源区和隔离区；在有源区的表面依次形成栅氧化层、多晶硅栅极，以及位于栅氧化层和多晶硅栅极两侧的侧壁层；
以多晶硅栅极和侧壁层为掩膜，对有源区进行掺杂，离子注入氟化硼BF2，形成源漏区；
进行高温热退火处理，对源漏区掺杂之后的晶格进行修复；
利用化学气相沉积的方法形成SAB膜，所述SAB膜覆盖有源区、隔离区及多晶硅栅极，其厚度为150～250埃；
刻蚀所述SAB膜，形成SAB膜图案。
所述形成SAB膜图案时，采用干法等离子体刻蚀和湿法刻蚀相结合，
所述干法等离子体刻蚀SAB膜的时间为8～16秒，去除部分SAB膜；
所述湿法刻蚀采用稀氢氟酸去除剩余部分SAB膜。
所述稀氢氟酸的浓度为HF∶H2O为1∶100。
所述SAB膜为富硅氧化物SRO，或者为包括SiO2、SiON和SiO2层的氧化物-氮化物-氧化物ONO结构，或者为采用亚大气压化学气相沉积方法制作的氧化硅SiO2薄膜。
由上述的技术方案可见，本发明PMOS器件自对准硅化物阻挡膜SAB制程方法，在对PMOS的源漏极进行离子注入之后，立刻进行快速热退火处理，对掺杂的晶格进行修复，然后再沉积SAB膜。由于离子注入的氟元素在SAB膜沉积之前，快速热退火时已经在衬底表面扩散开，即使在离子注入剂量较高的情况下也不会出现bubble defect。同时沉积SAB膜的厚度就不需要像现有技术那样厚，较薄的SAB膜，在刻蚀形成SAB膜图案时，干法刻蚀和DHF湿法刻蚀时，时间都比较短，有效克服了U型金属硅化物缺陷的发生。不存在U型缺陷之后，进一步减少了源漏极之间连通，产生漏电流的可能。
附图说明
图1a至图1d为现有技术中设有SAB膜的PMOS器件的制作结构示意图。
图2为在SAB膜表面观察到的bubble defect。
图3为本发明的PMOS器件自对准硅化物阻挡膜SAB制程方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明的核心思想是：在对PMOS的源漏极进行离子注入之后，立刻进行快速热退火处理，对掺杂的晶格进行修复，然后再沉积SAB膜。由于离子注入的氟元素在SAB膜沉积之前，快速热退火时已经在衬底表面扩散开，即使在离子注入剂量较高的情况下也不会出现bubble defect。同时沉积SAB膜的厚度就不需要像现有技术那样厚，较薄的SAB膜，在刻蚀形成SAB膜图案时，干法刻蚀和DHF湿法刻蚀时，时间都比较短，有效克服了U型缺陷的发生。
本发明设有SAB膜的半导体器件的制作方法，适用于各种SAB膜，可以为SRO，或者为包括SiO2、SiON和SiO2层的ONO结构，或者为单一的用亚大气压化学气相沉积方法制作的SiO2薄膜。包括以下步骤：
步骤21、请参阅图1a，提供一半导体衬底10，在该半导体衬底上形成半导体器件的有源区和隔离区。通过在半导体衬底10中注入杂质离子形成N-阱11，来定义有源区。然后在有源区两侧边的区域制作浅沟槽隔离区12(STI)。浅沟槽隔离区12的上表面高度要高于半导体衬底10。
步骤22、请参阅图1b，在有源区，即具有N-阱11的半导体衬底10表面上，顺序形成栅氧化层13、多晶硅栅极14以及位于栅氧化层13和多晶硅栅极14两侧的侧壁层15；以多晶硅栅极14和侧壁层15为掩膜，对有源区进行掺杂，离子注入氟化硼(BF2)，形成源漏区16。
步骤23、进行高温热退火处理，对源漏区掺杂之后的晶格进行修复。
步骤24、利用化学气相沉积的方法(CVD)形成一层SAB膜(未显示)，该SAB膜覆盖有源区、多晶硅栅极14以及隔离区。
该步骤中沉积SAB膜的厚度为150～250埃。高温热退火处理已经在沉积SAB膜之前完成，所以源漏极离子注入时所含的氟元素在衬底表面扩散开，不会由于SAB膜的厚度比较薄，当源漏极离子注入剂量又较高时，产生bubble defect。也就是说本发明中源漏极离子时，对于注入剂量的允许窗口更大一些，即使对于较高的注入剂量也不会产生bubble defect。不像现有技术那样，如果沉积的SAB膜较薄，源漏极离子注入剂量又较高时就容易产生bubble defect。
步骤25、根据器件性能需要在有源区的不同位置形成SAB图案。
该图案的形成可以通过在SAB膜上涂布光阻胶(未显示)，然后曝光显影上述光阻胶，形成所需要的光阻胶图案，以该光阻胶图案为掩膜来实施刻蚀SAB膜的工艺，最终形成所需要的SAB膜图案17。本实施例中，SAB膜图案17覆盖多晶硅栅极14，请参阅图1c。
由于沉积SAB膜的厚度比较薄，所以干法和湿法刻蚀形成SAB膜图案17时，时间都比较短，干法等离子体刻蚀8～16秒，去除大部分厚度的SAB膜，然后用稀氢氟酸(DHF)湿法刻蚀彻底去除剩余SAB膜。其中DHF的浓度，HF∶H2O为1∶100。
上述干法等离子体刻蚀的时间明显比现有技术短，而且浸在DHF中的时间也相对现有技术短，能够很好地控制STI不被酸削减，这样实施silicideprocess时，就不会出现U型金属硅化物。
步骤26、实施硅化物工艺(silicide process)，由于在侧壁层15和SAB膜阻挡的地方，沉积的金属如Ni不会与之发生反应，所以只会在露出的源漏极16的表面，Si与金属如Ni反应形成硅化物层18，请参阅图1d。在具体实施例中，为镍化硅(NiSi)。
而且，根据本发明的自对准硅化物阻挡膜制程方法，形成的半导体器件克服了U型金属硅化物的出现，所以减少了源漏极之间连通，产生漏电流的可能。
综上，本发明的PMOS器件自对准硅化物阻挡膜SAB制程方法，应用于覆盖非自对准金属硅化物器件的制程中，其流程示意图如图3所示，该方法包括：
步骤31、在半导体衬底上定义有源区和隔离区；在有源区的表面依次形成栅氧化层、多晶硅栅极，以及位于栅氧化层和多晶硅栅极两侧的侧壁层；
步骤32、以多晶硅栅极和侧壁层为掩膜，对有源区进行掺杂，离子注入氟化硼BF2，形成源漏区；
步骤33、进行高温热退火处理，对源漏区掺杂之后的晶格进行修复；
步骤34、利用化学气相沉积的方法形成SAB膜，所述SAB膜覆盖有源区、隔离区及多晶硅栅极，其厚度为150～250埃；
步骤35、刻蚀所述SAB膜，形成SAB膜图案。
以上所述，仅是本发明的较佳实施例而已，并不能用以限定本发明。而且以本发明具体数值延伸的更宽范围的厚度等，都落在本发明的保护范围内，本领域的技术人员显然可以在不脱离本发明的精神或范围内进行适当的修改和变化。

Claims (4)

1.一种PMOS器件自对准硅化物阻挡膜SAB制程方法，应用于覆盖非自对准金属硅化物器件的制程中，该方法包括：
在半导体衬底上定义有源区和隔离区；在有源区的表面依次形成栅氧化层、多晶硅栅极，以及位于栅氧化层和多晶硅栅极两侧的侧壁层；
以多晶硅栅极和侧壁层为掩膜，对有源区进行掺杂，离子注入氟化硼BF2，形成源漏区；
进行高温热退火处理，对源漏区掺杂之后的晶格进行修复；
利用化学气相沉积的方法形成SAB膜，所述SAB膜覆盖有源区、隔离区及多晶硅栅极，其厚度为150～250埃；
刻蚀所述SAB膜，形成SAB膜图案。
2.如权利要求1所述的方法，其特征在于，所述形成SAB膜图案时，采用干法等离子体刻蚀和湿法刻蚀相结合，
所述干法等离子体刻蚀SAB膜的时间为8～16秒，去除部分SAB膜；
所述湿法刻蚀采用稀氢氟酸去除剩余部分SAB膜。
3.如权利要求2所述的方法，其特征在于，所述稀氢氟酸的浓度为HF∶H2O为1∶100。
4.如权利要求1、2或3所述的方法，其特征在于，所述SAB膜为富硅氧化物SRO，或者为包括SiO2、SiON和SiO2层的氧化物-氮化物-氧化物ONO结构，或者为采用亚大气压化学气相沉积方法制作的氧化硅SiO2薄膜。
CN2009102009851A 2009-12-23 2009-12-23 Pmos器件自对准硅化物阻挡膜制程方法 Pending CN102110644A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102009851A CN102110644A (zh) 2009-12-23 2009-12-23 Pmos器件自对准硅化物阻挡膜制程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102009851A CN102110644A (zh) 2009-12-23 2009-12-23 Pmos器件自对准硅化物阻挡膜制程方法

Publications (1)

Publication Number Publication Date
CN102110644A true CN102110644A (zh) 2011-06-29

Family

ID=44174759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102009851A Pending CN102110644A (zh) 2009-12-23 2009-12-23 Pmos器件自对准硅化物阻挡膜制程方法

Country Status (1)

Country Link
CN (1) CN102110644A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295895A (zh) * 2013-05-02 2013-09-11 上海华力微电子有限公司 一种改善自对准硅化物阻挡层台阶效应的刻蚀方法
US9064692B2 (en) 2012-04-19 2015-06-23 Micron Technology, Inc. DRAM cells and methods of forming silicon dioxide
CN107403754A (zh) * 2016-05-18 2017-11-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352042A (ja) * 2000-06-08 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004319988A (ja) * 2003-03-31 2004-11-11 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
CN1691295A (zh) * 2004-04-23 2005-11-02 中国科学院微电子研究所 用于射频横向扩散场效应晶体管的自对准硅化物方法
CN1770453A (zh) * 2004-11-03 2006-05-10 中国科学院微电子研究所 一种鱼脊形场效应晶体管的结构和制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352042A (ja) * 2000-06-08 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004319988A (ja) * 2003-03-31 2004-11-11 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
CN1691295A (zh) * 2004-04-23 2005-11-02 中国科学院微电子研究所 用于射频横向扩散场效应晶体管的自对准硅化物方法
CN1770453A (zh) * 2004-11-03 2006-05-10 中国科学院微电子研究所 一种鱼脊形场效应晶体管的结构和制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064692B2 (en) 2012-04-19 2015-06-23 Micron Technology, Inc. DRAM cells and methods of forming silicon dioxide
CN103295895A (zh) * 2013-05-02 2013-09-11 上海华力微电子有限公司 一种改善自对准硅化物阻挡层台阶效应的刻蚀方法
CN103295895B (zh) * 2013-05-02 2016-01-27 上海华力微电子有限公司 一种改善自对准硅化物阻挡层台阶效应的刻蚀方法
CN107403754A (zh) * 2016-05-18 2017-11-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN107403754B (zh) * 2016-05-18 2020-10-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Similar Documents

Publication Publication Date Title
US7615840B2 (en) Device performance improvement using flowfill as material for isolation structures
US20040033678A1 (en) Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
KR19980024067A (ko) 반도체장치의 제조방법
US10068983B2 (en) High-K metal gate
JP2002198526A (ja) 半導体装置の製造方法
CN101312210A (zh) 半导体装置及其制造方法
JP5268829B2 (ja) 半導体装置
JP2000332237A (ja) 半導体装置の製造方法
KR20100052741A (ko) Ｐｍｏｓ 트랜지스터의 제조방법 및 이를 이용한 반도체 소자의 듀얼 게이트 형성방법
CN103545186A (zh) 一种制造金属栅半导体器件的方法
US8288802B2 (en) Spacer structure wherein carbon-containing oxynitride film formed within
WO2007091302A1 (ja) 半導体装置及びその製造方法
WO2005083795A8 (ja) 半導体装置の製造方法及びプラズマ酸化処理方法
CN101866850B (zh) 自对准硅化物区域阻挡膜的结构及其制程方法
CN102110644A (zh) Pmos器件自对准硅化物阻挡膜制程方法
CN103545185A (zh) 一种采用伪栅极制造半导体器件的方法
US20090096023A1 (en) Method for manufacturing semiconductor device
CN104795362A (zh) 一种制作半导体器件的方法
US20020168828A1 (en) Method of reducing threshold voltage shifting of a gate
CN104779148A (zh) 一种制作半导体器件的方法
JP2006253401A (ja) 半導体装置の製造方法及び絶縁膜の成膜速度の調整方法
CN101211768B (zh) 栅极电极及其形成方法
JPH0982812A (ja) 半導体装置の製造方法
CN105374734A (zh) 半导体结构的形成方法
US20020177327A1 (en) Method for forming a gate dielectric layer by a single wafer process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110629