JP2006253401A - 半導体装置の製造方法及び絶縁膜の成膜速度の調整方法 - Google Patents

半導体装置の製造方法及び絶縁膜の成膜速度の調整方法 Download PDF

Info

Publication number
JP2006253401A
JP2006253401A JP2005067620A JP2005067620A JP2006253401A JP 2006253401 A JP2006253401 A JP 2006253401A JP 2005067620 A JP2005067620 A JP 2005067620A JP 2005067620 A JP2005067620 A JP 2005067620A JP 2006253401 A JP2006253401 A JP 2006253401A
Authority
JP
Japan
Prior art keywords
active region
film
region
teos
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005067620A
Other languages
English (en)
Other versions
JP4746332B2 (ja
Inventor
Hidetomo Nishimura
英知 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyagi Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyagi Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyagi Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005067620A priority Critical patent/JP4746332B2/ja
Priority to US11/276,404 priority patent/US20060205134A1/en
Publication of JP2006253401A publication Critical patent/JP2006253401A/ja
Application granted granted Critical
Publication of JP4746332B2 publication Critical patent/JP4746332B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 ２ＭＯＳの異なる領域で膜厚の異なるＮＳＧサイドウォール絶縁膜を有する半導体装置の製造方法を提供すること。
【解決手段】 シリコン基板１の第１の活性領域１００と第２の活性領域１１０に、第１のゲート電極４−１と第２のゲート電極４−１を形成する。第１のシリコン酸化膜５を形成後、シリコン酸化膜５を介して不純物イオンを注入し、第１の活性領域１００と第２の活性領域１１０に、第１の低濃度領域６−１と第２の低濃度領域６−２を形成する。その後、第１の活性領域１００の第１のシリコン酸化膜５を除去し、第２の活性領域１１０では第１のシリコン酸化膜５を残存させる。オゾン及びテトラエトキシシランの熱分解ＣＶＤ法により、第１の活性領域１００に膜厚が第２の活性領域１１０より厚い膜厚ＮＳＧ絶縁膜８を形成し、第１の側壁絶縁膜９−１と第１の側壁絶縁膜９−１よりも薄い膜厚の第２の側壁絶縁膜９−２とを形成する。
【選択図】 図４

Description

本発明は、半導体装置の製造方法に関し、特に、同一基板上に、膜厚の異なるサイドウォール絶縁膜の形成方法、並びに、該膜厚の異なるサイドウォール絶縁膜を有する複数のトランジスタを含む半導体装置の製造方法に関する。
近年、同一基板内にＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとを有する半導体装置が広く用いられている。しかし、一般に、Ｐ型拡散層の形成に使われるＢ+ の拡散係数はＮ型拡散層の形成に使われるＡｓ+ の拡散係数に比べて大きい。このため、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタのゲート電極の側壁絶縁膜（以下、「サイドウォール絶縁膜」という。）を同一の厚さで形成した場合、自己整合工程により拡散層を形成するので、Ｐ型拡散層のＢ+ がゲート電極直下のチャネル領域へ拡散して、チャネル領域を狭めるためショートチャネル効果が生じてしまい、ひいては所要のトランジスタ特性が得られないという問題が生じた。
本願において、「サイドウォール絶縁膜の膜厚」は、サイドウォールを構成する絶縁膜の厚さを意味し、サイドウォールの水平方向の寸法である幅に相当する。このサイドウォールの幅が、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域の水平方向の寸法を規定する。「水平方向」とは、基板とゲート絶縁膜との界面に平行な方向を意味する。
上記問題点を解決するため、ＰチャネルＭＯＳトランジスタのサイドウォール絶縁膜を、ＮチャネルＭＯＳトランジスタのサイドウォール絶縁膜より厚く構成する従来技術が提案されている。その後、ゲート電極とサイドウォール絶縁膜とをマスクとしたイオン注入行程により、Ｎ型高濃度ソース／ドレイン領域及びＰ型高濃度ソース／ドレイン領域を自己整合的に形成する。結果、ＰチャネルＭＯＳトランジスタの厚いサイドウォール絶縁膜の直下には、幅の大きい低濃度領域が形成されるため、Ｐ型高濃度ソース／ドレイン領域とゲート電極との距離を、Ｎ型高濃度ソース／ドレイン領域とゲート電極との距離より大きくとることができる。よって、Ｐ型拡散層のＢ+ がゲート電極直下のチャネル領域へ拡散するのを防止することができる。
特許文献１は、膜厚の異なるサイドウォール絶縁膜を、製造工程の数を増加せずに、形成する従来技術を開示するものである。ここで、Ｎ型低濃度領域（Ｎ型ＬＤＤ領域）及びＰ型低濃度領域（Ｐ型ＬＤＤ領域）上に、Ｏ３―ＴＥＯＳ―ＮＳＧ（Ｏ３―Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で堆積した場合、不純物の種類の違いにより、Ｏ３―ＴＥＯＳ膜の堆積速度が異なる。この堆積速度の下地への依存性を利用し、Ｏ３―ＴＥＯＳ―ＮＳＧ膜を、Ｎ型低濃度領域（Ｎ型ＬＤＤ領域）では薄く、Ｐ型低濃度領域（Ｐ型ＬＤＤ領域）上では厚く形成する。その後、Ｏ３―ＴＥＯＳ膜を異方性エッチングによりエッチングして、ＮチャネルＭＯＳトランジスタのサイドウォール絶縁膜を薄く形成し、ＰチャネルＭＯＳトランジスタのサイドウォール絶縁膜を厚く形成する。
特開２０００−３４９１６７号公報（段落番号００２１−００２３、段落番号００３７、第６図、第１３図）
前述の従来方法は、Ｏ３―ＴＥＯＳ―ＮＳＧ膜の堆積速度が、その下地である低濃度領域の不純物の種類及び濃度に依存することを利用するものである。サイドウォール絶縁膜の膜厚の比は、堆積したＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚の比に依存する。さらに、このＯ３―ＴＥＯＳ絶縁膜の膜厚比は、Ｏ３―ＴＥＯＳ―ＮＳＧ膜の堆積速度比に依存する。さらに、Ｏ３―ＴＥＯＳ―ＮＳＧ膜の堆積速度比は、下地である低濃度領域の不純物の種類及び濃度の違いに依存する。よって、所望の膜厚比を有するサイドウォール絶縁膜を得るには、前述の従来方法では、低濃度領域（ＬＤＤ領域）の濃度を調整するか、或いは、低濃度領域の不純物の種類の適切な選択をする必要があった。しかし、所望の膜厚比を有するサイドウォール絶縁膜を得るため低濃度領域の濃度調整や不純物の種類の選択は、デバイスの設計上許容される範囲内で行う必要がある。このため、実際には、前述の従来方法の適用範囲は限定されていた。
更に、高耐圧ＭＯＳＦＥＴと高速用ＭＯＳＦＥＴとを同一基板に形成した半導体装置も広く使用されている。この場合、高耐圧ＭＯＳＦＥＴは、膜厚の厚いサイドウォール絶縁膜を必要とし、高速用ＭＯＳＦＥＴは、膜厚の薄いサイドウォール絶縁膜を必要とする。この特性の異なるＭＯＳＦＥＴのチャネルの導電型が同一の場合には、下地である低濃度領域の不純物の種類の違いを利用して、Ｏ３―ＴＥＯＳ―ＮＳＧ膜の堆積速度に差を生み出すことができない。このため、前述の従来技術は、チャネルの導電型が同一でありながら、その特性の異なる種類のことなるＭＯＳＦＥＴを同一基板に形成する半導体装置には適用することが困難であった。
そこで、本発明の目的は、シリコン基板上の低濃度領域の不純物の種類や濃度に依存することなく、異なる領域で膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧ膜を成膜する方法を提供することである。
更に、本発明の目的は、シリコン基板上の低濃度領域の不純物の種類や濃度に依存することなく、異なる領域で膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧサイドウォール絶縁膜を有する半導体装置の製造方法を提供することである。
本発明は、膜厚の異なるサイドウォール絶縁膜を含む半導体装置の製造方法において、シリコン基板の第１の活性領域と第２の活性領域とに、それぞれ、第１のゲート電極構造と第２のゲート電極構造とを選択的に形成する行程と、前記第１の活性領域と前記第２の活性領域とに第１のシリコン酸化膜を形成する行程と、前記第１のシリコン酸化膜を介して不純物をイオン注入することで、前記第１の活性領域と前記第２の活性領域とに、それぞれ、第１の低濃度領域と第２の低濃度領域とを形成する行程と、前記第１の活性領域において前記第１のシリコン酸化膜を除去する一方で、前記第２の活性領域において前記第１のシリコン酸化膜を残存させる行程と、オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法により、前記第１の活性領域における前記シリコン基板上及び前記第２の活性領域における前記第１のシリコン酸化膜上に、前記第１の活性領域における膜厚が前記第２の活性領域における膜厚より厚い絶縁膜を形成する行程と、前記絶縁膜をエッチングして、前記第１のゲート電極構造の側壁には第１のサイドウォール絶縁膜を形成し、前記第２のゲート電極構造の側壁には前記第１のサイドウォール絶縁膜より薄い膜厚を有する第２のサイドウォール絶縁膜を形成する行程とを含むことを特徴とする半導体装置の製造方法を提供する。
尚、ゲート電極構造とは、ゲート電極とゲート絶縁膜とを含む構造を意味する。
本発明によれば、オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法によりＯ３―ＴＥＯＳ―ＮＳＧ膜を、シリコンからなる第１の領域上と、酸化シリコンからなる第２の領域上とに亘り、成膜する。この場合、テトラエトキシシランに対するオゾンの流量比のみを調整することで、シリコンからなる第１の領域上の前記絶縁膜の成膜速度に対する、酸化シリコンからなる第２の領域上の前記絶縁膜の成膜速度の比を調整することが可能となる。シリコンと酸化シリコンとを下地領域として選択することは、第１の活性領域中の第１の低濃度領域及び第２の活性領域中の第２の低濃度領域の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域と第２の活性領域とでＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚の差を非常に広範囲に亘り調整することを可能にする。
（１）第１実施形態
（半導体装置の製造方法）
図１乃至図５は、本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。本実施形態によれば、高耐圧ＭＯＳＦＥＴと高速ＭＯＳＦＥＴとを同一基板上に形成する。高耐圧ＭＯＳＦＥＴは、ゲート電圧が高いため、膜厚の厚いサイドウォール絶縁膜を必要とする。一方、高速ＭＯＳＦＥＴは、ゲート電圧が低いため、膜厚の薄いサイドウォール絶縁膜を必要とする。
図１（ａ）に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、Ｐ型シリコン基板１の素子分離領域に、フィールド酸化膜２を形成する。これにより、第１の活性領域１００と第２の活性領域１１０とを、フィールド酸化膜２により画定する。ここで、第１の活性領域１００は、高耐圧ＭＯＳＦＥＴを形成するための領域であり、第２の活性領域１１０は、高速ＭＯＳＦＥＴを形成するための領域である。
図１（ｂ）に示すように、Ｐ型シリコン基板１上であって、第１の活性領域１００と第２の活性領域１１０とに、膜厚３６５Åのシリコン酸化膜１２を既知の方法により形成する。
図１（ｃ）に示すように、既知のリソグラフィー技術により、第１の活性領域１００におけるシリコン酸化膜１２の上に、レジストパターン１３を形成する。その後、このレジストパターン１３をマスクとして使用してシリコン酸化膜１２をエッチングすることで、第２の活性領域１１０におけるシリコン酸化膜１２を選択的に除去し、第１の活性領域１００におけるシリコン酸化膜１２を残す。
図２（ａ）に示すように、レジストパターン１３を除去し、その後、第１の活性領域１００におけるシリコン酸化膜１２の上と、第２の活性領域１１０におけるＰ型シリコン基板１上とに、シリコン酸化膜を既知の方法により形成する。この結果、第１の活性領域１００のＰ型シリコン基板１上には、膜厚４００Åのシリコン酸化膜１４が形成され、一方、第２の活性領域１１０のＰ型シリコン基板１上には、膜厚７５Åのシリコン酸化膜１５が形成される。
図２（ｂ）に示すように、ポリシリコン膜をシリコン酸化膜１４、１５上及びフィールド酸化膜２上に亘り形成し、このポリシリコン膜に不純物をイオン注入する。その後、この不純物を含むポリシリコン膜及びシリコン酸化膜１４、１５を、既知のリソグラフィー技術及び既知のエッチング技術によりパターニングして、第１の活性領域１００に、第１のゲート酸化膜３−１と第１のゲート電極４−１を形成し、第２の活性領域１１０に、第２のゲート酸化膜３−２と第２のゲート電極４−２を形成する。
図２（ｃ）に示すように、Ｐ型シリコン基板１の第１の活性領域１００上と第２の活性領域１１０上、並びに、第１のゲート酸化膜３−１と第２のゲート酸化膜３−２の各々の上面及び側面に、膜厚１００Å―５００Åのシリコン酸化膜５を熱酸化法或いはＣＶＤ法で形成する。
図３（ａ）に示すように、第１のゲート電極４−１、第２のゲート電極４−２、及びフィールド酸化膜２をマスクとして、加速エネルギー２０ｋｅＶ及びドーズ量１．２×１０１４ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、シリコン酸化膜５を介し、シリコン基板１中に注入する。この結果、第１の活性領域１００におけるシリコン基板１中には、第１のゲート電極４−１に自己整合する第１の低濃度領域６−１が形成される。一方、第２の活性領域１１０におけるシリコン基板１中には、第２のゲート電極４−２に自己整合する第２の低濃度領域６−２が形成される。
ここで、前述したシリコン酸化膜５の十分薄い膜厚は、加速されたイオンがシリコン酸化膜５を貫通してシリコン基板１中に注入されることを可能にする。また、シリコン基板１の表面にシリコン酸化膜５が存在することで、シリコン基板１の表面がイオン注入によるダメージを受けることを防止する。さらに、シリコン酸化膜５の存在により、シリコン基板１の表面が金属汚染されるのを防止する。
尚、同一条件下で、一回のイオン注入行程を行い、第１の低濃度領域６−１と第２の低濃度領域６−２とを同時に形成したが、必ずしもこれに限られるわけではなく、異なる条件下で、それぞれ独立したイオン注入行程で、第１の低濃度領域６−１と第２の低濃度領域６−２とを分けて形成してもよい。
図３（ｂ）に示すように、既知のリソグラフィー技術により、第２の活性領域１１０におけるシリコン酸化膜５の上に、レジストパターン７を形成する。
図３（ｃ）に示すように、レジストパターン７をマスクとして使用してシリコン酸化膜５をエッチングすることで、第１の活性領域１００におけるシリコン酸化膜５を選択的に除去し、第２の活性領域１１０におけるシリコン酸化膜５を残す。結果、第１の活性領域１００における第１の低濃度領域６−１の表面と第１のゲート電極４−１の表面とが露出する。
図４（ａ）に示すように、レジストパターン７を除去し、第２の活性領域１１０におけるシリコン酸化膜５の表面を露出させる。即ち、第２の活性領域１１０の第２の低濃度領域６−２と第２のゲート電極４−２とはシリコン酸化膜５で覆われ、一方、第１の活性領域１００の第１の低濃度領域６−１と第１のゲート電極４−１とは露出される。
図４（ｂ）に示すように、Ｏ３（オゾン）とＴＥＯＳ（テトラエトキシシラン）を原料とした熱分解ＣＶＤ法により、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を、第２の活性領域１１０におけるシリコン酸化膜５上、及び第１の活性領域１００における第１のゲート電極４−１の表面及び第２の低濃度領域６−２上、並びにフィールド酸化膜２上に堆積する。
熱分解ＣＶＤ法は、所望の条件下で行うことができるが、一典型例として、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を７．５、常圧かつ温度４００℃の条件の下で行い、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を形成した。成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８は、第１の活性領域１００で膜厚５９６０Å、第２の活性領域１１０で膜厚４２３９Åであった。即ち、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を７．５にしたとき、第１の活性領域１００と第２の活性領域１１０とでのＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚差は、７１．１２％であった。堆積時の圧力は、典型的には、４００−７６０Ｔｏｒｒの範囲でよく、また、堆積温度は、４００−４５０℃の範囲でよい。堆積時の圧力及び堆積温度は、成膜速度には実質的な影響を与えない。シリコン露出面上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の堆積速度は、シリコン酸化膜上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の堆積速度より早いため、堆積したＯ３―ＴＥＯＳ―ＮＳＧ膜８は、第１の活性領域１００と第２の活性領域１１０とでその膜厚が異なる。即ち、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８は、第１の活性領域１００で厚く、第２の活性領域１１０で薄くなる。
図６は、熱分解ＣＶＤ法における、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比と、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率との関係を示す図である。ここで、成膜時の圧力と温度は前述の値とした。シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比に依存する。具体的には、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比に概ね反比例する。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を上昇させると、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度と、酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度との差が大きくなり、結果、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚と、酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚との差が大きくなる。
具体的には、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１０のとき、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、概ね６０％であった。よって、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１０のとき、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚と、酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚との差は、概ね４０％である。
ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１５のとき、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、概ね４０％であった。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１５のとき、酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚は、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚の僅か４０％まで減少し、大きな膜厚差が得られる。
更に、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が２０のとき、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、概ね２０％であった。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が２０のとき、酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚は、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚の僅か２０％まで減少し、非常に大きな膜厚差が得られる。
シリコンからなる下地領域と、シリコン酸化膜からなる下地領域とを利用した場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比の変化に対し、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率が大きく変化することが確認できた。
従って、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を大きくしたい場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を大きくすればよいことがわかる。逆に、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を小さくしたい場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を小さくすればよいことがわかる。換言すると、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を調整することができる。即ち、第１の活性領域１００においては、第１の低濃度領域６−１上にＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜し、第２の活性領域１１０においては、シリコン酸化膜５上にＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜することで、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することができる。
図４（ｃ）に示すように、既知の異方性エッチングによりＯ３―ＴＥＯＳ―ＮＳＧ膜８をエッチングし、第１のゲート電極４−１の側壁に第１のサイドウォール絶縁膜９−１を形成し、第２のゲート電極４−２の側壁に第２のサイドウォール絶縁膜９−２を形成する。ここで、既知の異方性エッチングとして既知の異方性ドライエッチングを使用することができる。このＯ３―ＴＥＯＳ―ＮＳＧ膜８の異方性エッチングは、第１のゲート電極４−１のトップに第１のサイドウォール絶縁膜９−１のトップが一致するように行う。即ち、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を、第１のゲート電極４−１のトップを基準にジャストエッチングする条件で、異方性エッチングを行う。この第１のゲート電極４−１のトップを基準にジャストエッチングすることは、第２のゲート電極４−２のトップに対し、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８がオーバーエッチングされることにつながる。換言すれば、第１のサイドウォール絶縁膜９−１及び第２のサイドウォール絶縁膜９−２は、それぞれ、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の第１の活性領域１００での膜厚と第２の活性領域１１０での膜厚とに依存する。よって、第１のサイドウォール絶縁膜９−１は第２のサイドウォール絶縁膜９−２より膜厚が大きくなる。
図５に示すように、第１のゲート電極４−１と第１のサイドウォール絶縁膜９−１とを第１のマスクとし、第２のゲート電極４−２と第２のサイドウォール絶縁膜９−２とを第２のマスクとして、加速エネルギー５０ｋｅＶ及びドーズ量６．０×１０１５ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、シリコン基板１中に注入し、続いて、熱処理を９５０℃で１０秒行い、不純物を活性化する。この結果、第１の活性領域１００におけるシリコン基板１中には、第１のサイドウォール絶縁膜９−１に自己整合する第１の高濃度ソース／ドレイン領域１０−１が形成される。一方、第２の活性領域１１０におけるシリコン基板１中には、第２のサイドウォール絶縁膜９−２に自己整合する第２の高濃度ソース／ドレイン領域１０−２が形成される。この結果、高耐圧ＭＯＳＦＥＴが第１の活性領域１００中に形成され、高速ＭＯＳＦＥＴが第２の活性領域１１０中に形成される。
ここで、高耐圧ＭＯＳＦＥＴの第１のゲート電極４−１には高いゲート電圧が印加され、高速ＭＯＳＦＥＴの第２のゲート電極４−２には低いゲート電圧が印加される。しかし、第１のサイドウォール絶縁膜９−１は、第２のサイドウォール絶縁膜９−２より膜厚が厚い。よって、第１のゲート電極４−１と第１の高濃度ソース／ドレイン領域１０−１との距離は、第２のゲート電極４−２と第２の高濃度ソース／ドレイン領域１０−２との距離より大きい。従って、高速ＭＯＳＦＥＴと比較して、高耐圧ＭＯＳＦＥＴは、より高いゲート電圧の印加を許容する構成となっている。
尚、同一条件下で、一回のイオン注入行程を行い、第１の高濃度ソース／ドレイン領域１０−１と第２の高濃度ソース／ドレイン領域１０−２とを同時に形成したが、必ずしもこれに限られるわけではなく、異なる条件下で、それぞれ独立したイオン注入行程で、第１の高濃度ソース／ドレイン領域１０−１と第２の高濃度ソース／ドレイン領域１０−２とを分けて形成してもよい。
（効果）
本実施形態によれば、第１の活性領域１００と第２の活性領域１１０とで膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜する方法が提供される。第１の活性領域１００においては、第１の低濃度領域６−１上、即ちシリコン領域上にＯ３―ＴＥＯＳ―ＮＳＧ膜８が成膜される。一方、第２の活性領域１１０においては、シリコン酸化膜５上にＯ３―ＴＥＯＳ―ＮＳＧ膜８が成膜される。これにより、シリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度と、酸化シリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度との差を利用し、第１の活性領域１００と第２の活性領域１１０とで膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜する。シリコンと酸化シリコンとを下地領域として選択することは、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することを可能にする。具体的には、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を５−１５の範囲で調整することで、シリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度に対する、酸化シリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度の比を８０％―４０％の範囲で調整することができる。即ち、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を５−１５の広範囲で調整することで、シリコン領域上に成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８に対する、酸化シリコン領域上に成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚比を８０％―４０％の広範囲で調整することができる。
更に、第１の低濃度領域６−１及び第２の低濃度領域６−２を形成するためのイオン注入行程において、シリコン基板１の表面の保護を目的として既に使用した薄いシリコン酸化膜５を、再度利用してシリコン及びシリコン酸化膜からなる異なる下地を用意する。 即ち、シリコン酸化膜５を保護膜として使用して、第１の低濃度領域６−１及び第２の低濃度領域６−２を形成するためのイオン注入を行う。その後、このシリコン酸化膜５を、第１の活性領域１００において除去し、第２の活性領域１１０において残すことで、第１の活性領域１００においては、第１の低濃度領域６−１即ちシリコンからなる下地が得られ、第２の活性領域１１０においては、シリコン酸化膜５からなる下地が得られる。よって、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の成膜のため専用のシリコン酸化膜からなる下地を用意する新たな行程を必要としない。
更に、前述したように、シリコンと酸化シリコンとを下地領域として選択することで、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することが可能となる。換言すると、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度は、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差に影響を与えないため、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に対する高い自由度が確保される。
更に、膜厚に差のあるＯ３―ＴＥＯＳ―ＮＳＧ膜８を一回の成膜行程で成膜するため、半導体装置の製造工程数を削減できる。これにより、更なるコストの削減が可能となる。また、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を２回の成膜行程に分けて成膜する場合と異なり、マスクの合わせ誤差を考慮し、マージンをとる必要がない。よって、不要なチップサイズの増大を避けることができる。
（２）第２実施形態
（半導体装置の製造方法）
図７乃至図１１は、本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。本実施形態によれば、高耐圧ＭＯＳＦＥＴと高速ＭＯＳＦＥＴとを同一基板上に形成する。高耐圧ＭＯＳＦＥＴは、ゲート電圧が高いため、膜厚の厚いサイドウォール絶縁膜を必要とする。一方、高速ＭＯＳＦＥＴは、ゲート電圧が低いため、膜厚の薄いサイドウォール絶縁膜を必要とする。
図７（ａ）に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、Ｐ型シリコン基板１の素子分離領域に、フィールド酸化膜２を形成する。これにより、第１の活性領域１００と第２の活性領域１１０とを、フィールド酸化膜２により画定する。ここで、第１の活性領域１００は、高耐圧ＭＯＳＦＥＴを形成するための領域であり、第２の活性領域１１０は、高速ＭＯＳＦＥＴを形成するための領域である。
図７（ｂ）に示すように、Ｐ型シリコン基板１上であって、第１の活性領域１００と第２の活性領域１１０とに、膜厚３６５Åのシリコン酸化膜１２を既知の方法により形成する。
図７（ｃ）に示すように、既知のリソグラフィー技術により、第１の活性領域１００におけるシリコン酸化膜１２の上に、レジストパターン１３を形成する。その後、このレジストパターン１３をマスクとして使用してシリコン酸化膜１２をエッチングすることで、第２の活性領域１１０におけるシリコン酸化膜１２を選択的に除去し、第１の活性領域１００におけるシリコン酸化膜１２を残す。
図８（ａ）に示すように、レジストパターン１３を除去し、その後、第１の活性領域１００におけるシリコン酸化膜１２の上と、第２の活性領域１１０におけるＰ型シリコン基板１上とに、シリコン酸化膜を既知の方法により形成する。結果、第１の活性領域１００のＰ型シリコン基板１上には、膜厚４００Åのシリコン酸化膜１４が形成され、一方、第２の活性領域１１０のＰ型シリコン基板１上には、膜厚７５Åのシリコン酸化膜１５が形成される。
図８（ｂ）に示すように、ポリシリコン膜をシリコン酸化膜１４、１５上及びフィールド酸化膜２上に亘り形成し、このポリシリコン膜に不純物をイオン注入する。その後、この不純物を含むポリシリコン膜及びシリコン酸化膜１４、１５を、既知のリソグラフィー技術及び既知のエッチング技術によりパターニングして、第１の活性領域１００に、第１のゲート酸化膜３−１と第１のゲート電極４−１とを形成し、一方、第２の活性領域１１０に、第２のゲート酸化膜３−２と第２のゲート電極４−２とを形成する。
図８（ｃ）に示すように、Ｐ型シリコン基板１の第１の活性領域１００上と第２の活性領域１１０上、並びに、第１のゲート酸化膜３−１と第２のゲート酸化膜３−２との上面及び側面に、膜厚１００Å―５００Åのシリコン酸化膜５を熱酸化法或いはＣＶＤ法で形成する。
図９（ａ）に示すように、第１のゲート電極４−１、第２のゲート電極４−２、及びフィールド酸化膜２をマスクとして、加速エネルギー２０ｋｅＶ及びドーズ量１．２×１０１４ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、シリコン酸化膜５を介し、シリコン基板１中に注入する。結果、第１の活性領域１００におけるシリコン基板１中には、第１のゲート電極４−１に自己整合する第１の低濃度領域６−１が形成される。一方、第２の活性領域１１０におけるシリコン基板１中には、第２のゲート電極４−２に自己整合する第２の低濃度領域６−２が形成される。
ここで、前述したシリコン酸化膜５の十分薄い膜厚は、加速されたイオンがシリコン酸化膜５を貫通してシリコン基板１中に注入されることを可能にする。また、シリコン基板１の表面にシリコン酸化膜５が存在することで、シリコン基板１の表面がイオン注入によるダメージを受けることを防止する。さらに、シリコン酸化膜５の存在により、シリコン基板１の表面の金属汚染が防止される。
尚、同一条件下で、一回のイオン注入行程を行い、第１の低濃度領域６−１と第２の低濃度領域６−２とを同時に形成したが、必ずしもこれに限られるわけではなく、異なる条件下で、それぞれ独立したイオン注入行程で、第１の低濃度領域６−１と第２の低濃度領域６−２とを分けて形成してもよい。
図９（ｂ）に示すように、シリコン酸化膜５を既知の方法により除去する。
図９（ｃ）に示すように、既知のリソグラフィー技術により、第２の活性領域１１０における第２のゲート電極４−２及び第２の低濃度領域６−２の上に、レジストパターン７を形成する。
図１０（ａ）に示すように、レジストパターン７をマスクとして、第１の活性領域１００のみに選択的に水素イオン（Ｈ＋）の注入を行う。水素イオン（Ｈ＋）の注入は、加速エネルギー１０ｋｅＶ及びドーズ量１×１０１３−１×１０１５ｃｍ−２の条件下で行うことができる。
図１０（ｂ）に示すように、Ｏ３（オゾン）とＴＥＯＳ（テトラエトキシシラン）を原料とした熱分解ＣＶＤ法により、ＮＳＧ（ノンドープドシリケートガラス）膜８（以下「Ｏ３―ＴＥＯＳ―ＮＳＧ膜」という）を、水素イオン（Ｈ＋）が注入された第１の活性領域１００上及び水素イオン（Ｈ＋）が注入されていない第２の活性領域１１０上に、堆積する。
熱分解ＣＶＤ法は、所望の条件下で行うことができるが、一典型例として、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を１０−２０の範囲で変化させ、常圧かつ温度４００℃の条件の下で行い、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を形成した。第１の活性領域１００と第２の活性領域１１０とで、成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の比は、８０％―６０％であった。堆積時の圧力は、典型的には、４００−７６０Ｔｏｒｒの範囲でよく、また、堆積温度は、４００−４５０℃の範囲でよい。堆積時の圧力及び堆積温度は、成膜速度には大きな影響を与えない。水素イオン（Ｈ＋）が注入されたシリコン露出面上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の堆積速度は、水素イオン（Ｈ＋）が注入されていないシリコン露出面上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の堆積速度より早いため、堆積したＯ３―ＴＥＯＳ―ＮＳＧ膜８は、第１の活性領域１００と第２の活性領域１１０とでその膜厚が異なる。即ち、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８は、第１の活性領域１００で厚く、第２の活性領域１１０で薄くなる。
図１２は、熱分解ＣＶＤ法における、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比と、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率との関係を示す図である。ここで、成膜時の圧力と温度は前述の値とした。水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比に依存する。具体的には、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比に概ね反比例する。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を上昇させると、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度と、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度との差が大きくなり、結果、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚と、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚との差が大きくなる。
具体的には、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１０のとき、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、概ね８０％であった。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１０のとき、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚と、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚との差は、概ね２０％である。
ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が２０のとき、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、概ね６０％であった。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が２０のとき、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚は、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚の僅か６０％まで減少し、大きな膜厚差が得られる。
水素イオン（Ｈ＋）が注入されたシリコンからなる下地領域と、水素イオン（Ｈ＋）が注入されていないシリコンからなる下地領域とを利用した場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比の変化に対し、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率が大きく変化することが確認できた。
従って、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を大きくしたい場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を大きくすればよいことがわかる。逆に、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を小さくしたい場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を小さくすればよいことがわかる。換言すると、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を調整することができる。即ち、第１の活性領域１００においては、水素イオン（Ｈ＋）が注入された第１の低濃度領域６−１上にＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜し、第２の活性領域１１０においては、水素イオン（Ｈ＋）が注入されていない第２の低濃度領域６−２上にＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜することで、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することができる。
図１０（ｃ）に示すように、既知の異方性エッチングによりＯ３―ＴＥＯＳ―ＮＳＧ膜８をエッチングし、第１のゲート電極４−１の側壁に第１のサイドウォール絶縁膜９−１を形成し、第２のゲート電極４−２の側壁に第２のサイドウォール絶縁膜９−２を形成する。ここで、既知の異方性エッチングとして既知の異方性ドライエッチングを使用することができる。このＯ３―ＴＥＯＳ―ＮＳＧ膜８の異方性エッチングは、第１のゲート電極４−１のトップに第１のサイドウォール絶縁膜９−１のトップが一致するように行う。即ち、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を、第１のゲート電極４−１のトップを基準にジャストエッチングする条件で、異方性エッチングを行う。この第１のゲート電極４−１のトップを基準にジャストエッチングすることは、第２のゲート電極４−２のトップに対し、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８がオーバーエッチングされることにつながる。換言すれば、第１のサイドウォール絶縁膜９−１及び第２のサイドウォール絶縁膜９−２は、それぞれ、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の第１の活性領域１００での膜厚と第２の活性領域１１０での膜厚とに依存する。よって、第１のサイドウォール絶縁膜９−１は第２のサイドウォール絶縁膜９−２より膜厚が大きくなる。
図１１に示すように、第１のゲート電極４−１と第１のサイドウォール絶縁膜９−１とを第１のマスクとし、第２のゲート電極４−２と第２のサイドウォール絶縁膜９−２とを第２のマスクとして、加速エネルギー５０ｋｅＶ及びドーズ量６．０×１０１５ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、シリコン基板１中に注入し、続いて、熱処理を９５０℃で１０秒行い、不純物を活性化する。この結果、第１の活性領域１００におけるシリコン基板１中には、第１のサイドウォール絶縁膜９−１に自己整合する第１の高濃度ソース／ドレイン領域１０−１が形成される。一方、第２の活性領域１１０におけるシリコン基板１中には、第２のサイドウォール絶縁膜９−２に自己整合する第２の高濃度ソース／ドレイン領域１０−２が形成される。これにより、高耐圧ＭＯＳＦＥＴが第１の活性領域１００中に形成され、高速ＭＯＳＦＥＴが第２の活性領域１１０中に形成される。
ここで、高耐圧ＭＯＳＦＥＴの第１のゲート電極４−１には高いゲート電圧が印加され、高速ＭＯＳＦＥＴの第２のゲート電極４−２には低いゲート電圧が印加される。しかし、第１のサイドウォール絶縁膜９−１は、第２のサイドウォール絶縁膜９−２より膜厚が厚い。よって、第１のゲート電極４−１と第１の高濃度ソース／ドレイン領域１０−１との距離は、第２のゲート電極４−２と第２の高濃度ソース／ドレイン領域１０−２との距離より大きい。従って、高速ＭＯＳＦＥＴと比較して、高耐圧ＭＯＳＦＥＴは、より高いゲート電圧の印加を許容する構成となっている。
尚、同一条件下で、一回のイオン注入行程を行い、第１の高濃度ソース／ドレイン領域１０−１と第２の高濃度ソース／ドレイン領域１０−２とを同時に形成したが、必ずしもこれに限られるわけではなく、異なる条件下で、それぞれ独立したイオン注入行程で、第１の高濃度ソース／ドレイン領域１０−１と第２の高濃度ソース／ドレイン領域１０−２とを分けて形成してもよい。
（効果）
本実施形態によれば、第１の活性領域１００と第２の活性領域１１０とで膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜する方法が提供される。第１の活性領域１００においては、水素イオン（Ｈ＋）が注入された第１の低濃度領域６−１上にＯ３―ＴＥＯＳ―ＮＳＧ膜８が成膜される。一方、第２の活性領域１１０においては、水素イオン（Ｈ＋）が注入されていない第２の低濃度領域６−２上にＯ３―ＴＥＯＳ―ＮＳＧ膜８が成膜される。これにより、水素イオン（Ｈ＋）が注入されたシリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度と、水素イオン（Ｈ＋）が注入されていないシリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度との差を利用し、第１の活性領域１００と第２の活性領域１１０とで膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜する。水素イオン（Ｈ＋）の選択的注入は、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することを可能にする。具体的には、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を１０−２０の範囲で調整することで、水素イオン（Ｈ＋）が注入されたシリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度に対する、水素イオン（Ｈ＋）が注入されていないシリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度の比を８０％―６０％の範囲で調整することができる。即ち、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を１０−２０の広範囲で調整することで、水素イオン（Ｈ＋）が注入されたシリコン領域上に成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８に対する、水素イオン（Ｈ＋）が注入されていないシリコン領域上に成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚比を８０％―６０％の広範囲で調整することができる。
更に、第１の低濃度領域６−１の不純物の種類と異なり且つ最も原子量の小さな陽イオンである水素イオン（Ｈ＋）を選択することが重要である。陽イオンをシリコン中に注入することで、その上に成膜されるＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度が増加する。ここで、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物である砒素（Ａｓ）に対し十分小さな原子量を有する水素イオン（Ｈ＋）を選択することで、第１の低濃度領域６−１が殆どダメージを受けなくすることができると共に、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度を上昇させることができる。
更に、前述したように、水素イオン（Ｈ＋）が注入されたシリコンと水素イオン（Ｈ＋）が注入されていないシリコンとを下地領域として選択することで、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することが可能となる。換言すると、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度は、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差に実質的な影響を与えないため、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に対する高い自由度が確保される。
更に、膜厚に差のあるＯ３―ＴＥＯＳ―ＮＳＧ膜８を一回の成膜行程で成膜するため、半導体装置の製造工程数を削減できる。これにより、更なるコストの削減が可能となる。また、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を２回の成膜行程に分けて成膜する場合と異なり、マスクの合わせ誤差を考慮し、マージンをとる必要がない。よって、不要なチップサイズの増大を避けることができる。
尚、前述の水素イオン（Ｈ＋）の注入行程は、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の成膜行程前であればよく、第１の低濃度領域６−１及び第２の低濃度領域６−２を形成する前であっても後であってもよい。
前述の第１及び第２の実施形態では、Ｐ型シリコン基板上に高耐圧ＮチャネルＭＯＳＦＥＴと高速ＮチャネルＭＯＳＦＥＴとを形成した。しかし、本発明は、Ｎ型シリコン基板上に高耐圧ＰチャネルＭＯＳＦＥＴと高速ＰチャネルＭＯＳＦＥＴとを形成する場合にも適用できる。また、本発明は、シリコン基板上にウェル領域を形成し、このウェル領域にチャネルの導電型が異なる高耐圧ＭＯＳＦＥＴと高速ＭＯＳＦＥＴとを形成する場合にも適用できる。
本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。 熱分解ＣＶＤ法における、ＴＥＯＳに対するＯ３の流量比と、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率との関係を示す図である。 本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。 本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。 本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。 本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。 本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。 熱分解ＣＶＤ法における、ＴＥＯＳに対するＯ３の流量比と、Ｈ＋が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対するＨ＋が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率との関係を示す図である。
符号の説明
１ シリコン基板
２ フィールド酸化膜
３―１ 第１のゲート酸化膜
３―２ 第２のゲート酸化膜
４―１ 第１のゲート電極
４―２ 第２のゲート電極
５ シリコン酸化膜
６−１ 第１の低濃度領域
６−２ 第２の低濃度領域
７ レジストパターン
８ Ｏ３―ＴＥＯＳ―ＮＳＧ膜８
９−１ 第１のサイドウォール絶縁膜
９−２ 第２のサイドウォール絶縁膜
１０−１ 第１の高濃度ソース／ドレイン領域
１０−２ 第２の高濃度ソース／ドレイン領域
１２ シリコン酸化膜
１３ レジストパターン
１４ シリコン酸化膜
１５ シリコン酸化膜
１００ 第１の活性領域
１１０ 第２の活性領域

Claims (11)

  1. 膜厚の異なるサイドウォール絶縁膜を含む半導体装置の製造方法において、
    シリコン基板の第１の活性領域と第２の活性領域とに、それぞれ、第１のゲート電極構造と第２のゲート電極構造とを選択的に形成する行程と、
    前記第１の活性領域と前記第２の活性領域とに第１のシリコン酸化膜を形成する行程と、
    前記第１のシリコン酸化膜を介して不純物をイオン注入することで、前記第１の活性領域と前記第２の活性領域とに、それぞれ、第１の低濃度領域と第２の低濃度領域とを形成する行程と、
    前記第１の活性領域において前記第１のシリコン酸化膜を除去する一方で、前記第２の活性領域において前記第１のシリコン酸化膜を残存させる行程と、
    オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法により、前記第１の活性領域における前記シリコン基板上及び前記第２の活性領域における前記第１のシリコン酸化膜上に、前記第１の活性領域における膜厚が前記第２の活性領域における膜厚より厚い絶縁膜を形成する行程と、
    前記絶縁膜をエッチングして、前記第１のゲート電極構造の側壁には第１のサイドウォール絶縁膜を形成し、前記第２のゲート電極構造の側壁には前記第１のサイドウォール絶縁膜より薄い膜厚を有する第２のサイドウォール絶縁膜を形成する行程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記熱分解ＣＶＤ法は、テトラエトキシシランに対するオゾンの流量比を５−１５の範囲で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１のシリコン酸化膜は、１００Å―５００Åの範囲の膜厚を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第１の低濃度領域と前記第２の低濃度領域とは、同一導電型の不純物を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 膜厚の異なるサイドウォール絶縁膜を含む半導体装置の製造方法において、
    シリコン基板の第１の活性領域と第２の活性領域とに、それぞれ、第１のゲート電極構造と第２のゲート電極構造とを選択的に形成する行程と、
    前記第１の活性領域と前記第２の活性領域とに、それぞれ、第１の低濃度領域と第２の低濃度領域とを形成する行程と、
    前記第１の活性領域のみに水素イオンを注入する行程と、
    オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法により、水素イオンが注入された前記第１の活性領域における前記シリコン基板上及び水素イオンが注入されていない前記第２の活性領域における前記第１のシリコン基板上に、前記第１の活性領域における膜厚が前記第２の活性領域における膜厚より厚い絶縁膜を形成する行程と、
    前記絶縁膜をエッチングして、前記第１のゲート電極構造の側壁には第１のサイドウォール絶縁膜を形成し、前記第２のゲート電極構造の側壁には前記第１のサイドウォール絶縁膜より薄い膜厚を有する第２のサイドウォール絶縁膜を形成する行程とを含むことを特徴とする半導体装置の製造方法。
  6. 前記熱分解ＣＶＤ法は、テトラエトキシシランに対するオゾンの流量比を１０−２０の範囲で行うことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第１の低濃度領域と前記第２の低濃度領域とは、同一導電型の不純物を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  8. オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法における絶縁膜の成膜速度の調整方法において、
    テトラエトキシシランに対するオゾンの流量比を調整することで、シリコンからなる第１の領域上の前記絶縁膜の成膜速度に対する、酸化シリコンからなる第２の領域上の前記絶縁膜の成膜速度の比を調整することを特徴とする絶縁膜の成膜速度の調整方法。
  9. テトラエトキシシランに対するオゾンの流量比を５−１５の範囲で調整することを特徴とする請求項８に記載の成膜速度の調整方法。
  10. オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法における絶縁膜の成膜速度の調整方法において、
    テトラエトキシシランに対するオゾンの流量比を調整することで、水素イオンが注入されたシリコンからなる第１の活性領域上の前記絶縁膜の成膜速度に対する、水素イオンが注入されていないシリコンからなる第２の活性領域上の前記絶縁膜の成膜速度の比を調整することを特徴とする絶縁膜の成膜速度の調整方法。
  11. テトラエトキシシランに対するオゾンの流量比を１０−２０の範囲で調整することを特徴とする請求項１０に記載の成膜速度の調整方法。
JP2005067620A 2005-03-10 2005-03-10 半導体装置の製造方法 Expired - Fee Related JP4746332B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005067620A JP4746332B2 (ja) 2005-03-10 2005-03-10 半導体装置の製造方法
US11/276,404 US20060205134A1 (en) 2005-03-10 2006-02-28 Method for manufacturing a semiconductor device and method for regulating speed of forming an insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005067620A JP4746332B2 (ja) 2005-03-10 2005-03-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006253401A true JP2006253401A (ja) 2006-09-21
JP4746332B2 JP4746332B2 (ja) 2011-08-10

Family

ID=36971540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005067620A Expired - Fee Related JP4746332B2 (ja) 2005-03-10 2005-03-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20060205134A1 (ja)
JP (1) JP4746332B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012046365A1 (ja) * 2010-10-08 2012-04-12 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283784A (ja) * 2008-05-23 2009-12-03 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US9768249B2 (en) 2013-06-26 2017-09-19 Intel Corporation Trigate transistor structure with unrecessed field insulator and thinner electrodes over the field insulator
FR3051597B1 (fr) 2016-05-20 2019-11-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation sur un meme substrat de transistors presentant des caracteristiques differentes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112192A (ja) * 1992-09-29 1994-04-22 Sharp Corp 半導体装置の製造方法
JPH06216153A (ja) * 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0945687A (ja) * 1995-07-26 1997-02-14 Ricoh Co Ltd 基板表面の平坦化方法
JPH09205082A (ja) * 1996-01-25 1997-08-05 Sony Corp 半導体装置の製造方法
JP2001127271A (ja) * 1999-10-29 2001-05-11 Nec Corp 半導体製造装置の製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868617A (en) * 1988-04-25 1989-09-19 Elite Semiconductor & Sytems International, Inc. Gate controllable lightly doped drain mosfet devices
US5021354A (en) * 1989-12-04 1991-06-04 Motorola, Inc. Process for manufacturing a semiconductor device
US5296401A (en) * 1990-01-11 1994-03-22 Mitsubishi Denki Kabushiki Kaisha MIS device having p channel MOS device and n channel MOS device with LDD structure and manufacturing method thereof
KR950000141B1 (ko) * 1990-04-03 1995-01-10 미쓰비시 뎅끼 가부시끼가이샤 반도체 장치 및 그 제조방법
US5266510A (en) * 1990-08-09 1993-11-30 Micron Technology, Inc. High performance sub-micron p-channel transistor with germanium implant
US5413945A (en) * 1994-08-12 1995-05-09 United Micro Electronics Corporation Blanket N-LDD implantation for sub-micron MOS device manufacturing
JPH0888276A (ja) * 1994-09-14 1996-04-02 Yamaha Corp 半導体装置とその製法
US5827747A (en) * 1996-03-28 1998-10-27 Mosel Vitelic, Inc. Method for forming LDD CMOS using double spacers and large-tilt-angle ion implantation
JPH1084045A (ja) * 1996-09-06 1998-03-31 Matsushita Electron Corp 半導体集積回路装置およびその製造方法
JP2982895B2 (ja) * 1997-02-06 1999-11-29 日本電気株式会社 Ｃｍｏｓ半導体装置およびその製造方法
TW359005B (en) * 1997-09-01 1999-05-21 United Microelectronics Corp Method for manufacturing mixed circuit bi-gap wall structure
TW346664B (en) * 1997-09-13 1998-12-01 United Microelectronics Corp Mixed-mode IC separated spacer structure and process for producing the same
US6046089A (en) * 1998-01-05 2000-04-04 Advanced Micro Devices Selectively sized spacers
US6376879B2 (en) * 1998-06-08 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device having MISFETs
US6399432B1 (en) * 1998-11-24 2002-06-04 Philips Semiconductors Inc. Process to control poly silicon profiles in a dual doped poly silicon process
US5953615A (en) * 1999-01-27 1999-09-14 Advance Micro Devices Pre-amorphization process for source/drain junction
US6281559B1 (en) * 1999-03-03 2001-08-28 Advanced Micro Devices, Inc. Gate stack structure for variable threshold voltage
US6908800B1 (en) * 1999-06-04 2005-06-21 Texas Instruments Incorporated Tunable sidewall spacer process for CMOS integrated circuits
US6194279B1 (en) * 1999-06-28 2001-02-27 United Silicon Incorporated Fabrication method for gate spacer
US6512273B1 (en) * 2000-01-28 2003-01-28 Advanced Micro Devices, Inc. Method and structure for improving hot carrier immunity for devices with very shallow junctions
JP2001308318A (ja) * 2000-04-19 2001-11-02 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6335253B1 (en) * 2000-07-12 2002-01-01 Chartered Semiconductor Manufacturing Ltd. Method to form MOS transistors with shallow junctions using laser annealing
US6368986B1 (en) * 2000-08-31 2002-04-09 Micron Technology, Inc. Use of selective ozone TEOS oxide to create variable thickness layers and spacers
US6344398B1 (en) * 2000-10-17 2002-02-05 United Microelectronics Corp. Method for forming transistor devices with different spacer width
JP2002141420A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6580145B2 (en) * 2001-01-16 2003-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Low programming voltage anti-fuse structure
US6500765B2 (en) * 2001-03-23 2002-12-31 United Microelectronics Corp. Method for manufacturing dual-spacer structure
US6642112B1 (en) * 2001-07-30 2003-11-04 Zilog, Inc. Non-oxidizing spacer densification method for manufacturing semiconductor devices
US7416927B2 (en) * 2002-03-26 2008-08-26 Infineon Technologies Ag Method for producing an SOI field effect transistor
KR100487525B1 (ko) * 2002-04-25 2005-05-03 삼성전자주식회사 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법
US6586808B1 (en) * 2002-06-06 2003-07-01 Advanced Micro Devices, Inc. Semiconductor device having multi-work function gate electrode and multi-segment gate dielectric
US6806584B2 (en) * 2002-10-21 2004-10-19 International Business Machines Corporation Semiconductor device structure including multiple fets having different spacer widths
KR100481989B1 (ko) * 2003-01-27 2005-04-14 매그나칩 반도체 유한회사 복합 로직 소자의 제조 방법
JP2004303789A (ja) * 2003-03-28 2004-10-28 Toshiba Corp 半導体装置及びその製造方法
US7279746B2 (en) * 2003-06-30 2007-10-09 International Business Machines Corporation High performance CMOS device structures and method of manufacture
KR100623232B1 (ko) * 2003-11-29 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100597768B1 (ko) * 2003-12-31 2006-07-06 동부일렉트로닉스 주식회사 반도체 소자의 게이트 스페이서형성방법
US7064396B2 (en) * 2004-03-01 2006-06-20 Freescale Semiconductor, Inc. Integrated circuit with multiple spacer insulating region widths
JP2006253198A (ja) * 2005-03-08 2006-09-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100739246B1 (ko) * 2005-04-11 2007-07-12 주식회사 하이닉스반도체 반도체 소자의 소스/드레인영역 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112192A (ja) * 1992-09-29 1994-04-22 Sharp Corp 半導体装置の製造方法
JPH06216153A (ja) * 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0945687A (ja) * 1995-07-26 1997-02-14 Ricoh Co Ltd 基板表面の平坦化方法
JPH09205082A (ja) * 1996-01-25 1997-08-05 Sony Corp 半導体装置の製造方法
JP2001127271A (ja) * 1999-10-29 2001-05-11 Nec Corp 半導体製造装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012046365A1 (ja) * 2010-10-08 2012-04-12 パナソニック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20060205134A1 (en) 2006-09-14
JP4746332B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
JP4313065B2 (ja) シリコンゲルマニウムゲートを利用した半導体素子及びその製造方法
JP4018405B2 (ja) ゲルマニウム含有ポリシリコンゲートを有するｃｍｏｓ型半導体装置及びその形成方法
US7843013B2 (en) Semiconductor device and method for fabricating the same
JP5630185B2 (ja) 半導体装置及びその製造方法
US20060057798A1 (en) Semiconductor device and its manufacturing method
US20080054363A1 (en) Dual gate cmos semiconductor device and method for manufacturing the same
JP4746332B2 (ja) 半導体装置の製造方法
US8247873B2 (en) Semiconductor device and method for manufacturing the same
US20090096023A1 (en) Method for manufacturing semiconductor device
JP4505349B2 (ja) 半導体装置の製造方法
JP3746907B2 (ja) 半導体装置の製造方法
TWI492278B (zh) Manufacturing method of semiconductor device
JP5445895B2 (ja) 半導体素子の製造方法
JPH08293557A (ja) 半導体装置及びその製造方法
US7271414B2 (en) Semiconductor device and method for fabricating the same
KR20050009482A (ko) 반도체 소자의 제조방법
JPH0423329A (ja) 半導体装置の製造方法
KR100702118B1 (ko) 반도체 소자의 제조방법
KR100448591B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100995330B1 (ko) 반도체소자의 제조방법
JP2006140290A (ja) 半導体装置およびその製造方法
JPH04100245A (ja) 半導体装置の製造方法
US8237222B2 (en) Semiconductor device and method of manufacturing the same
KR100400305B1 (ko) Ｃｍｏｓ의 제조 방법
KR100823451B1 (ko) 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070809

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees