JPH0888276A - 半導体装置とその製法 - Google Patents
半導体装置とその製法Info
- Publication number
- JPH0888276A JPH0888276A JP6247154A JP24715494A JPH0888276A JP H0888276 A JPH0888276 A JP H0888276A JP 6247154 A JP6247154 A JP 6247154A JP 24715494 A JP24715494 A JP 24715494A JP H0888276 A JPH0888276 A JP H0888276A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- film
- insulating film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
- H01L23/4855—Overhang structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳ型トランジスタを有する半導体装置に
おいて、層間絶縁膜中の水分に基づくホットキャリア耐
性劣化を防ぐ。 【構成】 半導体基板１０の表面にゲート電極層Ｇ１を
有するＭＯＳ型トランジスタを形成した後、層間絶縁膜
１４を介して１層目の配線層１６を形成する。配線層１
６は、電極層Ｇ１を覆う形状に形成する。配線層１６を
覆って層間絶縁膜１８を形成し、その上に２層目の配線
層２６を形成する。絶縁膜１８は、テトラ・エトキシ・
シランを用いるプラズマＣＶＤ法で形成したシリコンオ
キサイド膜２０と、スピン・オン・ガラス（ＳＯＧ）膜
２２と、膜２０と同様のシリコンオキサイド膜２４とを
順次に積層して形成する。電極層Ｇ１を覆う配線層部分
は、絶縁膜１８から電極層Ｇ１への水分拡散を防止す
る。水分拡散防止膜としては、配線層とは別の配線材層
でもよい。
おいて、層間絶縁膜中の水分に基づくホットキャリア耐
性劣化を防ぐ。 【構成】 半導体基板１０の表面にゲート電極層Ｇ１を
有するＭＯＳ型トランジスタを形成した後、層間絶縁膜
１４を介して１層目の配線層１６を形成する。配線層１
６は、電極層Ｇ１を覆う形状に形成する。配線層１６を
覆って層間絶縁膜１８を形成し、その上に２層目の配線
層２６を形成する。絶縁膜１８は、テトラ・エトキシ・
シランを用いるプラズマＣＶＤ法で形成したシリコンオ
キサイド膜２０と、スピン・オン・ガラス（ＳＯＧ）膜
２２と、膜２０と同様のシリコンオキサイド膜２４とを
順次に積層して形成する。電極層Ｇ１を覆う配線層部分
は、絶縁膜１８から電極層Ｇ１への水分拡散を防止す
る。水分拡散防止膜としては、配線層とは別の配線材層
でもよい。
Description
【０００１】
【産業上の利用分野】この発明は、ＭＯＳ型トランジス
タを有するＬＳＩ等の半導体装置に関し、特にゲート電
極層と吸湿性のある層間絶縁膜との間に配線層の拡張部
分又は配線層とは別の配線材層を水分拡散防止膜として
介在配置したことによりホットキャリア耐性劣化を防止
したものである。
タを有するＬＳＩ等の半導体装置に関し、特にゲート電
極層と吸湿性のある層間絶縁膜との間に配線層の拡張部
分又は配線層とは別の配線材層を水分拡散防止膜として
介在配置したことによりホットキャリア耐性劣化を防止
したものである。
【０００２】
【従来の技術】従来、ＭＯＳ型ＬＳＩ等における層間絶
縁膜の平坦化技術としては、スピン・オン・ガラス（Ｓ
ＯＧ）等の絶縁膜を層間絶縁膜中に含ませるものが知ら
れている。
縁膜の平坦化技術としては、スピン・オン・ガラス（Ｓ
ＯＧ）等の絶縁膜を層間絶縁膜中に含ませるものが知ら
れている。
【０００３】図１０，１１は、この種の平坦化技術を利
用したＭＯＳ型ＬＳＩの一部を示すもので、図１０は、
図１１のＢ−Ｂ’断面に相当する。
用したＭＯＳ型ＬＳＩの一部を示すもので、図１０は、
図１１のＢ−Ｂ’断面に相当する。
【０００４】シリコンからなる半導体基板１０の表面に
は、周知の選択酸化処理によりアクティブ領域配置孔１
２Ａを有するシリコンオキサイドからなるフィールド絶
縁膜１２を形成する。孔１２Ａ内の半導体表面には、ゲ
ート絶縁膜ＯＸを介してゲート電極層Ｇ１を形成した
後、イオン注入処理等により低不純物濃度のＮ型のソー
ス領域ＬＳ及びドレイン領域ＬＤを形成する。電極層Ｇ
１の両側にサイドスペーサＳＰを形成した後、イオン注
入処理等により高不純物濃度のＮ+ 型のソース領域Ｓ１
及びドレイン領域Ｄ１をそれぞれ領域ＬＳ及びＬＤに連
続して形成する。
は、周知の選択酸化処理によりアクティブ領域配置孔１
２Ａを有するシリコンオキサイドからなるフィールド絶
縁膜１２を形成する。孔１２Ａ内の半導体表面には、ゲ
ート絶縁膜ＯＸを介してゲート電極層Ｇ１を形成した
後、イオン注入処理等により低不純物濃度のＮ型のソー
ス領域ＬＳ及びドレイン領域ＬＤを形成する。電極層Ｇ
１の両側にサイドスペーサＳＰを形成した後、イオン注
入処理等により高不純物濃度のＮ+ 型のソース領域Ｓ１
及びドレイン領域Ｄ１をそれぞれ領域ＬＳ及びＬＤに連
続して形成する。
【０００５】ゲート電極層Ｇ２は、電極層Ｇ１の形成工
程を流用して形成し、電極層Ｇ２に関する低不純物濃度
のソース及びドレイン領域、サイドスペーサ、高不純物
濃度のソース及びドレイン領域等も電極層Ｇ１の対応す
る形成工程をそれぞれ流用して形成する。ドレイン領域
Ｄ１は、電極層Ｇ１をゲートとするトランジスタのドレ
インとして作用すると共に、電極層Ｇ２をゲートとする
トランジスタのソースとしても作用する。ドレイン領域
Ｄ２は、電極層Ｇ２をゲートとするトランジスタのドレ
インとして作用する。
程を流用して形成し、電極層Ｇ２に関する低不純物濃度
のソース及びドレイン領域、サイドスペーサ、高不純物
濃度のソース及びドレイン領域等も電極層Ｇ１の対応す
る形成工程をそれぞれ流用して形成する。ドレイン領域
Ｄ１は、電極層Ｇ１をゲートとするトランジスタのドレ
インとして作用すると共に、電極層Ｇ２をゲートとする
トランジスタのソースとしても作用する。ドレイン領域
Ｄ２は、電極層Ｇ２をゲートとするトランジスタのドレ
インとして作用する。
【０００６】次に、基板上面には、トランジスタを覆っ
て絶縁膜１４を形成する。ソースコンタクトＳＣ、ドレ
インコンタクトＤＣ、ゲートコンタクトＧＣ1 ，ＧＣ2
等にそれぞれ対応する接続孔を絶縁膜１４に形成した
後、基板上面に配線材層を被着してパターニングするこ
とにより１層目の配線層１６，１７等を形成する。配線
層１６は、ソース領域１６とコンタクトＳＣにて接続さ
れる接地用配線層であり、配線層１７は、ドレイン領域
Ｄ２とコンタクトＤＣにて接続されるドレイン側配線層
である。なお、ゲート配線層の図示は省略した。
て絶縁膜１４を形成する。ソースコンタクトＳＣ、ドレ
インコンタクトＤＣ、ゲートコンタクトＧＣ1 ，ＧＣ2
等にそれぞれ対応する接続孔を絶縁膜１４に形成した
後、基板上面に配線材層を被着してパターニングするこ
とにより１層目の配線層１６，１７等を形成する。配線
層１６は、ソース領域１６とコンタクトＳＣにて接続さ
れる接地用配線層であり、配線層１７は、ドレイン領域
Ｄ２とコンタクトＤＣにて接続されるドレイン側配線層
である。なお、ゲート配線層の図示は省略した。
【０００７】次に、絶縁膜１４の上に配線層１６，１７
等を覆って層間絶縁膜１８を形成する。絶縁膜１８は、
ＣＶＤ（ケミカル・ベーパー・デポジション）法等によ
りシリコンオキサイド膜２０を形成した後、その上に回
転塗布法等によりＳＯＧ膜２２を平坦状に形成し、さら
にその上にＣＶＤ法等によりシリコンオキサイド膜２４
を形成することにより形成する。
等を覆って層間絶縁膜１８を形成する。絶縁膜１８は、
ＣＶＤ（ケミカル・ベーパー・デポジション）法等によ
りシリコンオキサイド膜２０を形成した後、その上に回
転塗布法等によりＳＯＧ膜２２を平坦状に形成し、さら
にその上にＣＶＤ法等によりシリコンオキサイド膜２４
を形成することにより形成する。
【０００８】この後、絶縁膜１８の上に２層目の配線層
２６を形成し、その上にシリコンナイトライド等の絶縁
膜からなる保護膜２８を形成する。
２６を形成し、その上にシリコンナイトライド等の絶縁
膜からなる保護膜２８を形成する。
【０００９】
【発明が解決しようとする課題】上記した従来技術によ
ると、層間絶縁膜１８が吸湿性があり水分の多いＳＯＧ
膜２２等の絶縁膜を含んでいるため、絶縁膜１８からゲ
ート電極層Ｇ１，Ｇ２に水分が拡散し、トランジスタの
ホットキャリア耐性を劣化させるという問題点がある。
ると、層間絶縁膜１８が吸湿性があり水分の多いＳＯＧ
膜２２等の絶縁膜を含んでいるため、絶縁膜１８からゲ
ート電極層Ｇ１，Ｇ２に水分が拡散し、トランジスタの
ホットキャリア耐性を劣化させるという問題点がある。
【００１０】このような問題点に対処するため、ＳＯＧ
膜の下の絶縁膜として、ＥＣＲ（電子サイクロントロン
共鳴）プラズマＣＶＤ法による膜質良好なシリコンオキ
サイド膜を用いることが提案されている（例えば、
（株）リアライズ社主催で１９９３年１２月１７日に開
催されたブレークスルーセミナーにおける「ＥＣＲ酸化
膜の膜質改善によるホットキャリア耐性の向上」と題す
る資料参照）。
膜の下の絶縁膜として、ＥＣＲ（電子サイクロントロン
共鳴）プラズマＣＶＤ法による膜質良好なシリコンオキ
サイド膜を用いることが提案されている（例えば、
（株）リアライズ社主催で１９９３年１２月１７日に開
催されたブレークスルーセミナーにおける「ＥＣＲ酸化
膜の膜質改善によるホットキャリア耐性の向上」と題す
る資料参照）。
【００１１】しかしながら、このような対策を採用して
も、ＥＣＲプラズマＣＶＤ法によるシリコンオキサイド
膜に局部的な欠陥や膜質の変化が生ずると、水分拡散防
止効果が十分でなく、ホットキャリアによるトランジス
タ特性の変動が生ずることがあり得る。
も、ＥＣＲプラズマＣＶＤ法によるシリコンオキサイド
膜に局部的な欠陥や膜質の変化が生ずると、水分拡散防
止効果が十分でなく、ホットキャリアによるトランジス
タ特性の変動が生ずることがあり得る。
【００１２】この発明の目的は、十分な水分拡散防止効
果を得ることができる新規な半導体装置を提供すると共
に、かかる半導体装置を簡単に製造する方法を提供する
ことにある。
果を得ることができる新規な半導体装置を提供すると共
に、かかる半導体装置を簡単に製造する方法を提供する
ことにある。
【００１３】
【課題を解決するための手段】この発明は、基板の表面
に形成したＭＯＳ型トランジスタを覆って吸湿性のある
層間絶縁膜を形成して成る半導体装置において、前記ト
ランジスタのゲート電極層と前記層間絶縁膜との間に配
線層の一部を拡張して介在配置し、その拡張部分を水分
拡散防止膜として使用することを特徴とするものであ
る。
に形成したＭＯＳ型トランジスタを覆って吸湿性のある
層間絶縁膜を形成して成る半導体装置において、前記ト
ランジスタのゲート電極層と前記層間絶縁膜との間に配
線層の一部を拡張して介在配置し、その拡張部分を水分
拡散防止膜として使用することを特徴とするものであ
る。
【００１４】このような構成において、水分拡散防止膜
としては、配線層の拡張部分の代りに、配線層とは別の
配線材層を用いてもよい。
としては、配線層の拡張部分の代りに、配線層とは別の
配線材層を用いてもよい。
【００１５】
【作用】この発明の構成によれば、水分拡散防止膜とし
て用いられる配線層又は配線材層は、金属で構成される
のが通例であり、ＣＶＤ法等で形成される絶縁膜に比べ
て水分阻止性能が極めて良好である。従って、層間絶縁
膜からゲート電極層への水分拡散を十分に阻止できる。
て用いられる配線層又は配線材層は、金属で構成される
のが通例であり、ＣＶＤ法等で形成される絶縁膜に比べ
て水分阻止性能が極めて良好である。従って、層間絶縁
膜からゲート電極層への水分拡散を十分に阻止できる。
【００１６】また、水分拡散防止膜としての配線層拡張
部分又は配線材層は、配線層形成工程を流用することで
簡単に形成可能である。
部分又は配線材層は、配線層形成工程を流用することで
簡単に形成可能である。
【００１７】
【実施例】図１，２は、この発明の一実施例に係るＭＯ
Ｓ型ＬＳＩの一部を示すもので、図１は、図２のＡ−
Ａ’断面に相当する。
Ｓ型ＬＳＩの一部を示すもので、図１は、図２のＡ−
Ａ’断面に相当する。
【００１８】例えばシリコンからなる半導体基板１０の
表面には、図１０，１１に関して前述したと同様にして
フィールド絶縁膜１２、ゲート絶縁膜ＯＸ、低不純物濃
度のＮ型のソース領域ＬＳ及びドレイン領域ＬＤ、ゲー
ト電極層Ｇ１、サイドスペーサＳＰ、高不純物濃度のＮ
+ 型のソース領域Ｌ１及びドレイン領域Ｄ１等を形成す
る。
表面には、図１０，１１に関して前述したと同様にして
フィールド絶縁膜１２、ゲート絶縁膜ＯＸ、低不純物濃
度のＮ型のソース領域ＬＳ及びドレイン領域ＬＤ、ゲー
ト電極層Ｇ１、サイドスペーサＳＰ、高不純物濃度のＮ
+ 型のソース領域Ｌ１及びドレイン領域Ｄ１等を形成す
る。
【００１９】ゲート電極層Ｇ２は、電極層Ｇ１の形成工
程を流用して形成し、電極層Ｇ２に関する低不純物濃度
のソース及びドレイン領域、サイドスペーサ、高不純物
濃度のソース及びドレイン領域等も電極層Ｇ１の対応す
る形成工程をそれぞれ流用して形成する。ドレイン領域
Ｄ１は、電極層Ｇ１をゲートとするトランジスタのドレ
インとして作用すると共に、電極層Ｇ２をゲートとする
トランジスタのソースとしても作用する。ドレイン領域
Ｄ２は、電極層Ｇ２をゲートとするトランジスタのドレ
インとして作用する。
程を流用して形成し、電極層Ｇ２に関する低不純物濃度
のソース及びドレイン領域、サイドスペーサ、高不純物
濃度のソース及びドレイン領域等も電極層Ｇ１の対応す
る形成工程をそれぞれ流用して形成する。ドレイン領域
Ｄ１は、電極層Ｇ１をゲートとするトランジスタのドレ
インとして作用すると共に、電極層Ｇ２をゲートとする
トランジスタのソースとしても作用する。ドレイン領域
Ｄ２は、電極層Ｇ２をゲートとするトランジスタのドレ
インとして作用する。
【００２０】次に、基板上面には、トランジスタを覆っ
て絶縁膜１４を形成する。絶縁膜１４としては、７５０
ｎｍの厚さのＢＰＳＧ（ボロン・リン・ケイ酸ガラス）
膜をＣＶＤ法等により形成することができる。
て絶縁膜１４を形成する。絶縁膜１４としては、７５０
ｎｍの厚さのＢＰＳＧ（ボロン・リン・ケイ酸ガラス）
膜をＣＶＤ法等により形成することができる。
【００２１】ソースコンタクトＳＣ、ドレインコンタク
トＤＣ、ゲートコンタクトＧＣ1 ，ＧＣ2 等にそれぞれ
対応する接続孔を絶縁膜１４に形成した後、基板上面に
Ａｌ合金等の配線材層を被着してパターニングすること
により１層目の配線層１６，１７等を形成する。この場
合、図２と図１１を対比すれば明らかなように接地用の
配線層１６の一部をゲート電極層Ｇ１，Ｇ２を覆うよう
にドレイン側の配線層１７の近傍まで拡張して形成す
る。配線層１６の拡張部分は、水分拡散防止膜として使
用される。なお、ゲート配線層の図示は省略した。
トＤＣ、ゲートコンタクトＧＣ1 ，ＧＣ2 等にそれぞれ
対応する接続孔を絶縁膜１４に形成した後、基板上面に
Ａｌ合金等の配線材層を被着してパターニングすること
により１層目の配線層１６，１７等を形成する。この場
合、図２と図１１を対比すれば明らかなように接地用の
配線層１６の一部をゲート電極層Ｇ１，Ｇ２を覆うよう
にドレイン側の配線層１７の近傍まで拡張して形成す
る。配線層１６の拡張部分は、水分拡散防止膜として使
用される。なお、ゲート配線層の図示は省略した。
【００２２】次に、絶縁膜１４の上に配線層１６，１７
等を覆って層間絶縁膜１８を形成する。絶縁膜１８は、
一例として、テトラ・エトキシ・シラン（ＴＥＯＳ）を
用いるプラズマＣＶＤ法により５００ｎｍの厚さのシリ
コンオキサイド膜２０を形成した後、その上に回転塗布
法により５００ｎｍの厚さのＳＯＧ膜２２を平坦状に形
成し、さらにその上にＴＥＯＳを用いるプラズマＣＶＤ
法により５００ｎｍの厚さのシリコンオキサイド膜２４
を形成することにより形成することができる。
等を覆って層間絶縁膜１８を形成する。絶縁膜１８は、
一例として、テトラ・エトキシ・シラン（ＴＥＯＳ）を
用いるプラズマＣＶＤ法により５００ｎｍの厚さのシリ
コンオキサイド膜２０を形成した後、その上に回転塗布
法により５００ｎｍの厚さのＳＯＧ膜２２を平坦状に形
成し、さらにその上にＴＥＯＳを用いるプラズマＣＶＤ
法により５００ｎｍの厚さのシリコンオキサイド膜２４
を形成することにより形成することができる。
【００２３】この後、絶縁膜１８の上にＡｌ合金等の配
線材層を被着してパターニングすることにより２層目の
配線層２６を形成する。そして、絶縁膜１８の上に配線
層２６を覆って保護膜２８を形成する。保護膜２８とし
ては、プラズマＣＶＤ法により１０００ｎｍの厚さのシ
リコンナイトライド膜を形成することができる。
線材層を被着してパターニングすることにより２層目の
配線層２６を形成する。そして、絶縁膜１８の上に配線
層２６を覆って保護膜２８を形成する。保護膜２８とし
ては、プラズマＣＶＤ法により１０００ｎｍの厚さのシ
リコンナイトライド膜を形成することができる。
【００２４】図１，２に示した構成によれば、吸湿性が
あり水分の多いＳＯＧ膜２２を含む層間絶縁膜１８から
ゲート電極層Ｇ１，Ｇ２に向けて水分が拡散しようとす
る。しかし、このような水分拡散は、配線層１６の拡張
部分からなる水分拡散防止膜により阻止される。従っ
て、ホットキャリアに起因するトランジスタ特性の変動
を抑制することができる。
あり水分の多いＳＯＧ膜２２を含む層間絶縁膜１８から
ゲート電極層Ｇ１，Ｇ２に向けて水分が拡散しようとす
る。しかし、このような水分拡散は、配線層１６の拡張
部分からなる水分拡散防止膜により阻止される。従っ
て、ホットキャリアに起因するトランジスタ特性の変動
を抑制することができる。
【００２５】図３〜５は、配線配置の他の例を示すもの
で、図２と同様の部分には同様の符号を付して詳細な説
明を省略する。
で、図２と同様の部分には同様の符号を付して詳細な説
明を省略する。
【００２６】図３の例は、ドレイン側の配線層１７の一
部をゲート電極層Ｇ１，Ｇ２を覆うように接地用の配線
層１６の近傍まで拡張して形成し、その拡張部分を水分
拡散防止膜として使用するようにしたものである。この
場合、配線層１７は、４つのコンタクトＤＣを介してド
レイン領域Ｄ２に接続される。
部をゲート電極層Ｇ１，Ｇ２を覆うように接地用の配線
層１６の近傍まで拡張して形成し、その拡張部分を水分
拡散防止膜として使用するようにしたものである。この
場合、配線層１７は、４つのコンタクトＤＣを介してド
レイン領域Ｄ２に接続される。
【００２７】図４の例は、配線層１６，１７とは別の配
線材層１９をゲート電極層Ｇ１，Ｇ２を覆うように形成
し、、配線材層１９を水分拡散防止膜として使用するよ
うにしたものである。この場合、配線材層１９が電極層
Ｇ１，Ｇ２を効果的に覆うようにするため、配線層１６
の一部及び配線層１７の一部をアクティブ領域配置孔１
２Ａの外にずらして形成してある。
線材層１９をゲート電極層Ｇ１，Ｇ２を覆うように形成
し、、配線材層１９を水分拡散防止膜として使用するよ
うにしたものである。この場合、配線材層１９が電極層
Ｇ１，Ｇ２を効果的に覆うようにするため、配線層１６
の一部及び配線層１７の一部をアクティブ領域配置孔１
２Ａの外にずらして形成してある。
【００２８】図５の例は、配線層１６及び１７の間に配
線材層１９を形成し、水分拡散防止膜として使用するよ
うにしたものである。この場合、配線層１６，１７を図
４に示すように部分的にずらして形成できないので、配
線層１６，１７をそのままとし、その間に配線材層１９
を配置したものであり、図４の場合に比べて被覆面積が
若干減るが、所望の水分拡散防止効果が得られる。
線材層１９を形成し、水分拡散防止膜として使用するよ
うにしたものである。この場合、配線層１６，１７を図
４に示すように部分的にずらして形成できないので、配
線層１６，１７をそのままとし、その間に配線材層１９
を配置したものであり、図４の場合に比べて被覆面積が
若干減るが、所望の水分拡散防止効果が得られる。
【００２９】図４又は図５の構成を得る場合、配線材層
１９は、１層目の配線形成工程を流用することで簡単に
形成することができる。すなわち、パターニングの際に
配線層１６及び１７の間に配線材層１９を残存させるよ
うにすればよい。
１９は、１層目の配線形成工程を流用することで簡単に
形成することができる。すなわち、パターニングの際に
配線層１６及び１７の間に配線材層１９を残存させるよ
うにすればよい。
【００３０】図６は、この発明の他の実施例に係るＭＯ
Ｓ型ＬＳＩの一部を示すもので、この例では、３層配線
のうちの２層目にこの発明を適用したものである。図６
において、図１と同様の部分には同様の符号を付して詳
細な説明を省略する。
Ｓ型ＬＳＩの一部を示すもので、この例では、３層配線
のうちの２層目にこの発明を適用したものである。図６
において、図１と同様の部分には同様の符号を付して詳
細な説明を省略する。
【００３１】図６の構成において、絶縁膜１４を形成す
るまでの工程は、図１に関して前述したものと同様であ
る。絶縁膜１４にソースコンタクト及びドレインコンタ
クトに対応する接続孔を形成した後、基板上面に配線材
層を被着してパターニングすることにより配線層１６
Ｓ，１６Ｄを形成する。配線層１６Ｓ及び１６Ｄは、ソ
ース領域Ｓ１及びドレイン領域Ｄ１にそれぞれ接続され
るものである。
るまでの工程は、図１に関して前述したものと同様であ
る。絶縁膜１４にソースコンタクト及びドレインコンタ
クトに対応する接続孔を形成した後、基板上面に配線材
層を被着してパターニングすることにより配線層１６
Ｓ，１６Ｄを形成する。配線層１６Ｓ及び１６Ｄは、ソ
ース領域Ｓ１及びドレイン領域Ｄ１にそれぞれ接続され
るものである。
【００３２】次に、絶縁膜１４の上に配線層１６Ｓ，１
６Ｄを覆って層間絶縁膜３０を形成する。そして、絶縁
膜３０の上に配線層１６Ｓ，１６Ｄを覆って水分拡散防
止膜としての配線材層３２を形成する。配線材層３２
は、配線層に連続したもの又は配線層から分離したもの
のいずれでもよく、２層目の配線形成工程を流用して簡
単に形成することができる。
６Ｄを覆って層間絶縁膜３０を形成する。そして、絶縁
膜３０の上に配線層１６Ｓ，１６Ｄを覆って水分拡散防
止膜としての配線材層３２を形成する。配線材層３２
は、配線層に連続したもの又は配線層から分離したもの
のいずれでもよく、２層目の配線形成工程を流用して簡
単に形成することができる。
【００３３】次に、絶縁膜３０の上に配線材層３２を覆
って層間絶縁膜３４を形成する。絶縁膜３４は、図１に
示したシリコンオキサイド膜２０、ＳＯＧ膜２２及びシ
リコンオキサイド膜２４にそれぞれ相当するシリコンオ
キサイド膜３６、ＳＯＧ膜３８及びシリコンオキサイド
膜４０を順次に積層したものである。
って層間絶縁膜３４を形成する。絶縁膜３４は、図１に
示したシリコンオキサイド膜２０、ＳＯＧ膜２２及びシ
リコンオキサイド膜２４にそれぞれ相当するシリコンオ
キサイド膜３６、ＳＯＧ膜３８及びシリコンオキサイド
膜４０を順次に積層したものである。
【００３４】この後、絶縁膜３４の上に３層目の配線層
４２を形成する。そして、絶縁膜３４の上に配線層４２
を覆ってシリコンナイトライド等の保護膜４４を形成す
る。
４２を形成する。そして、絶縁膜３４の上に配線層４２
を覆ってシリコンナイトライド等の保護膜４４を形成す
る。
【００３５】この発明に係る水分拡散防止構造の有効性
を確認するため、図７，８に示すような試料を用いてホ
ットキャリア耐性劣化の比較試験が行なわれた。図７，
８において、図１又は１０と同様の部分には同様の符号
を付して詳細な説明を省略する。
を確認するため、図７，８に示すような試料を用いてホ
ットキャリア耐性劣化の比較試験が行なわれた。図７，
８において、図１又は１０と同様の部分には同様の符号
を付して詳細な説明を省略する。
【００３６】図７の試料は、従来技術に相当するもの
で、図１０の構成において電極層Ｇ１をゲートとするト
ランジスタのみとし、ソース領域Ｓ１及びドレイン領域
Ｄ１にそれぞれ配線層１６Ｓ及び１６Ｄを接続したもの
である。また、図８の試料は、この発明に係るもので、
図１の構成において電極層Ｇ１をゲートとするトランジ
スタのみとし、ソース領域Ｓ１及びドレイン領域Ｄ１に
それぞれ配線層１６Ｓ及び１６Ｄを接続し、水分拡散防
止膜としては図５に示した配置の配線材層１９を用いた
ものである。図７又は８のいずれの試料も、図１に関し
て前述した製造工程により製作されたものである。
で、図１０の構成において電極層Ｇ１をゲートとするト
ランジスタのみとし、ソース領域Ｓ１及びドレイン領域
Ｄ１にそれぞれ配線層１６Ｓ及び１６Ｄを接続したもの
である。また、図８の試料は、この発明に係るもので、
図１の構成において電極層Ｇ１をゲートとするトランジ
スタのみとし、ソース領域Ｓ１及びドレイン領域Ｄ１に
それぞれ配線層１６Ｓ及び１６Ｄを接続し、水分拡散防
止膜としては図５に示した配置の配線材層１９を用いた
ものである。図７又は８のいずれの試料も、図１に関し
て前述した製造工程により製作されたものである。
【００３７】図９は、ホットキャリア耐性劣化の比較試
験の結果を示すもので、横軸は、ストレス印加時間［ｓ
ｅｃ］を示し、縦軸は、ドレイン−ソース間電流の初期
値からの劣化率ΔＩds［％］を示す。ストレス印加は、
ドレイン−ソース間電圧Ｖds＝７．２［Ｖ］、ゲート−
ソース間電圧Ｖgs＝３［Ｖ］とした。線Ｌ１が、図７の
従来技術相当の試料の測定結果を示し、線Ｌ２が、図８
のこの発明の試料の測定結果を示す。
験の結果を示すもので、横軸は、ストレス印加時間［ｓ
ｅｃ］を示し、縦軸は、ドレイン−ソース間電流の初期
値からの劣化率ΔＩds［％］を示す。ストレス印加は、
ドレイン−ソース間電圧Ｖds＝７．２［Ｖ］、ゲート−
ソース間電圧Ｖgs＝３［Ｖ］とした。線Ｌ１が、図７の
従来技術相当の試料の測定結果を示し、線Ｌ２が、図８
のこの発明の試料の測定結果を示す。
【００３８】図９の試験結果によれば、ドレイン−ソー
ス間電流Ｉdsが１０％劣化する時間は、図７の試料の場
合は１．５×１０3 ［ｓｅｃ］であり、図８の試料の場
合は１．０×１０4 ［ｓｅｃ］である。両者の間には、
ホットキャリア耐性で約１桁の差があり、この発明のも
のではホットキャリア耐性の劣化が大幅に抑制される。
ス間電流Ｉdsが１０％劣化する時間は、図７の試料の場
合は１．５×１０3 ［ｓｅｃ］であり、図８の試料の場
合は１．０×１０4 ［ｓｅｃ］である。両者の間には、
ホットキャリア耐性で約１桁の差があり、この発明のも
のではホットキャリア耐性の劣化が大幅に抑制される。
【００３９】ＭＯＳ型ＬＳＩ等においてこの発明を実施
する場合、半導体チップ上のすべてのトランジスタにつ
いて水分拡散防止膜を設けると、チップサイズの増大を
招くことがある。そこで、回路シミュレーション等によ
りホットキャリアが発生しやすい（Ｖgs≒Ｖds／２とな
るタイミングが多い）トランジスタを抽出し、そのトラ
ンジスタについてのみ水分拡散防止膜を設けるようにし
てもよい。このようにすれば、チップサイズの増大を抑
制することができる。
する場合、半導体チップ上のすべてのトランジスタにつ
いて水分拡散防止膜を設けると、チップサイズの増大を
招くことがある。そこで、回路シミュレーション等によ
りホットキャリアが発生しやすい（Ｖgs≒Ｖds／２とな
るタイミングが多い）トランジスタを抽出し、そのトラ
ンジスタについてのみ水分拡散防止膜を設けるようにし
てもよい。このようにすれば、チップサイズの増大を抑
制することができる。
【００４０】
【発明の効果】以上のように、この発明によれば、配線
層の拡張部分又は配線層とは別の配線材層を水分拡散防
止膜として用いるようにしたので、十分な水分拡散防止
効果が得られる。従って、ホットキャリアに基づくトラ
ンジスタ特性の変動を抑制することができ、高信頼のＭ
ＯＳ型ＬＳＩを実現可能となる効果が得られる。
層の拡張部分又は配線層とは別の配線材層を水分拡散防
止膜として用いるようにしたので、十分な水分拡散防止
効果が得られる。従って、ホットキャリアに基づくトラ
ンジスタ特性の変動を抑制することができ、高信頼のＭ
ＯＳ型ＬＳＩを実現可能となる効果が得られる。
【００４１】その上、配線層形成工程を流用して水分拡
散防止膜を形成するようにしたので、工程数を増加させ
なくて済む利点もある。
散防止膜を形成するようにしたので、工程数を増加させ
なくて済む利点もある。
【図１】 この発明の一実施例に係る半導体装置を示す
基板断面図である。
基板断面図である。
【図２】 図１の装置における配線配置の第１の例を示
す上面図である。
す上面図である。
【図３】 配線配置の第２の例を示す上面図である。
【図４】 配線配置の第３の例を示す上面図である。
【図５】 配線配置の第４の例を示す上面図である。
【図６】 この発明の他の実施例に係る半導体装置を示
す基板断面図である。
す基板断面図である。
【図７】 ホットキャリア耐性劣化の比較試験に用いら
れる従来技術相当の試料を示す基板断面図である。
れる従来技術相当の試料を示す基板断面図である。
【図８】 ホットキャリア耐性劣化の比較試験に用いら
れるこの発明の試料を示す基板断面図である。
れるこの発明の試料を示す基板断面図である。
【図９】 従来及びこの発明の試料についてホットキャ
リア耐性劣化の比較試験の結果を示すグラフである。
リア耐性劣化の比較試験の結果を示すグラフである。
【図１０】 従来の半導体装置の一例を示す基板断面図
である。
である。
【図１１】 図１０の装置における配線配置を示す上面
図である。
図である。
１０：半導体基板、１２，１４，１８，３０，３４：絶
縁膜、１６，１６Ｓ，１６Ｄ，１７，２６，４２：配線
層、１９，３２：配線材層、２８，４４：保護膜、Ｇ
１，Ｇ２：ゲート電極層。
縁膜、１６，１６Ｓ，１６Ｄ，１７，２６，４２：配線
層、１９，３２：配線材層、２８，４４：保護膜、Ｇ
１，Ｇ２：ゲート電極層。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06 29/78 Ｈ０１Ｌ 29/78 ３０１ Ｎ
Claims (3)
- 【請求項１】 基板の表面に形成したＭＯＳ型トランジ
スタを覆って吸湿性のある層間絶縁膜を形成して成る半
導体装置であって、 前記トランジスタのゲート電極層と前記層間絶縁膜との
間に配線層の一部を拡張して介在配置し、その拡張部分
を水分拡散防止膜として使用することを特徴とする半導
体装置。 - 【請求項２】 基板の表面に形成したＭＯＳ型トランジ
スタを覆って吸湿性のある層間絶縁膜を形成して成る半
導体装置であって、 前記トランジスタのゲート電極層と前記層間絶縁膜との
間に配線層とは別の配線材層を介在配置し、該配線材層
を水分拡散防止膜として用いることを特徴とする半導体
装置。 - 【請求項３】基板の表面にＭＯＳ型トランジスタを形成
する工程と、 前記トランジスタを覆って絶縁膜を形成する工程と、 前記絶縁膜の上に配線材層を被着してパターニングする
ことにより配線層を形成する工程と、 前記絶縁膜の上に前記配線層を覆って吸湿性のある層間
絶縁膜を形成する工程とを含む半導体装置の製法であっ
て、 前記配線層の形成工程では、前記配線材層の被着及びパ
ターニング処理を流用して前記トランジスタのゲート電
極を覆う形状に前記配線材層の一部を残存させ、その残
存部を水分拡散防止膜として使用することを特徴とする
半導体装置の製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6247154A JPH0888276A (ja) | 1994-09-14 | 1994-09-14 | 半導体装置とその製法 |
| US08/526,603 US5786625A (en) | 1994-09-14 | 1995-09-11 | Moisture resistant semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6247154A JPH0888276A (ja) | 1994-09-14 | 1994-09-14 | 半導体装置とその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888276A true JPH0888276A (ja) | 1996-04-02 |
Family
ID=17159246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6247154A Pending JPH0888276A (ja) | 1994-09-14 | 1994-09-14 | 半導体装置とその製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5786625A (ja) |
| JP (1) | JPH0888276A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3094909B2 (ja) * | 1996-04-19 | 2000-10-03 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6034420A (en) * | 1997-12-18 | 2000-03-07 | Advanced Micro Devices, Inc. | Electromigration resistant patterned metal layer gap filled with HSQ |
| JP2002353307A (ja) * | 2001-05-25 | 2002-12-06 | Toshiba Corp | 半導体装置 |
| JP4746332B2 (ja) * | 2005-03-10 | 2011-08-10 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3642597A (en) * | 1970-03-20 | 1972-02-15 | Gen Electric | Semiconductor passivating process |
| US4040874A (en) * | 1975-08-04 | 1977-08-09 | General Electric Company | Semiconductor element having a polymeric protective coating and glass coating overlay |
| US4017340A (en) * | 1975-08-04 | 1977-04-12 | General Electric Company | Semiconductor element having a polymeric protective coating and glass coating overlay |
| US4161743A (en) * | 1977-03-28 | 1979-07-17 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat |
| US5229311A (en) * | 1989-03-22 | 1993-07-20 | Intel Corporation | Method of reducing hot-electron degradation in semiconductor devices |
| CA2056456C (en) * | 1991-08-14 | 2001-05-08 | Luc Ouellet | High performance passivation for semiconductor devices |
| JPH05335780A (ja) * | 1992-05-29 | 1993-12-17 | Sony Corp | プリント配線板 |
| US5508540A (en) * | 1993-02-19 | 1996-04-16 | Hitachi, Ltd. | Semiconductor integrated circuit device and process of manufacturing the same |
-
1994
- 1994-09-14 JP JP6247154A patent/JPH0888276A/ja active Pending
-
1995
- 1995-09-11 US US08/526,603 patent/US5786625A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5786625A (en) | 1998-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538280B2 (en) | Trenched semiconductor device and method of fabricating the same | |
| US5618749A (en) | Method of forming a semiconductor device having a capacitor and a resistor | |
| JP2934325B2 (ja) | 半導体装置およびその製造方法 | |
| US20020079492A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7585733B2 (en) | Method of manufacturing semiconductor device having multiple gate insulation films | |
| JPH0888276A (ja) | 半導体装置とその製法 | |
| US6245620B1 (en) | Method for foaming MOS transistor having bi-layered spacer | |
| JPH03129775A (ja) | 半導体装置およびその製造方法 | |
| JPH0778996A (ja) | 表示素子基板用半導体装置の製造方法 | |
| US7407880B2 (en) | Semiconductor device and manufacturing process therefore | |
| JPH0669207A (ja) | 半導体装置 | |
| KR100611743B1 (ko) | 멀티플 게이트 박막 트랜지스터 | |
| JPH07254705A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US20030209763A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2701828B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02201932A (ja) | 高耐圧ｍｏｓ電界効果トランジスタ | |
| JPH06268167A (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| JPH07221300A (ja) | 半導体装置の製造方法 | |
| JPH05102484A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH02207536A (ja) | 半導体装置 | |
| JPH0529337A (ja) | 半導体装置 | |
| JPH05267332A (ja) | 半導体装置の製造方法 | |
| JPH08204189A (ja) | 半導体装置の製造方法 | |
| JPS6058674A (ja) | Ｍｏｓ型トランジスタ | |
| JPS59184566A (ja) | 絶縁ゲ−ト型電界効果トランジスタ |