CN102386089B

CN102386089B - 制备半导体器件结构的方法

Info

Publication number: CN102386089B
Application number: CN 201010275079
Authority: CN
Inventors: 胡华勇
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-09-03
Filing date: 2010-09-03
Publication date: 2013-06-12
Anticipated expiration: 2030-09-03
Also published as: CN102386089A

Abstract

本发明公开了一种制备半导体器件结构的方法，其包括：提供具有栅极结构和栅极间隔区的前端器件层结构，该结构的表面形成有刻蚀阻挡层；在刻蚀阻挡层的表面形成聚合物涂层，依次采用第一干法刻蚀和第二干法刻蚀对前端器件层结构进行刻蚀，以获得半导体器件结构，其中第二干法刻蚀的速率小于第一干法刻蚀的速率，且刻蚀方向均垂直于前端器件层结构的表面。上述方法可以有效地控制半导体器件结构中栅极结构的侧壁上的刻蚀阻挡层的厚度，避免了现有技术中的层间介质层出现空洞的现象。

Description

制备半导体器件结构的方法

技术领域

本发明涉及半导体制造工艺，特别涉及一种制备半导体器件结构的方法。

背景技术

在半导体器件微型化、高密度化、高速化、高可靠化和系统集成化等需求的推动下，半导体器件结构的最小特征尺寸已经进入32纳米及其以下节点的时代。随着器件尺寸的减小，层间介质层(pre-metal dielectric，PMD)的无空隙填充成为业界关注的焦点之一。例如，当半导体器件结构的最小特征尺寸进入65纳米的节点时，在进行互补金属氧化物半导体(CMOS)接触孔的制作步骤时，首先需要对栅极侧壁之间的刻蚀阻挡层进行刻蚀，接着进行层间介质层的填充，然后形成接触孔。如图1所示，在形成互连层的工艺线后段(back end ofline，BEOL)开始时，通常需要在工艺线前段(front end ofline，FEOL)形成的CMOS器件与互连层中的最下层118之间沉积介质层120，该介质层120称为层间介质层(PMD层)120。在介质层120中通孔并填充金属材料形成接触孔116，使CMOS器件的栅极114通过接触孔116连接至互连层118中的金属连接线119(源极、漏极也相应连接)。

首先提供半导体衬底110，在衬底110中形成NMOS区域和PMOS区域。然后在衬底110表面形成NMOS区域的栅极112和PMOS区域的栅极114。然后在栅极112和114的两侧形成轻掺杂。接下来在衬底110和栅极表面形成侧壁115(栅极112的侧壁和栅极114的侧壁之间的区域定义为栅极间隔区)，随后在栅极112和栅极114的两侧的衬底中进行重掺杂，形成源极117和漏极111。接着沉积自对准阻挡层并刻蚀栅极112和栅极114、源极117和漏极111表面的自对准阻挡层，经退火后在栅极112和栅极114、源极117和漏极111表面形成金属硅化物113，然后形成刻蚀阻挡层121，并刻蚀所述刻蚀阻挡层121。接着，利用等离子增强化学气相沉积(HDP-CVD)在刻蚀后的刻蚀阻挡层121的上方形成PMD层120，并对PMD层120进行平坦化。实际工艺中要求填充于上述结构表面的PMD层120中没有空洞，故PMD层120的填充效果会影响后续接触孔116的形成质量。随着半导体器件结构的制造工艺进入65nm以下的工艺节点，所述栅极112和栅极114之间的空间距离变得非常狭小，在这种情况下，难以使栅极112和栅极114之间(即栅极间隔区)PMD层的填充达到理想的填充效果。这主要是因为，在填充PMD层之前，首先要在狭小的空间中对刻蚀阻挡层121进行刻蚀，以使其形成理想的形状，从而为填充PMD层提供良好的场所。然而这种刻蚀并不容易。

现有技术中对刻蚀阻挡层121的刻蚀主要是采用无掩膜的干法刻蚀方式实施。即采用无掩膜的干法刻蚀对栅极112和栅极114顶部的刻蚀阻挡层121进行部分刻蚀，以及对栅极112和栅极114的侧壁之间的刻蚀阻挡层121进行部分刻蚀，去除栅极114和栅极112顶部的部分刻蚀阻挡层121、栅极112和栅极114的侧壁上的部分刻蚀阻挡层121与栅极间隔区中的部分刻蚀阻挡层121，使得栅极114和栅极112顶部的刻蚀阻挡层121的厚度、栅极112和栅极114的侧壁上的刻蚀阻挡层121的厚度、以及栅极间隔区的刻蚀阻挡层121的厚度符合后续的工艺要求。

然而，据发现，采用无掩膜的干法刻蚀不能对栅极间隔区中的刻蚀阻挡层进行有效刻蚀，常常导致栅极112和栅极114的侧壁上的刻蚀阻挡层121的厚度不符合实际的工艺要求。或者，为了较好地刻蚀栅极112和栅极114的侧壁上的刻蚀阻挡层，却导致栅极间隔区中底部的刻蚀阻挡层可能被完全刻蚀。进一步地，刻蚀上述刻蚀阻挡层121的过程中，还可能出现刻蚀后的栅极侧壁的形貌陡直。若采用上述刻蚀后的具有刻蚀阻挡层的半导体器件结构进行后续的PMD层120的填充，会导致填充后的PMD层120具有较多的空洞，如图2所示，其中，201为空洞。此外，由于上述半导体器件结构中刻蚀阻挡层在栅极结构的侧壁与栅极间隔区的底部形成的角度较小，会导致该夹角区域无法均匀填充PMD层。更严重的是，即使改变沉积PMD层120的工艺条件，也无法避免上述空洞现象。

因此，需要一种制备半导体器件结构的方法，以便解决上述空洞现象，提高半导体器件结构整体性能，提高良品率。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提出了一种制备半导体器件结构的方法，该方法包括：

提供具有两个或两个以上栅极结构的前端器件层结构，所述栅极结构中相邻栅极结构之间的区域为栅极间隔区，且所述前端器件层结构的表面形成有刻蚀阻挡层；

在所述刻蚀阻挡层的表面形成聚合物涂层，

采用第一干法刻蚀对所述前端器件层结构进行刻蚀，以去除所述聚合物涂层的位于所述栅极结构之上的部分，并将所述刻蚀阻挡层的位于所述栅极结构之上的部分的厚度减至第一目标值，该第一目标值为100埃至500埃；以及

在所述栅极间隔区中采用第二干法刻蚀对所述聚合物涂层和所述刻蚀阻挡层进行刻蚀，以去除剩余的所述聚合物涂层，并使所述刻蚀阻挡层在所述栅极结构的侧壁与所述栅极间隔区的底部形成的角度a大于等于110度，以获得所述半导体器件结构；

其中，所述第一干法刻蚀和所述第二干法刻蚀的方向均垂直于所述前端器件层结构的表面，且所述第二干法刻蚀的速率小于所述第一干法刻蚀的速率。

进一步地，上述方法还包括湿清洗步骤，其用于将所述半导体器件结构上残余的所述聚合物涂层完全去除。

进一步地，所述聚合物涂层的厚度为1000埃至5000埃。

进一步地，所述聚合物涂层的材料为聚砜、聚脲、聚脲砜、聚丙烯酸酯或聚乙烯基吡啶。

进一步地，所述第一干法刻蚀中所使用的气体为包含氧气的刻蚀气体。

进一步地，所述第二干法刻蚀中所使用的气体为包含碳氟化合物和氧气的刻蚀气体。

进一步地，所述碳氟化合物与氧气之间的体积比为1∶1至1∶10。

进一步地，所述刻蚀阻挡层的材料为SiN或SiON。

进一步地，在所述半导体器件结构中，所述刻蚀阻挡层位于所述栅极结构的侧壁的部分的厚度为第二目标值，所述刻蚀阻挡层位于所述栅极间隔区的部分的厚度为第三目标值，所述第一目标值小于所述第二目标值和所述第三目标值，而且所述第三目标值与所述第一目标值的差值小于300埃，所述第二目标值与所述第一目标值的差值小于300埃，且所述第二目标值为200埃至600埃。

进一步地，在所述前端器件层结构中，所述相邻栅极结构之间的最小距离小于等于180纳米。

根据本发明的另一方面，本发明还提供一种制备半导体器件的方法，所述方法包括采用如上述本发明中的任一方法获取所述半导体器件结构的步骤，以及在所述半导体器件结构的刻蚀阻挡层的表面填充层间介质层的步骤。

本发明中制备半导体器件结构的方法，可以有效地控制半导体器件结构中栅极结构的侧壁上的刻蚀阻挡层的厚度，使其符合实际的工艺要求，同时可以使栅极间隔区底部的刻蚀阻挡层的厚度也能够满足工艺要求。进一步地，本发明的方法还可以增大半导体器件结构中所述栅极结构的侧壁与栅极间隔区底部的刻蚀阻挡层部分之间的夹角，由此可以在半导体器件结构表面填充PMD层时避免出现空洞，进而能够提高最后获取的半导体器件结构的整体性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1是传统的制作有PMD层的半导体器件结构的剖面示意图；

图2是采用传统方法制备的半导体器件结构的SEM图；

图3A至3D是根据本发明实施例中的方法制备半导体器件结构的过程中所形成的器件结构的剖面图；

图4是根据本发明实施例的方法的制备半导体器件结构的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤。本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明提供一种制备半导体器件结构307的方法，该方法用于将具有刻蚀阻挡层的前端器件层结构300刻蚀形成半导体器件结构307，该半导体器件结构307具有第一目标值d₁厚度的刻蚀阻挡层的栅极结构、具有第二目标值d₂厚度的刻蚀阻挡层的栅极结构的侧壁和具有第三目标值d₃厚度的刻蚀阻挡层的栅极间隔区，参照图3A至图3D所示，所述第一目标值d₁为100埃至500埃。为方便描述，在图3A至图3D中将各个结构简化了，如下将第一栅极结构303的侧壁和第二栅极结构304的侧壁之间的区域称为栅极间隔区306，即浅沟槽隔离、源极区、漏极区等均简化包含在栅极间隔区306区域内。

参照图3A所示，首先提供具有两个或两个以上栅极结构的前端器件层结构300，该栅极结构中相邻栅极结构之间的区域为栅极间隔区306。前端器件层结构300表面形成有刻蚀阻挡层302。其中，刻蚀阻挡层302的材料可以选择氮化硅、SiON或含碳的氮化硅，其厚度可以为1000埃左右。本实施例中，以具有两个栅极结构的前端器件层结构300为例进行说明(图中第一栅极结构303和第二栅极结构304分别包含有各自对应的侧壁301)，如图3A所示的第一栅极结构303和第二栅极结构304的表面，第一栅极结构303和第二栅极结构304的侧壁301的表面、以及栅极间隔区306的表面均覆盖有刻蚀阻挡层302。

接着，参照图3B所示，在刻蚀阻挡层302的表面形成聚合物涂层305，优选采用可以旋涂的有机光阻材料或有机填孔材料旋涂于所述刻蚀阻挡层302的表面，以及对旋涂有聚合物涂层305的前端器件层结构300进行烘烤，使该聚合物涂层305在前端器件层结构300的表面稳定，进而获得具有聚合物涂层305的器件结构。聚合物涂层305的厚度可以选择1000埃至5000埃。优选地，该聚合物涂层305的材料使用具有一定的粘流性的可溶解的非金属掺杂聚合物，例如聚合物涂层305的材料可以是聚砜、聚脲、聚脲砜、聚丙烯酸酯或聚乙烯基吡啶。本实施例中优选使用上述的聚丙烯酸酯类及其衍生物。进一步地，在65纳米节点的工艺下，聚合物涂层305厚度可以在1000埃至2000埃之间，在其它节点的工艺下，其聚合物涂层305厚度可以根据栅极结构的纵向高度与栅极间隔区横向宽度之间的比值进行选择。

参照图3C所示，采用第一干法刻蚀对上述的具有聚合物涂层305的器件结构进行刻蚀，以去除聚合物涂层305的位于所述第一栅极结构303、第二栅极结构304之上的部分，并将刻蚀阻挡层302的位于所述第一栅极结构303、第二栅极结构304之上的部分的厚度减至第一目标值d₁。优选地，该第一干法刻蚀的方向可以是垂直于所述前端器件层结构的表面。另外，第一目标值d₁的范围可以是100埃至500埃。对于图3B所示的结构执行第一干法刻蚀步骤之后，栅极间隔区306上方保留有刻蚀阻挡层302和至少部分的聚合物涂层305(如图3C所示的阴影部分)，或者可能出现只保留有部分的刻蚀阻挡层302。在实际工艺中(以65纳米节点为例)，栅极间隔区306中剩余部分(如图3C所示的阴影部分)的厚度大约为1100埃至2500埃。在其它节点的工艺下，栅极间隔区306中剩余部分的厚度可以根据栅极结构的纵向高度与栅极间隔区的横向宽度之间的比值确定。在本实施例中，该第一干法刻蚀采用的刻蚀气体中可以包含氧气，或选用其它可同时去除刻蚀阻挡层和聚合物涂层的刻蚀气体。

然后，参照图3D所示，采用第二干法刻蚀对栅极间隔区306中的聚合物涂层305和刻蚀阻挡层302进行刻蚀，以去除图3C所示结构的栅极间隔区306中剩余部分的聚合物涂层305，并进一步刻蚀栅极间隔区306中剩余部分的刻蚀阻挡层302，使其在所述第一栅极结构303、第二栅极结构304的侧壁与所述栅极间隔区306的底部形成的角度a分别大于等于110度，以获得所述半导体器件结构307。其中，该第二干法刻蚀的方向与第一干法刻蚀的方向相同，即可以选用垂直于所述前端器件层结构的表面的方向进行第二干法刻蚀的步骤，以及本实施例中的第二干法刻蚀的速率优选小于第一干法刻蚀的速率，例如，采用离子轰击式的干法刻蚀时，可以通过调整电压来改变离子轰击式干法刻蚀的速率，该处第一干法刻蚀的速率和第二干法刻蚀的速率依据实际的工艺选择。上述第二干法刻蚀的刻蚀气体可以选用包含CxFy(碳氟化合物)和氧气的刻蚀气体，其中，CxFy和氧气的体积比优选在1∶1至1∶10之内。进一步地，第二干法刻蚀的刻蚀气体还可以选用CxFy、氧气和氦气等混合的刻蚀气体。

另外，在半导体器件结构307中，刻蚀阻挡层302位于所述栅极结构的侧壁301部分的厚度可为第二目标值d₂，刻蚀阻挡层302的位于所述栅极间隔区306部分的厚度可为第三目标值d₃。在实际工艺中，第一目标值d₁小于第二目标值d₂和第三目标值d₃，而且第三目标值d₃与第一目标值d₁的差值小于300埃，以及第二目标值d₂与第一目标值d₁的差值小于300埃。优选地，所述第一目标值d₁的范围可以为100埃至500埃，所述第二目标值d₂的范围可以在200埃至600埃之间。在65纳米节点的工艺下，获取的半导体器件结构307的栅极间隔区上刻蚀阻挡层的第二目标值d₂优选为250埃至320埃。优选地，在图3C所示的结构进行第二干法刻蚀步骤之后得到的半导体器件结构307(如图3D所示)中，第一栅极结构303的侧壁301、栅极间隔区306和第二栅极结构304的侧壁301形成类似于倒梯形的结构，且该倒梯形结构的两个底角均为钝角。具体地说，栅极间隔区306中的刻蚀阻挡层部分与第一栅极结构303的侧壁的刻蚀阻挡层部分的夹角a大于等于110度、栅极间隔区306中的刻蚀阻挡层部分与第二栅极结构306的侧壁的刻蚀阻挡层部分的夹角a大于等于110度(如图3D所示的夹角a的范围是大于等于110度)。在图3D示意图中，倒梯形的结构的两个底角(即夹角a)是相同的，但是在实际的工艺中，上述两个夹角(倒梯形结构的两个底角)可以不同，该两个夹角只要符合大于等于110度，方便后续的PMD层的填充即可。因而，上述方法制备的半导体器件结构307可以保证在其表面填充PMD层时不会出现空洞现象，即可使PMD层均匀且无空洞的填充于半导体器件结构307的表面特别是栅极间隔区306。在其它节点的工艺下，栅极间隔区306中刻蚀阻挡层部分的厚度依据实际工艺确定。

需要说明的是，上述方法主要是应用于栅极间隔区306中的最小距离小于等于180纳米的前端器件结构(即第一栅极结构303和第二栅极结构304之间的最小距离小于等于180纳米)，优选应用于前端器件结构的栅极间隔区306中的最小距离可为125纳米。

进一步地，若上述半导体器件结构的表面还残余有聚合物涂层305，可以采用湿清洗对半导体器件结构307上残余的聚合物涂层305进行全面清洗，以完全去除半导体器件结构307表面的聚合物涂层305。该处湿清洗的溶液依据聚合物涂层305的材料选择，其不同的聚合物涂层305的材料选用的不同的湿清洗溶液。本实施例中优选使用聚合物涂层305的材料为聚丙烯酸酯类及其衍生物时，所述湿清洗的溶液可以为SPM(双氧水和硫酸)、SC1(氨水和双氧水)的混合溶液。

通过上述刻蚀方法获取得半导体器件结构307中栅极结构的侧壁上的刻蚀阻挡层的厚度能够符合实际的工艺要求，同时使得栅极间隔区底部的刻蚀阻挡层的厚度也能够满足工艺要求，且使栅极间隔区中的刻蚀阻挡层部分与栅极结构的侧壁上的刻蚀阻挡层(栅极侧壁结构底部)的夹角(如图3D所示的夹角a)较大，由此防止了现有技术中的栅极结构的侧壁过于陡直的缺陷，进而使填充于半导体器件结构307的PMD层不会出现现有技术中提及的空洞现象。

此外，本发明还可以在上述半导体器件结构307的表面形成PMD层，以获得填充有PMD层的半导体器件。具体地，该PMD层可以通过HDP-CVD的方法形成，或者通过HARP-CVD的方法形成，其PMD层的材料可以为氧化物或正硅酸乙酯。所述半导体器件中的PMD层无空洞，由此提高了半导体器件的整体性能。例如，制备半导体器件可以采用的方法如下：

在所述刻蚀阻挡层的表面形成聚合物涂层，

以及在所述半导体器件结构的所述刻蚀阻挡层表面填充层间介质层；

参考图4所示，图4示出了本发明实施例的方法制备半导体器件结构的流程图，其包括：

步骤401：提供具有两个或两个以上栅极结构的前端器件层结构，所述栅极结构中相邻栅极结构之间的区域为栅极间隔区，且所述前端器件层结构的表面形成有刻蚀阻挡层；

步骤402：在所述刻蚀阻挡层表面形成聚合物涂层，

步骤403：采用第一干法刻蚀对所述前端器件层结构进行刻蚀，以去除所述聚合物涂层的位于所述栅极结构之上的部分，并将所述刻蚀阻挡层的位于所述栅极结构之上的部分的厚度减至第一目标值，该第一目标值为100埃至500埃；

步骤404：在所述栅极间隔区中采用第二干法刻蚀对所述聚合物涂层和所述刻蚀阻挡层进行刻蚀，以去除剩余的所述聚合物涂层，并使所述刻蚀阻挡层在所述栅极结构的侧壁与所述栅极间隔区的底部形成的角度a大于等于110度，以获得所述半导体器件结构；其中，所述第一干法刻蚀和所述第二干法刻蚀的方向均是垂直于所述前端器件层结构的表面，且所述第二干法刻蚀的速率小于所述第一干法刻蚀的速率。

根据如上所述的实施例获得的半导体器件结构可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)、射频器件或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种制备半导体器件结构的方法，包括：

在所述刻蚀阻挡层的表面形成聚合物涂层；

2.如权利要求1所述的方法，其特征在于，所述方法还包括湿清洗步骤，所述湿清洗步骤用于将所述半导体器件结构上残余的所述聚合物涂层完全去除。

3.如权利要求1所述的方法，其特征在于，所述聚合物涂层的厚度为1000埃至5000埃。

4.如权利要求3所述的方法，其特征在于，所述聚合物涂层的材料为聚砜、聚脲、聚脲砜、聚丙烯酸酯或聚乙烯基吡啶。

5.如权利要求1所述的方法，其特征在于，所述第一干法刻蚀中所使用的气体为包含氧气的刻蚀气体。

6.如权利要求1所述的方法，其特征在于，所述第二干法刻蚀中所使用的气体为包含碳氟化合物和氧气的刻蚀气体。

7.如权利要求6所述的方法，其特征在于，所述碳氟化合物与氧气之间的体积比为1：1至1：10。

8.如权利要求1所述的方法，其特征在于，所述刻蚀阻挡层的材料为SiN或SiON。

9.如权利要求1所述的方法，其特征在于，在所述半导体器件结构中，所述刻蚀阻挡层位于所述栅极结构的侧壁的部分的厚度为第二目标值，所述刻蚀阻挡层位于所述栅极间隔区的部分的厚度为第三目标值，所述第一目标值小于所述第二目标值和所述第三目标值，而且所述第三目标值与所述第一目标值的差值小于300埃，所述第二目标值与所述第一目标值的差值小于300埃。

10.如权利要求9所述的方法，其特征在于，所述第二目标值为200埃至600埃。

11.如权利要求1所述的方法，其特征在于，在所述前端器件层结构中，所述相邻栅极结构之间的最小距离小于等于180纳米。

12.一种制备半导体器件的方法，其特征在于，所述方法包括采用如权利要求1至11中任一项所述的方法获取所述半导体器件结构的步骤，以及在所述半导体器件结构的所述刻蚀阻挡层的表面填充层间介质层的步骤。