CN1168134C - 自行对准位线接触窗与节点接触窗制造方法 - Google Patents
自行对准位线接触窗与节点接触窗制造方法 Download PDFInfo
- Publication number
- CN1168134C CN1168134C CNB001314483A CN00131448A CN1168134C CN 1168134 C CN1168134 C CN 1168134C CN B001314483 A CNB001314483 A CN B001314483A CN 00131448 A CN00131448 A CN 00131448A CN 1168134 C CN1168134 C CN 1168134C
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- substrate
- window
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 43
- 230000002093 peripheral effect Effects 0.000 claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 42
- 230000004888 barrier function Effects 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229940090044 injection Drugs 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
一种自行对准位线接触窗与节点接触窗制造方法，其主要特征如下：其一，将周边MOS之间隙壁蚀刻步骤移至其本身的源极/漏极区离子注入步骤之前，而共用同一光致抗蚀剂层为掩模。其二，同时形成自行对准位线(节点)接触窗开口与周边MOS栅极上方的周边栅极接触窗开口。其三，将存储单元MOS之间隙壁蚀刻步骤移至自行对准位线(节点)接触窗开口形成之后，并同时蚀穿位于周边MOS栅极上方，且被周边栅极接触窗开口暴露出来的帽盖层。
Description
技术领域
本发明涉及一种存储器(Memory)的制造方法，且特别是涉及一种自行对准(Self-aligned)位准接触窗(Bit line Contact)与节点接触窗(Node Contact)的制造方法。
背景技术
在现行的半导体制造方法中，自行对准接触窗(Self-aligned Contact；SAC)制造方法常用来增加接触窗的对准裕度(Alignment Margin)。自行对准接触窗制造方法的步骤如下：首先，形成上方有一帽盖层(Cap Layer)的金属氧化物半导体(MOS)栅极(Gate)，然后于栅极与帽盖层的侧壁(Sidewalls)形成间隙壁(Spacer)。接下来于基底上沉积一介电层(Dielectric Layer)，再进行一光刻腐蚀制造方法(Lithography & Etching Process)，以于栅极两侧的介电层中蚀出宽度大于栅极间距的自行对准接触窗开口，以确保此金氧半导体的源极/漏极区(S/D)能暴露出来。在此蚀刻过程中，由于栅极上方与侧边有帽盖层与间隙壁保护，所以栅极不会暴露出来。这种自行对准接触窗制造方法的重点即是：因为自行对准接触窗开口的宽度很大，所以即使在定位有明显误差的情形下，后续形成的接触窗也能够接触到源极/漏极区，亦即表示此自行对准接触窗制造方法的对准裕度较大。
在存储器的制造方法中，存储单元的金氧半导体中的源极/漏极区上方所需形成的自行对准接触窗分别是“自行对准位线接触窗(Self-alignedBit-line Contact)”与“自行对准节点接触窗(Self-aligned Node Contact)”。此外，存储器中某些周边金氧半导体(Periphery MOS)的栅极上方，尚须形成电连接此栅极的周边栅极接触窗(Periphery Gate Contact)，以控制这些周边MOS的开关。现有存储器的自行对准接触窗与周边栅极接触窗的制造方法略述如下。
发明内容
请参照图1A，首先提供基底100，此基底100上已形成有存储单元MOS 120与周边MOS有源区110，其中周边MOS有源区110上已形成有栅介电层122、栅介电层122上方的周边MOS栅极130a、周边MOS栅极130a上方的氮化硅材质的帽盖层133a，以及周边MOS栅极130a两侧的基底100中的低掺杂漏极(LDD)150。存储单元MOS 120中包含栅介电层122、栅介电层122上方的存储单元MOS栅极130b、存储单元MOS栅极130b上方的氮化硅材质的帽盖层133b，以及存储单元MOS栅极130b两侧的基底100中的存储单元源极/漏极区154，而以隔离层102作隔离。接着于基底100上依序形成共形的衬氧化层142与氮化硅层(未显示)，其中衬氧化层142的功用为降低氮化硅层的应力。接着各向异性地蚀刻此氮化硅层，以于周边MOS栅极130a与帽盖层133a的侧壁形成间隙壁143a，同时于存储单元MOS栅极130b与帽盖层133b的侧壁形成间隙壁143b。此处须特别说明的是，在本说明书中仅以一个周边MOS 110有源区的处理过程来代表周边电路中的NMOS有源区与PMOS有源区的处理过程，以使其描述还为简洁。
请参照图1B，接着进行两次光刻制作工艺(分别针对周边电路中的MMOS有源区与PMOS有源区)，以于存储单元MOS 120上覆盖光致抗蚀剂层158。因为本说明书中仅以一个周边MOS 110有源区来代表周边电路中的NMOS有源区与PMOS有源区，故此光致抗蚀剂层158代表两次光刻制作工艺所形成的两个光致抗蚀剂层中，位于存储单元MOS 120上方的部分。然后以光致抗蚀剂层158、帽盖层133a与间隙壁143a为掩模，注入离子159，以于间隙壁143a两侧的基底100中形成周边源极/漏极区160，而完成了周边MOS 110a。因为本说明书中仅以一个周边MOS 110有源区来代表周边电路中的NMOS有源区与PMOS有源区，所以此处的间隙壁143a蚀刻与离子159注入步骤亦代表每一次光刻制作工艺后，对周边NMOS有源区(PMOS有源区)所进行的间隙壁蚀刻与离子注入步骤。
请参照图1C，接着于基底100上覆盖氧化硅层170，再进行第三光刻制作工艺与一腐蚀制作工艺，以于氧化硅层170中形成自行对准位线接触窗开口175、自行对准节点接触窗开口176与周边栅极接触窗开口177，并顺便除去暴露出的衬氧化层142。此自行对准位线接触窗开口175与自行对准节点接触窗开口176暴露出存储单元源极/漏极区154，且其宽度大于存储单元MOS栅极130b的间距；周边栅极接触窗开口177则暴露出周边MOS110a的帽盖层133a。
请参照图1D，接着进行第四光刻制作工艺，以在存储单元MOS 120上覆盖光致抗蚀剂层180，藉此保护存储单元MOS 120的帽盖层133b与间隙壁143b。然后进行一氮化硅蚀刻步骤，以蚀穿周边MOS栅极130a上方的帽盖层133a，而暴露出此周边MOS栅极130a，使得周边MOS栅极130a能与后续将形成的接触窗连接。
由上述内容与图示可知，在现有的存储器自行对准接触窗与周边栅极接触窗制造方法中，当存储单元源极/漏极区154与周边MOS 110a的低掺杂漏极(LDD)150形成之后，直到完成各接触窗开口(175，176，& 177)为止，总共需要四次光刻制作工艺，其中(1)形成周边源极/漏极区160时需要两次；(2)形成周边栅极接触窗开口177与自行对准位线(节点)接触窗开口175(176)时需要一次；(3)蚀穿周边MOS 110a的帽盖层133a时亦需要一次。由于光刻制作工艺的步骤很多，所以现有的制造方法较为麻烦。再者，由于在蚀刻形成自行对准位线(节点)接触窗开口175(176)时，氮化硅材质的帽盖层133b也会损失不少，所以帽盖层133b必须具有相当的厚度，而常常造成应力(Stress)过大的问题。
本发明的目的是提出一种自行对准位线接触窗与节点接触窗制造方法，其仅需三次光刻制作工艺即可形成周边MOS源极/漏极区、周边栅极接触窗开口与自行对准位线(节点)接触窗开口，并蚀穿周边MOS栅极上方的帽盖层。
为实现上述目的，本发明的一种自行对准位线接触窗与节点接触窗制造方法的步骤如下：首先提供一基底，此基底上已形成有一周边MOS有源区与一存储单元MOS，其中周边MOS有源区上已形成有第一栅极与其上方的第一帽盖层，且存储单元MOS中包含第二栅极、第二栅极上方的第二帽盖层，及第二栅极两侧基底中的存储单元源极/漏极区。
续上段，接着于基底上形成共形的一绝缘层，此绝缘层与第一帽盖层及第二帽盖层的材质相同。然后于存储单元MOS上覆盖一光致抗蚀剂层，再以此光致抗蚀剂层为掩模，各向异性地蚀刻周边MOS有源区上方的绝缘层，以于第一栅极与第一帽盖层的侧壁形成第一间隙壁。接下来以此光致抗蚀剂层、第一间隙壁与第一帽盖层为掩模进行离子注入步骤，以在第一间隙壁两侧的基底中形成一周边源极/漏极区，而完成一周边MOS。接着去除光致抗蚀剂层，再于基底上沉积一介电层，然后于第二栅极两侧的介电层中形成一自行对准位线接触窗开口与一自行对准节点接触窗开口，而暴露出部分的绝缘层；同时于第一栅极上方的介电层中形成一周边栅极接触窗开口，而暴露出第一帽盖层。最后各向异性地蚀刻自行对准位线接触窗开口与自行对准节点接触窗开口中的绝缘层，以于第二栅极与第二帽盖层的侧壁形成第二间隙壁；同时蚀穿周边栅极接触窗开口中的第一帽盖层，而暴露出第一栅极。
在上述本发明中，介电层的材质例如为氧化硅，且此制造方法还可包括在于基底上形成绝缘层之前，先于基底上形成共形的一衬氧化层的步骤，并在第二间隙壁形成之后，接着蚀去暴露出的衬氧化层。另外，上述的周边MOS有源区已形成者还包括一低掺杂漏极(LDD)，其系位于第一栅极两侧的基底中。此外，上述的周边栅极接触窗开口例如为一周边位线接触窗开口(Periphery Bit-line Contact)。
如上所述，在本发明的自行对准位线接触窗与节点接触窗制造方法中，将存储单元MOS的间隙壁蚀刻步骤延后，而与周边MOS的帽盖层蚀穿步骤合并，所以不必使用第四次光刻制作工艺来保护存储单元MOS的区域，也就是说所需的光刻制作工艺次数可减为三次。再者，由于本发明在蚀刻形成自行对准位线(节点)接触窗时，存储单元MOS的栅极上方除了有第一帽盖层保护之外，第一帽盖层上方尚有绝缘层可作为保护，所以此第一帽盖层所需的厚度可以减少，而得以减少应力。本发明还有一特殊之处，就是周边MOS之间隙壁蚀刻与其本身的源极/漏极区离子注入步骤共用同一光致抗蚀剂层为掩模，并不会增加光刻制作工艺的次数。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。
附图说明
图1A-1D所绘示为现有自行对准位线接触窗与节点接触窗制造方法的流程剖面图；以及
图2A-2D所绘示为本发明优选实施例的自行对准位线接触窗与节点接触窗制造方法的流程剖面图。
附图的标号说明：
100、200：基底
102、202：隔离层(Isolation)
110、210：周边MOS有源区(Periphery MOS Active Region)
110a、210a：周边MOS
120、220：存储单元(Memory Cell)MOS
122、222：栅介电层(Gate Dielectric)
130a、230a：周边MOS栅极
130b、230b：存储单元MOS栅极
133a、133b、233a、233b：帽盖层(Cap Layer)
142、242：衬氧化层(Liner Oxide)
143a、143b、243a、243b：间隙壁(Spacer)
150、250：低掺杂漏极(LDD)
154、254：存储单元源极/漏极区
158、180、258、280：光致抗蚀剂层(Photoresist Layer)
159、259：离子(Ion)
160、260：周边源极/漏极区
170、270：氧化硅层、介电层(Dielectric Layer)
15、275：自行对准位线接触窗开口(Self-aligned Bit-line Contact
Opening)
176、276：自行对准节点接触窗开口(Self-aligned Node Contact Opening)
177、277：周边栅极接触窗开口(Periphery Gate Contact Opening)
具体实施方式
请参照图2A，首先提供基底200，此基底200上已形成有周边MOS有源区210与存储单元MOS 220，其中周边MOS有源区210上已形成有栅介电层222、栅介电层222上方的周边MOS栅极230a、周边MOS栅极230a上方的帽盖层233a，及周边MOS栅极230a两侧的基底200中的低掺杂漏极(LDD)250。存储单元MOS 220包含栅介电层222、栅介电层222上方的存储单元MOS栅极230b、存储单元MOS栅极230b上方的帽盖层233b，及存储单元MOS栅极230b两侧的基底200中的存储单元源极/漏极区254。此处须特别说明的是，本说明书中仅以一个周边MOS有源区210的处理过程来代表周边电路中的NMOS有源区与PMOS有源区的处理过程，以使其描述更为简洁。
请继续参照图2A，接着依序于基底200上形成共形的衬氧化层242与绝缘层243，其中绝缘层243作为间隙壁的前身，且衬氧化层242用来减低绝缘层243的应力。此绝缘层243与帽盖层233a(b)的材质相同，且三者皆例如为一氮化硅层，而氮化硅材质的绝缘层243的厚度介于500到1000之间。
请参照图2B，接下来进行两次光刻制作工艺(分别针对NMOS有源区与PMOS有源区)，以于存储单元MOS 220上覆盖光致抗蚀剂层258。由于本说明书中仅以一个周边MOS有源区210来代表周边电路中的NMOS有源区与PMOS有源区，所以此光致抗蚀剂层258代表两次光刻制作工艺所形成的两个光致抗蚀剂层中，位于存储单元MOS 220上方的部分。接着以光致抗蚀剂层258为掩模，各向异性地蚀刻周边MOS有源区210上方的绝缘层243，以于周边MOS栅极230a与帽盖层233a的侧壁形成间隙壁243a。然后以光致抗蚀剂层258、帽盖层233a与间隙壁243a为掩模进行离子注入，以于间隙壁243a两侧的基底200中形成周边源极/漏极区260，而完成周边MOS 210a。由于本说明书中仅以一个周边MOS有源区210来代表周边电路中的NMOS有源区与PMOS有源区，所以此处间隙壁243a蚀刻与离子259注入步骤亦代表每一次光刻制作工艺后，对周边NMOS有源区(PMOS有源区)所进行的间隙壁蚀刻与离子注入步骤。
请参照图2C，接着于基底200上沉积介电层270，其材质例如为氧化硅，再进行第三次光刻制作工艺，以于介电导270上形成图案化的光致抗蚀剂层280。接着以光致抗蚀剂层280为掩模蚀刻介电层270，以于存储单元MOS栅极230b两侧的介电层270中形成“自行对准位线接触窗开口275”与“自行对准节点接触窗开口276”，而暴露出部分的绝缘层243。同时，于周边MOS栅极230a上方的介电层270中形成周边栅极接触窗开口277，而共露出帽盖层233a，此周边栅极接触窗开口277例如为一周边位线接触窗开口(Periphery Bit-line Contact)。
请参照图2D，接着以光致抗蚀剂层280为掩模，各向异性地蚀刻自行对准位线接触窗开口275与自行对准节点接触窗开口276中的绝缘层243，以于存储单元MOS栅极230b与帽盖层233b的侧壁形成间隙壁243b；同时蚀穿周边栅极接触窗开口277中的帽盖层233a，而暴露出周边MOS栅极230a，以供稍后将形成的栅极接触窗连接。然后进行一氧化硅蚀刻步骤，蚀去暴露出的衬氧化层242，而暴露出存储单元源极/漏极区254，以供稍后将形成的位线接触窗与节点接触窗连接。
如上所述，在本发明优选实施例的自行对准位线接触窗与节点接触窗制造方法中，将存储单元MOS 220的间隙壁243b的蚀刻步骤延后，而与周边MOS 210a的帽盖层233a的蚀穿步骤合并(图2D)。因此，使用本发明时不必如现有技术那样需要进行第四次光刻制作工艺来保护存储单元MOS120的帽盖层133b与间隙壁143b(图1D)，也就是说，本发明优选实施例所需的光刻制作工艺次数可减为三次。再者，请参照图2C，由于本发明优选实施例在蚀刻形成自行对准位线(节点)接触窗275(276)时，存储单元MOS栅极230b上方除了有帽盖层233b保护之外，帽盖层233b上方尚有绝缘层243可作为保护，故所需的帽盖层233b的厚度可以减少，而得以减少应力。本发明还有一特殊之处，就是周边MOS 210a的间隙壁243a蚀刻与周边源极/漏极区260离子注入共用同一光致抗蚀剂层258为掩模(图2B)，并不会增加光刻制作工艺的次数。
虽然本发明已结合一优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出各种更动与润饰，因此本发明的保护范围应当以后附的权利要求的界定为准。
Claims (14)
1.一种自行对准位线接触窗与节点接触窗制造方法，包括下列步骤：
提供一基底，该基底上已形成有一周边MOS有源区与一存储单元MOS，其中该周边MOS有源区上已形成有第一栅极与该第一栅极上方的一第一帽盖层，且该存储单元MOS包含一第二栅极、位于该第二栅极上方的一第二帽盖层，及位于该第二栅极两侧的该基底中的一存储单元源极/漏极区；
于该基底上形成共形的一绝缘层，该绝缘层、该第一帽盖层与该第二帽盖层的材质都相同；
于该存储单元MOS上覆盖一光致抗蚀剂层；
以该光致抗蚀剂层为掩模，各向异性地蚀刻该周边MOS有源区上方的该绝缘层，以于该第一栅极与该第一帽盖层的侧壁形成一第一间隙壁；
以该光致抗蚀剂层、该第一帽盖层与该第一间隙壁为掩模进行离子注入步骤，以于该第一间隙壁两侧的该基底中形成一周边源极/漏极区，而完成一周边MOS；
去除该光致抗蚀剂层；
于该基底上沉积一介电层；
在该第二栅极两侧的该介电层中形成一自行对准位线接触窗开口与一自行对准节点接触窗开口，而暴露出部分的该绝缘层，同时在该第一栅极上方的该介电层中形成一周边栅极接触窗开口，而暴露出该第一帽盖层；以及
各向异性地蚀刻该自行对准位线接触窗开口与该自行对准节点接触窗开口中的该绝缘层，以在该第二栅极与该第二帽盖层的侧壁形成一第二间隙壁，同时蚀穿暴露于该周边栅极接触窗开口中的该第一帽盖层，而暴露出该第一栅极。
2.如权利要求1所述的自行对准位线接触窗与节点接触窗制造方法，该制造方法还包括在于该基底上形成该绝缘层之前，先于该基底上形成共形的一衬氧化层的步骤，并在该第二间隙壁形成之后，接着蚀去暴露出的该衬氧化层。
3.如权利要求1所述的自行对准位线接触窗与节点接触窗制造方法，其中该绝缘层为一氮化硅层。
4.如权利要求3所述的自行对准位线接触窗与节点接触窗制造方法，其中该氮化硅层的厚度介于500到1000之间。
5.如权利要求1所述的自行对准位线接触窗与节点接触窗制造方法，其中该介电层的材质为氧化硅。
6.如权利要求1所述的自行对准位线接触窗与节点接触窗制造方法，其中该周边MOS有源区上已形成者还包括一低掺杂漏极(LDD)，其位于该第一栅极两侧的该基底中。
7.如权利要求1所述的自行对准位线接触窗与节点接触窗制造方法，该周边栅极接触窗开口为一周边位线接触窗开口。
8.一种接触窗制造方法，包括下列步骤：
提供一基底，该基底上已形成有一周边区域及一存储单元区域，其中，该周边区域形成一第一栅极与该第一栅极上方的一第一帽盖层，且该存储单元区域形成一存储单元晶体管，该晶体管包含一第二栅极与位于该第二栅极上方的第二帽盖层；
形成共形的一绝缘层于该基底上，该绝缘层、该第一帽盖层与该第二帽盖层的材质皆相同；
覆盖一光致抗蚀剂层于该存储单元区域上；
以该光致抗蚀剂层为掩模，形成一周边晶体管，其中该周边晶体管包括一栅极、侧壁的一第一间隙壁与一对周边源极/漏极区于该第一间隙壁两侧的该基底中；
去除该光致抗蚀剂层；
于该基底上沉积一介电层；
于该第二栅极两侧的该介电层中分别形成一接触窗开口，而暴露出部分的该绝缘层，同时在该第一栅极上方的该介电层中形成一周边接触窗开口，而暴露出第一帽盖层；以及
除去该接触窗开口中的部分该绝缘层，以形成于该第二栅极与该第二帽盖层的侧壁一第二间隙壁，同时蚀穿暴露于该周边栅极接触窗开口中的该第一帽盖层，而暴露出该第一栅极。
9.如权利要求8所述的接触窗制造方法，该制造方法还包括在形成该绝缘层于该基底上之前，先于该基底上形成共形的一衬氧化层的步骤，并在该第二间隙壁形成之后，接着蚀去暴露出的该衬氧化层。
10.如权利要求8所述的接触窗制造方法，其中该绝缘层为一氮化硅层。
11.如权利要求10所述的接触窗制造方法，其中该氮化硅层的厚度介于500到1000之间。
12.如权利要求8所述的接触窗制造方法，其中该介电层的材质为氧化硅。
13.如权利要求8所述的接触窗制造方法，其中该周边区域上已形成者还包括一低掺杂漏极(LDD)，其位于该第一栅极两侧的该基底中。
14.如权利要求8所述的接触窗制造方法，该周边栅极接触窗开口为一周边位线接触窗开口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001314483A CN1168134C (zh) | 2000-10-16 | 2000-10-16 | 自行对准位线接触窗与节点接触窗制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001314483A CN1168134C (zh) | 2000-10-16 | 2000-10-16 | 自行对准位线接触窗与节点接触窗制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1349255A CN1349255A (zh) | 2002-05-15 |
| CN1168134C true CN1168134C (zh) | 2004-09-22 |
Family
ID=4594673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001314483A Expired - Lifetime CN1168134C (zh) | 2000-10-16 | 2000-10-16 | 自行对准位线接触窗与节点接触窗制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1168134C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136455A (zh) * | 2010-01-27 | 2011-07-27 | 中芯国际集成电路制造(上海)有限公司 | 制作互补型金属氧化物半导体器件的方法 |
| US11930633B2 (en) | 2020-09-29 | 2024-03-12 | Changxin Memory Technologies, Inc. | Semiconductor device and method for preparing semiconductor device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1303651C (zh) * | 2003-07-16 | 2007-03-07 | 旺宏电子股份有限公司 | 自对准接触窗形成方法 |
| CN100421218C (zh) * | 2005-04-18 | 2008-09-24 | 力晶半导体股份有限公司 | 具有自行对准接触窗的半导体元件及其制造方法 |
| KR100812239B1 (ko) * | 2006-10-19 | 2008-03-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN101593753B (zh) * | 2008-05-30 | 2011-09-28 | 和舰科技(苏州)有限公司 | 非易失性存储器及其制造方法 |
-
2000
- 2000-10-16 CN CNB001314483A patent/CN1168134C/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136455A (zh) * | 2010-01-27 | 2011-07-27 | 中芯国际集成电路制造(上海)有限公司 | 制作互补型金属氧化物半导体器件的方法 |
| US11930633B2 (en) | 2020-09-29 | 2024-03-12 | Changxin Memory Technologies, Inc. | Semiconductor device and method for preparing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1349255A (zh) | 2002-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5998290A (en) | Method to protect gate stack material during source/drain reoxidation | |
| KR100487951B1 (ko) | 자기정렬 콘택홀을 갖는 반도체 장치및 그 제조방법 | |
| CN1168134C (zh) | 自行对准位线接触窗与节点接触窗制造方法 | |
| KR100308515B1 (ko) | 반도체장치의제조방법 | |
| US6440791B1 (en) | Self aligned bit-line contact opening and node contact opening fabrication process | |
| US20070241381A1 (en) | Methods for Fabricating Semiconductor Devices | |
| US6365449B1 (en) | Process for making a non-volatile memory cell with a polysilicon spacer defined select gate | |
| US7226838B2 (en) | Methods for fabricating a semiconductor device | |
| US6458659B1 (en) | Method of fabricating non-volatile memory devices integrated in a semiconductor substrate and organized into memory matrices | |
| KR100301244B1 (ko) | 플래쉬 메모리 소자 제조 방법 | |
| KR20000043890A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR20070001590A (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| KR100241519B1 (ko) | 반도체 소자의 제조방법 | |
| KR960014470B1 (ko) | 이피롬(eprom)의 제조방법 | |
| KR100456579B1 (ko) | 마스크 롬 장치 및 그 제조 방법 | |
| KR20000043901A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100314731B1 (ko) | 멀티비트플래쉬메모리장치의제조방법 | |
| KR100456581B1 (ko) | 플랫 셀 마스크 롬 장치의 제조 방법 | |
| KR20010061397A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100431816B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040111581A (ko) | 반도체 디바이스 제조 방법 | |
| KR20010108988A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100280800B1 (ko) | 반도체 소자의 접합 영역 형성 방법 | |
| KR940010519B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20040922 |
|
| CX01 | Expiry of patent term |