CN1815757A - 横向双扩散的mos晶体管及其制造方法 - Google Patents

横向双扩散的mos晶体管及其制造方法 Download PDF

Info

Publication number
CN1815757A
CN1815757A CNA200610005451XA CN200610005451A CN1815757A CN 1815757 A CN1815757 A CN 1815757A CN A200610005451X A CNA200610005451X A CN A200610005451XA CN 200610005451 A CN200610005451 A CN 200610005451A CN 1815757 A CN1815757 A CN 1815757A
Authority
CN
China
Prior art keywords
diffusion
mos transistor
lateral direction
region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610005451XA
Other languages
English (en)
Other versions
CN100472808C (zh
Inventor
泷本贵博
福岛稔彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1815757A publication Critical patent/CN1815757A/zh
Application granted granted Critical
Publication of CN100472808C publication Critical patent/CN100472808C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

横向双扩散MOS晶体管，包括设置在第二传导类型的半导体衬底上的第一传导类型的漂移区和形成在漂移区内的表面上的第二传导类型的体扩散区。MOS晶体管包括形成在该一个位置以使其经由绝缘膜而覆盖从体扩散区部分到位于扩散区外的漂移区的部分的栅极；MOS晶体管还包括分别形成在体扩散区顶部和漂移区顶部的第一传导类型的源极扩散区以及第一传导类型的漏极扩散区，它们分别对应于栅极的两侧。漏极扩散区包括具有源极扩散区峰值浓度的1/1000或更高浓度的深度扩散部分，且它被定位在比源极扩散区更深的位置上。

Description

横向双扩散的MOS晶体管及其制造方法
技术领域
本发明涉及一种横向双扩散的MOS晶体管及其制造方法。更具体地，本发明涉及一种具有高击穿电压和低通态电阻特性的横向双扩散的MOS晶体管及其制造方法。
背景技术
近年来，随着更多功能的电子设备的发展趋势，所采用的半导体装置也变得多样化，所面对的是更高击穿电压、更高的功率、更小的尺寸和更低的功耗的要求。实现更小的功耗则需要更低通态电阻的晶体管。
图6示出一种常见的横向双扩散的MOS晶体管的结构。该横向双扩散MOS晶体管在这个例子中是N沟道型MOS晶体管并包括用作形成在P型硅衬底101上的漂移区的低掺杂N阱扩散区102。用于形成沟道的P体扩散区103形成在低掺杂的N阱扩散区102中的表面上。栅极105被设置在一个位置上以使其经由栅极氧化物104而覆盖从P体扩散区103的部分到位于扩散区外的N阱扩散区102的部分。N+源极扩散区106和N+漏极扩散区107被分别形成在P体扩散区103的顶部和N阱扩散区102的顶部，它们分别对应于栅极105的两侧。恰好位于栅极105下并由N+源极扩散区106和N阱扩散区102夹在中间的P体扩散区103的区形成沟道。另外，P体扩散区103经由P+背栅扩散区108和未图示的互连线路短路于N+源极扩散区106，由此防止寄生NPN的作用。
要求横向双扩散MOS晶体管具有高击穿电压和低通态电阻。击穿电压取决于P体扩散区103和N+漏极扩散区107之间的水平距离(漂移区长度)并取决于N阱扩散区102的浓度。即，当增加漂移区的长度和减少N阱扩散区102的浓度时，击穿电压变得更高。然而，作为另一必要特性的低通态电阻需要较短的漂移区和较高的N阱扩散区102浓度。其结果，在击穿电压和通态电阻之间的关系是折衷关系。此外，对较小尺寸的要求使加长漂移区以增加击穿电压的选择变得不可接受。
作为比较，如图7所示的更普遍使用的DDD(双扩散漏极)结构以及图8所示的结构在JP H11-34-454A中被提出。要注意的是图7和图8对应于图6中的元件组成由图6中的标号分别加上100和200而表示图7和图8中的类似部分，如图7和图8所示的该结构各自具有N阱扩散区209、309(其浓度高于N阱扩散区202、302的浓度并低于N+漏极扩散区207、307的浓度)，它被设置成分别围绕N+漏极扩散区207、307。在这些结构中，由于在相对于漂移区之外的水平方向上的N+漏极扩散区207、307附近的浓度更高，事实上通态电阻略为低于图6的结构，但击穿电压仍旧变得较低。
发明内容
因此，本发明的目的在于提供一种横向双扩散的MOS晶体管，它具有高击穿电压和低通态电阻特性。
为了实现上述目的，这里提供一种横向双扩散MOS晶体管，包括：
设置在第二传导类型的半导体衬底上的第一传导类型的漂移区；
形成在漂移区内的表面上的第二传导类型的体扩散区；
形成在该一个位置以使其经由绝缘膜而覆盖从体扩散区部分到位于扩散区外的漂移区的部分的栅极；以及
分别形成在体扩散区顶部和漂移区顶部的第一传导类型的源极扩散区以及第一传导类型的漏极扩散区，它们分别对应于栅极的两侧，其中
漏极扩散区包括具有源极扩散区峰值浓度的1/1000或更高浓度的深度扩散部分，且它被定位在比源极扩散区更深的位置上。
这里，扩散区的“浓度”这个术语指界定扩散区的传导类型(N型或P型)的掺杂物的浓度。
扩散区的“峰值浓度”这个术语指当扩散区的浓度具有空间分布时所产生的最大浓度值。
在根据本发明的横向双扩散MOS晶体管中，漏极扩散区包括深度扩散部分，它的浓度等于源极扩散区峰值浓度的1/1000或超过这个值并位于比源极扩散区更深的位置上。结果，相比于现有技术的例子(图6)，在源极扩散区和漏极扩散区之间的电流路径在漏极扩散区工作侧从深度方向延伸，故降低了通态电阻。另一方面，对于其长度和浓度设置成基本上等于现有技术例子(图6)中的那些参数的漂移区可保持击穿电压防止变低。这样，这能实现具有高击穿电压和低通态电阻特性的横向双扩散MOS晶体管。
理想的是扩散区在由体扩散区的浓度分布以及相对于仅在栅极下的水平方向上的漏极扩散区的浓度分布(重度掺杂的浓度扩散)所夹在中间的区上具有恒定的浓度。
还有，第一传导类型漂移区不一定要直接形成在第二传导类型半导体衬底上，并可以形成在第一传导类型半导体层的表面上，例如外延层等。它形成在第二传导类型半导体衬底上。
因此，在一个实施例中，这里提供一种横向双漂移MOS晶体管，还包括：
设置在半导体衬底上并具有第一传导类型的特定浓度的半导体层，其中，
漂移区由半导体层或形成在半导体层并具有不同于特定浓度的浓度的区组成。
在这个实施例的横向双扩散MOS晶体管中，器件设计的自由度得以增加。
在一个实施例中，这里提供一种横向双扩散MOS晶体管，其中漏极扩散区的表面浓度是第一导电类型漂移区的表面浓度的10倍或更多。
在这个实施例的横向双扩散MOS晶体管中，由于漏极扩散区的表面浓度是第一导电类型漂移区的表面浓度的10倍或更多，可通过相当少的热处理实现限定漏极扩散区的掺杂物深度扩散。这样，可简单地形成漏极扩散区的深度扩散区。
在一个实施例中，这里提供一种横向双扩散MOS晶体管，其中
漏极扩散区由至少两个不同的扩散部分组成；以及
诸扩散部分的至少一个形成深度扩散部分。
在该实施例的横向双扩散MOS晶体管中，漏极扩散区由至少两个不同的扩散部分组成，可简单地形成深度扩散部分。
在一个实施例中，这里提供一种横向双扩散MOS晶体管，其中限定两个扩散部分的一个扩散部分的掺杂物是砷而限定另一扩散部分的另一种掺杂物是磷。
可简单地制造该实施例的横向双扩散MOS晶体管。一般来说，源极扩散是由砷(As)形成的并且扩散深度很浅。因此，一个扩散部分可与源极扩散同时形成，因此不会增加制造成本。另外，其中使用具有较大扩散系数的磷(P)的另一扩散部分可用较少的热处理而实现深度扩散。因此，深度扩散部分可由其它扩散部分简单地组成。作为其结果，可简单地制造该实施例的横向双扩散MOS晶体管。
在一个实施例中提供一种横向双扩散MOS晶体管，其中漏极扩散区的扩散深度等于体扩散区的扩散深度。
这里，术语扩散区的“扩散深度”指扩散区的传导类型从半导体层表面开始以深度方向连续的距离。
在该实施例的横向双扩散MOS晶体管中，由于漏极扩散区的扩散深度等于体扩散区的扩散深度，在源极扩散区和漏极扩散区之间的电流路径在漏极扩散区工作侧上以深度方向充分延伸，由此通态电阻减小。另外，由于漏极扩散区的扩散深度不比必要深度来得深，可省去掺杂物扩散的热处理。
在一个实施例中提供一种横向双扩散MOS晶体管，其中漏极扩散区的扩散深度在1μm-3μm的范围内。
在该实施例的横向双扩散MOS晶体管中，漏极扩散区的扩散深度，如果落在1μm-3μm的范围内，它等于普通体扩散区的深度。因此，在源极扩散区和漏极扩散区之间的电流路径在漏极扩散区侧上以深度方向充分延伸，由此减少了通态电阻。另外，由于漏极扩散区的扩散深度不比必要深度来得深，可省去掺杂物扩散的热处理。
在一个实施例中提供一种横向双扩散MOS晶体管，其中漏极扩散区的深度扩散部分的峰值浓度为1×1019cm-3或更多。
在该实施例的横向双扩散MOS晶体管中，由于深度扩散部分的峰值浓度为1×1019cm-3或更多，在源极扩散区和漏极扩散区之间的电流路径可靠地以深度方向充分地延伸，与现有技术例子(图6)比较，通态电阻减小。
在本发明中提供一种用于制造横向双扩散MOS晶体管的横向双扩散MOS晶体管制造方法，其中两个扩散部分中形成漏极扩散区的那个与源极扩散区同时形成。
在本发明的横向双扩散MOS晶体管制造方法中，两个扩散部分中界定漏极扩散区的那部分与源极扩散区同时形成。因此与彼此独立形成的情况相比，制造工序被简化。另外，当形成两个扩散部分之外的其它扩散部分以作为深度扩散部分，表面浓度上的限制被消除。因此，深度扩散部分的浓度控制较早进行。其结果就是能方便地制造横向双扩散MOS晶体管。
在本发明另一方面提供用于制造横向双扩散MOS晶体管的横向双扩散MOS晶体管制造方法，其中漏极扩散区的深度扩散部分是通过使用高能离子植入方法而实现的。
这里，术语“高能离子植入方法”指具有500keV或更多加速能时掺杂物的离子植入。
在本发明的横向双扩散MOS晶体管制造方法中，由于掺杂物通过高能离子植入方法而被深度植入，可省去对掺杂物扩散的热处理并能简单地形成漏极扩散区的深度扩散部分。由此提高生产量并增强生产力。另外，漏极扩散区的水平扩散被抑制。因此可简单地制造并获得横向双扩散MOS晶体管。
此外，理想的是高能在500keV-1.5MeV的范围内。
附图说明
通过此后给出的详细说明以及附图，能更透彻地理解本发明，其中附图仅通过例示而给出并且不作为本发明的限定，在附图中：
图1是表示本发明第一实施例的横向双扩散MOS晶体管的截面图；
图2是表示本发明第二实施例的横向双扩散MOS晶体管的截面图；
图3是表示本发明第三实施例的横向双扩散MOS晶体管的截面图；
图4是表示使用普通植入能量的图3的横向双扩散MOS晶体管沿线X-X的浓度曲线图；
图5是表示使用高植入能量的图3的横向双扩散MOS晶体管沿线X-X的浓度曲线图；
图6是表示根据现有技术的普通横向双扩散MOS晶体管的横截面图；
图7是表示根据现有技术的具有DDD结构的横向双扩散MOS晶体管的截面图；
图8是表示JP H11-340454A中提出的横向双扩散MOS晶体管的截面图。
具体实施方式
下面，将通过表示在附图中的诸实施例对本发明进行详细说明。
在后面的实施例中，假设第一传导类型是N型而第二传导类型是P型。
(第一实施例)
图1是作为本发明第一实施例的横向双扩散MOS晶体管的截面图，该横向双扩散MOS晶体管在该例中是N沟道型MOS晶体管并包括用作形成在P型衬底1上的漂移区的轻度掺杂N阱扩散区2。用于形成沟道的P型体扩散区3形成在轻度掺杂的N阱扩散区102内的表面上。栅极5设置在一个位置以使其经由作为绝缘薄膜的栅极氧化物4而覆盖从P体扩散区3的部分到位于扩散区外的N阱扩散区2的部分。N+源极扩散区6和N+漏极扩散区7被分别形成在P体扩散区3的顶部和N阱扩散区2的顶部，它们分别对应于栅极5的两侧。恰好位于栅极5下并由N+源极扩散区6和N阱扩散区2夹在中间的P体扩散区3的区形成沟道。另外，P体扩散区3经由P+背栅扩散区8和未图示的互连线路短路于N+源极扩散区6，由此防止寄生NPN的影响。为简化起见，其它互连线路，场薄膜和涂膜在说明中被省去。
如后面将要说明的那样，该横向双扩散MOS晶体管的特征是，漏极扩散区7包括浓度为源极扩散区6的峰值浓度的1/1000或超过的深度扩散部分7b并设置在比源极扩散区6的更深的位置处。
横向双扩散MOS晶体管以下列步骤制造。
首先，诸如N型掺杂物的磷被离子植入于P型<100>衬底1表面到大约1×1013原子/cm2的程度，此后在1200℃下进行400分钟的热处理(扩散)，通过它形成N型漂移区2。结果，作为P型掺杂物的硼被离子植入N型漂移区2表面到大约1×1013原子/cm2的程度，由此形成作为沟道的P型体扩散区3。
接着，在衬底表面上，形成厚度大约为30nm的氧化硅作为栅极氧化物4。结果，多晶硅被形成在栅极氧化物4上，而多晶硅予以图型化以作为栅极5。在这道工序中，栅极5被定位成在P型体扩散区上扩展至N阱扩散区2。在工作中，与栅极5重叠的P型体扩散区3的一部分形成沟道。
接着，作为N型掺杂物的磷自对准地离子植入到与P型体扩散区3对向的栅极5的一侧上的区内，并植入至大约6×1015原子/cm2的程度，此后在1000℃的温度下执行60分钟的退火，通过它形成漏极扩散区7。在该工序中，漏极扩散区7的深度被设置成大约1.5μm-2.0μm，它一般等于P型体扩散区3的深度，并将其表面浓度设置为大约2×1019cm3。
接着，作为N型掺杂物的磷与栅极自对准地被离子植入于P型体扩散区3的表面至大约4×1015原子/cm2的程度，由此形成源极扩散区6。在该工序中，源极扩散区6的深度被设置为大约为0.2μm而表面浓度大约为1×1020cm-3。
最后，为了形成P型体扩散区3的背栅，沿源极扩散区6形成P+背栅扩散区8，而源极扩散区6和P+背栅扩散区8由未图示的互连线路彼此形成短路。
如上所述，该横向双扩散MOS晶体管的特征是，漏极扩散区7包括深度扩散部分7b，它的浓度为源极扩散区6峰值浓度的1/1000或更多并定位于比源极扩散区6的更深位置。另一方面，漂移区被设置成长度(P体扩散区3和N+漏极扩散区7之间的水平距离)和浓度一般都等于现有技术离子(图6)中的参数。
在普通横向双扩散MOS晶体管的制造工序中，由于漏极扩散区和源极扩散区也被用作逻辑部件的MOS晶体管的源极/漏极扩散区，作为掺杂物的砷经常被用于通过离子植入而与那些区同时形成并用于抑制水平扩散。扩散速率低于磷的砷具有0.2μm那么小的扩散深度。其结果是，漏极电流正是从该表面流过且通态电阻很高。然而，在本发明的横向双扩散MOS晶体管中，由于漏极扩散区7在扩散方向深度上足够深，大约为1.5μm或更多，在工作中漏极电流流过的路径以深度方向而延伸。因此，即使在漂移区的长度和浓度基本上等于现有技术例子(图6)中的那些参数的情况下，更多数量的漏极电流流过，由此通态电阻被减小。
另外，在本发明的横向双扩散MOS晶体管中，不是砷而使磷被用于形成漏极扩散区7。由于如前所述磷的扩散速率高于砷，漏极扩散区7的深度被设置成只需较少热处理的理想深度。由此提高生产量并增强生产力。
漏极扩散区7的扩散深度不希望被设置成尽可能的深，但希望被设置成大约1-3μm的深度，这与P型体扩散区3的深度相等。如上所述，设置成1μm或1μm以上的原因是减少通态电阻。另外，设置成3μm或3μm以下的原因是即使漏极扩散区7的扩散深度被设置成比沟道深很多，载流子不会同时向较高电阻的较深部分移动而到达重度掺杂的漏极扩散区7。因此不利于减少通态电阻。还有，将漏极扩散区7形成地太深会引起下面的两个不利因素。一个不利因素是形成较深的扩散区必需使用更长的热处理，漏极扩散区7的成形费时费力，由此生产力下降，引起低下的生产力。另一不利因素是在漏极扩散区7的深度扩散区形成时，掺杂物会沿深度方向并水平地扩散。即重度掺杂扩散将会凸显于漂移区域。其结果等效于减短的漂移区，这会使击穿电压降低。
另外，为了减少热处理，可构想出的是提高形成漏极扩散区7的掺杂物(在该例中为磷)的植入能量。然而，在该实施例中漏极扩散区7具有简单的浓度分布的情况下，漏极扩散区7的表面浓度变得较低，从而使接触电阻变得较高。由此，植入能量不能设地那么高。
还有，漏极扩散区7的表面浓度设置成大约为2×1019cm3。原因是太低的浓度会使接触电阻变得过高并使漏极电阻变得过高。
另外，横向双扩散MOS晶体管的各区的传导类型可完全地颠倒过来，在这种情况下也能获得因为漏极扩散区的深度形成而产生类似的通态电阻减少的效果。
(第二实施例)
图2示出作为本发明第二实施例的横向双扩散MOS晶体管的横截面结构。要注意和图1相似的部分组成由相同标号表示。和图1一样，互连线路、场薄膜和涂膜在说明中被省去。
该横向双扩散MOS晶体管与第一实施例的区别在于MOS晶体管不形成在P型硅衬底1中，而是形成在P型硅衬底1上的N型外延层9中。
在某些情况下，MOS晶体管与双极型晶体管结合使用以提高它们的模拟特性。在该例子中，将具有特定浓度的N型外延层9形成在P型硅衬底1上。在图2的例子中，该N型外延层9的顶部上形成有浓度不同于层9浓度的N型漂移区。另外，MOS晶体管以第一实施例中完全相同的工序制造形成并在结构上完全相似。因此，可获得相同的通态电阻减小效果，同时不降低击穿电压。还有，由于提供N型外延层9，器件设计的自由度得以提高。
要注意如果N型外延层9的浓度作为漂移区的浓度而言是适当的，则N型外延层9实际上可用作为N型漂移区。
横向双扩散MOS晶体管的各区的传导类型可完全地颠倒过来，在这种情况下也能获得因为漏极扩散区的深度形成而产生类似的通态电阻减少的效果。
(第三实施例)
图3示出作为本发明第三实施例的横向双扩散MOS晶体管的横截面结构。要注意和图1相似的部分组成由相同标号表示。和图1一样，互连线路、场薄膜和涂膜在说明中被省去。
该横向双扩散MOS晶体管与第一和第二实施例的区别在于漏极扩散区7由两部分组成，即具有不同浓度分布的浅扩散部分7a和深度扩散部分7b。使用砷而较浅地形成的浅扩散部分7a与源极扩散区6同时形成并与栅极5自对准。使用磷而较深地形成的深度扩散部分7b的浓度等于或高于源极扩散区6的峰值浓度的1/1000并设置在比源极扩散区6更深的位置上。
由于横向双扩散MOS晶体管的具有深度扩散部分7b，和第一和第二实施例的情况一样，该深度扩散部分7b的浓度等于或高于源极扩散区6的峰值浓度的1/1000并被设置在比源极扩散区6更深的位置上，可获得通态电阻减少的效果。
另外，该横向双扩散MOS晶体管具有下列优点。
图4示出沿图3的线X-X的浓度曲线图，其中对作为通过离子植入形成漏极扩散区7(即扩散部分7a、7b)的N型掺杂物的砷和磷都作用予正常的植入能量(例如150keV)。在图中，A1表示砷的浓度而B1表示磷的浓度。然而需要延长高温热处理的时间以形成深度扩散部分7b，热处理使扩散也沿水平方向进行，造成击穿电压降低(如上所述)。因此，不能进行过长时间的热处理，使扩散深度受到限制。
作为对这个问题的解决方法，如在第一实施例中略微提到过的那样，可以想到的是形成漏极扩散区7的深度扩散部分7b的掺杂物(磷)以高能(500keV或更多加速能量)植入。高能地将磷深度植入的该高能植入方法对热处理要求较少，并且其结果能抑制磷扩散的水平地增长。然而，通过高能植入的使用，磷的浓度曲线导致如图5中B2所表示的在半导体层表面具有低浓度的一条曲线。这引起接触电阻增加的忧虑。即，当能量过高时，这相反地引起接触电阻的问题。因此，能量理想地在大约1.5Mev下。另外，理想的是漏极扩散区7由两部分组成，与在该实施例一样，包括磷构成的深度扩散部分7b以及砷构成的浅扩散部分7a，由此漏极扩散区7的表面浓度的减少被抑制。其结果是由于漏极扩散区7的表面浓度的减少，具有互连线路的接触电阻不会再有任何增加。此外，砷构成的浅扩散部分7a可与源极扩散区6同时形成，故该部分的形成不用不增加成本。
另外，就装备或成本而言在高能植入不可行的情况下，如上所述地形成浅扩散部分7a是可实现的，并且这样可通过抑制深度扩散部分7b的浓度而抑制水平扩散。
此外，横向双扩散MOS晶体管的各区的传导类型可完全地颠倒过来，在这种情况下也能获得因为漏极扩散区的深度形成而产生类似的通态电阻减少的效果。
在前述的各实施例中，硅衬底被用作半导体衬底而砷和磷被用作掺杂物。然而不局限于此，用于半导体制造的多种材料都能被使用。另外，本发明广泛地适用于使用复合半导体的横向双扩散MOS晶体管。
尽管对本发明进行了这样的说明，但很明显的是它可用多种方法进行改变。这些改变不应被认为脱离本发明的精神和范围，所有的这些修改对本领域内技术人员是很明显的并旨在包括在下列权项的范围内。

Claims (11)

1.一种横向双扩散MOS晶体管，包括：
设置在第二传导类型的半导体衬底上的第一传导类型的漂移区；
形成在漂移区内的表面上的第二传导类型的体扩散区；
形成在该一个位置以使其经由绝缘膜而覆盖从体扩散区部分到位于扩散区外的漂移区的部分的栅极；以及
分别形成在体扩散区顶部和漂移区顶部的第一传导类型的源极扩散区以及第一传导类型的漏极扩散区，它们分别对应于栅极的两侧，其中
漏极扩散区包括深度扩散部分，该深度扩散部分具有源极扩散区峰值浓度的1/1000或更高浓度且被定位在比源极扩散区更深的位置上。
2.如权利要求1所述的横向双扩散MOS晶体管，其特征在于，还包括：
设置在半导体衬底上并具有第一传导类型的指定浓度的半导体层，其中
漂移区由半导体层或形成在半导体层上的区组成并具有不同于特定浓度的浓度。
3.如权利要求1所述的横向双扩散MOS晶体管，其特征在于：
漏极扩散区的表面浓度是第一传导类型漂移区的表面浓度的10倍或更多。
4.如权利要求1所述的横向双扩散MOS晶体管，其特征在于：
漏极扩散区由至少两个不同的扩散部分组成；以及
多个扩散部分的至少一个形成深度扩散部分。
5.如权利要求4所述的横向双扩散MOS晶体管，其特征在于：
限定两扩散部分的一个扩散部分的掺杂物是砷而限定另一扩散部分的另一种掺杂物是磷。
6.如权利要求4所述的横向双扩散MOS晶体管，其特征在于：
漏极扩散区的扩散深度等于体扩散区的扩散深度。
7.如权利要求4所述的横向双扩散MOS晶体管，其特征在于：
漏极扩散区的扩散深度在1μm-3μm的范围内。
8.如权利要求1所述的横向双扩散MOS晶体管，其特征在于：
漏极扩散区的深度扩散部分的峰值浓度为1×1019cm-3或更多。
9.一种用于制造如权利要求4所述的横向双扩散MOS晶体管的横向双扩散MOS晶体管制造方法，其特征在于，两个扩散部分中形成漏极扩散区的那个与源极扩散区同时形成。
10.一种用于制造如权利要求1所述的横向双扩散MOS晶体管的横向双扩散MOS晶体管制造方法，其特征在于，漏极扩散区的深度扩散部分是通过使用高能离子植入方法而形成的。
11.如权利要求10所述的横向双扩散MOS晶体管的制造方法，其特征在于：
所述高能在500keV-1.5MeV的范围内。
CNB200610005451XA 2005-01-18 2006-01-18 横向双扩散的mos晶体管及其制造方法 Expired - Fee Related CN100472808C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005009993 2005-01-18
JP2005009993A JP2006202810A (ja) 2005-01-18 2005-01-18 横型二重拡散型ｍｏｓトランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
CN1815757A true CN1815757A (zh) 2006-08-09
CN100472808C CN100472808C (zh) 2009-03-25

Family

ID=36683005

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610005451XA Expired - Fee Related CN100472808C (zh) 2005-01-18 2006-01-18 横向双扩散的mos晶体管及其制造方法

Country Status (5)

Country Link
US (1) US7245243B2 (zh)
JP (1) JP2006202810A (zh)
KR (1) KR100721043B1 (zh)
CN (1) CN100472808C (zh)
TW (1) TWI301327B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447433B (zh) * 2007-11-27 2010-05-26 上海华虹Nec电子有限公司 双扩散场效应晶体管制造方法
CN103515240A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种横向扩散场效应晶体管结构和制作方法
CN104347683A (zh) * 2013-08-09 2015-02-11 美格纳半导体有限公司 半导体器件
CN105390547A (zh) * 2014-08-27 2016-03-09 精工爱普生株式会社 半导体装置及其制造方法
CN111477681A (zh) * 2020-04-23 2020-07-31 西安电子科技大学 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法
CN111477680A (zh) * 2020-04-23 2020-07-31 西安电子科技大学 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040256692A1 (en) * 2003-06-19 2004-12-23 Keith Edmund Kunz Composite analog power transistor and method for making the same
US7345341B2 (en) * 2006-02-09 2008-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage semiconductor devices and methods for fabricating the same
CN101034671B (zh) 2006-03-02 2010-12-08 沃特拉半导体公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
US7807555B2 (en) * 2007-07-31 2010-10-05 Intersil Americas, Inc. Method of forming the NDMOS device body with the reduced number of masks
US20090090981A1 (en) * 2007-10-05 2009-04-09 Kazuhiro Natsuaki Semiconductor device
US7999318B2 (en) * 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
CN101958346B (zh) * 2009-07-16 2012-07-11 中芯国际集成电路制造(上海)有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法
KR101128694B1 (ko) * 2009-11-17 2012-03-23 매그나칩 반도체 유한회사 반도체 장치
US9583612B1 (en) * 2016-01-21 2017-02-28 Texas Instruments Incorporated Drift region implant self-aligned to field relief oxide with sidewall dielectric
TWI637180B (zh) * 2017-04-21 2018-10-01 世界先進積體電路股份有限公司 測量半導體裝置之橫向擴散長度的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4294002A (en) * 1979-05-21 1981-10-13 International Business Machines Corp. Making a short-channel FET
US5844842A (en) * 1989-02-06 1998-12-01 Hitachi, Ltd. Nonvolatile semiconductor memory device
JPH08167720A (ja) 1994-12-15 1996-06-25 Matsushita Electric Works Ltd 半導体装置
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
DE69616013T2 (de) 1995-07-19 2002-06-06 Koninklijke Philips Electronics N.V., Eindhoven Halbleiteranordnung vom hochspannungs-ldmos-typ
KR19980073667A (ko) * 1997-03-18 1998-11-05 문정환 모스 전계효과 트랜지스터(mos fet)구조 및 제조방법
KR100267395B1 (ko) 1997-12-19 2000-10-16 김덕중 이중-확산 모스 트랜지스터 및 그 제조방법
JPH11251597A (ja) 1998-02-27 1999-09-17 Denso Corp 半導体装置
JPH11340454A (ja) 1998-05-28 1999-12-10 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000332247A (ja) 1999-03-15 2000-11-30 Toshiba Corp 半導体装置
US6683349B1 (en) * 1999-10-29 2004-01-27 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
EP1220323A3 (en) * 2000-12-31 2007-08-15 Texas Instruments Incorporated LDMOS with improved safe operating area
US6570213B1 (en) * 2002-02-08 2003-05-27 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell and its contactless NOR-type memory array
JP2003309257A (ja) 2002-04-17 2003-10-31 Sanyo Electric Co Ltd Ｍｏｓ半導体装置の製造方法
JP2005093696A (ja) 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型ｍｏｓトランジスタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447433B (zh) * 2007-11-27 2010-05-26 上海华虹Nec电子有限公司 双扩散场效应晶体管制造方法
CN103515240A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种横向扩散场效应晶体管结构和制作方法
CN104347683A (zh) * 2013-08-09 2015-02-11 美格纳半导体有限公司 半导体器件
CN104347683B (zh) * 2013-08-09 2019-08-20 美格纳半导体有限公司 半导体器件
CN105390547A (zh) * 2014-08-27 2016-03-09 精工爱普生株式会社 半导体装置及其制造方法
CN111477681A (zh) * 2020-04-23 2020-07-31 西安电子科技大学 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法
CN111477680A (zh) * 2020-04-23 2020-07-31 西安电子科技大学 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法

Also Published As

Publication number Publication date
US7245243B2 (en) 2007-07-17
KR100721043B1 (ko) 2007-05-25
JP2006202810A (ja) 2006-08-03
TWI301327B (en) 2008-09-21
TW200633220A (en) 2006-09-16
CN100472808C (zh) 2009-03-25
US20060157781A1 (en) 2006-07-20
KR20060083903A (ko) 2006-07-21

Similar Documents

Publication Publication Date Title
CN1815757A (zh) 横向双扩散的mos晶体管及其制造方法
US10707321B2 (en) Power device with multiple field stop layers
CN1251330C (zh) 半导体装置及其制造方法
CN100342505C (zh) 高压半导体器件及其制造方法
CN1193431C (zh) 半导体器件
CN1271720C (zh) 耐高压的绝缘体上的硅型半导体器件
CN1284246C (zh) 高耐电压场效应型半导体设备
CN1195199A (zh) 场效应晶体管及其制造方法
CN1219756A (zh) 使用离子注入制造半导体器件的方法
CN1155764A (zh) 高压金属氧化物硅场效应晶体管(mosfet)结构及其制造方法
CN1885557A (zh) 半导体元件及形成半导体元件的方法
CN1731588A (zh) 半导体装置及其制造方法
CN1518095A (zh) 集成半导体装置及其制造方法
CN1280918C (zh) 参考电压半导体
CN1505170A (zh) SiC-MISFET及其制造方法
CN1638144A (zh) 半导体器件及其制造方法
CN1825551A (zh) 横向双扩散金氧半导体元件及其制造方法
CN1761071A (zh) 半导体器件及其制造方法
CN1223007C (zh) 半导体装置及其制造方法
CN1291484C (zh) 半导体装置及其制造方法
CN1694263A (zh) 半导体装置及其制造方法
CN100345307C (zh) 半导体装置
CN1606171A (zh) 半导体器件及其制作方法
CN1532898A (zh) 双极型晶体管的制造方法
CN1574389A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20150118

EXPY Termination of patent right or utility model