KR100721043B1 - 횡형 2중 확산형 ｍｏｓ트랜지스터 및 그 제조 방법 - Google Patents

횡형 2중 확산형 ｍｏｓ트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100721043B1
KR100721043B1 KR1020060004903A KR20060004903A KR100721043B1 KR 100721043 B1 KR100721043 B1 KR 100721043B1 KR 1020060004903 A KR1020060004903 A KR 1020060004903A KR 20060004903 A KR20060004903 A KR 20060004903A KR 100721043 B1 KR100721043 B1 KR 100721043B1
Authority
KR
South Korea
Prior art keywords
diffusion
diffusion region
region
mos transistor
drain
Prior art date
Application number
KR1020060004903A
Other languages
English (en)
Other versions
KR20060083903A (ko
Inventor
타키히로 타키모토
토시히코 후쿠시마
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060083903A publication Critical patent/KR20060083903A/ko
Application granted granted Critical
Publication of KR100721043B1 publication Critical patent/KR100721043B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 횡형 2중 확산형 MOS트랜지스터는, 제2도전형의 반도체 기판상에 제공된 제1도전형의 드리프트 영역과, 상기 드리프트 영역내의 표면에 형성된 제2도전형의 보디 확산 영역을 포함한다. 상기 MOS트랜지스터는, 상기 보디 확산 영역의 부분으로부터 이 확산 영역의 외측에 위치된 상기 드리프트 영역의 부분까지 커버하는 위치에, 절연막을 개재하여 형성된 게이트 전극을 포함한다. 상기 MOS트랜지스터는, 상기 게이트 전극의 양측에 상당하는 상기 보디 확산 영역의 표면, 상기 드리프트 영역의 표면에 각각 형성된 제1도전형의 소스 확산 영역, 제1도전형의 드레인 확산 영역을 더 포함한다. 상기 드레인 확산 영역은, 상기 소스 확산 영역의 피크 농도의 1/1000 이상의 농도로 상기 소스확산 영역보다도 깊게 위치된 깊은 확산 부분을 포함한다.

Description

횡형 2중 확산형 ＭＯＳ트랜지스터 및 그 제조 방법{Lateral Double-Diffused MOS Transistor and Manufacturing Method Therefor}
도1은 본 발명의 제1 실시 형태인 횡형 2중 확산형 MOS트랜지스터를 나타내는 단면도이다.
도2는 본 발명의 제2 실시 형태인 횡형 2중 확산형 MOS트랜지스터를 나타내는 단면도이다.
도3은 본 발명의 제3 실시 형태인 횡형 2중 확산형 MOS트랜지스터를 나타내는 단면도이다.
도4는 통상의 주입 에너지를 사용한 경우의, 도3의 횡형 2중 확산형 MOS트랜지스터의 Ⅹ-Ⅹ선에 따른 농도 프로파일을 나타내는 도면이다.
도5는 고 에너지 주입을 사용한 경우의, 도3의 횡형 2중 확산형 MOS트랜지스터의 Ⅹ-Ⅹ선에 따른 농도 프로파일을 나타내는 도면이다.
도6은 종래의 일반적인 횡형 2중 확산형 MOS트랜지스터를 나타내는 단면도이다.
도7은 종래의 DDD구조를 갖는 횡형 2중 확산형 MOS트랜지스터를 나타내는 단면도이다.
도8은 일본국 공개특허공보 특개평11-340454 A에 제안된 횡형 2중 확산형 MOS트랜지스터를 나타내는 단면도이다.
본 발명은, 횡형 2중 확산형 MOS트랜지스터 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 고내압 및 낮은 온-상태 저항 특성을 갖는 횡형 2중 확산형 MOS트랜지스터 및 그 제조 방법에 관한 것이다,
최근, 전자 기기가 다기능화됨에 따라, 그에 사용되는 반도체 장치가 다양화되는 추세로 되어, 고내압화, 대전력화, 소형화, 저소비전력화가 요구되고 있다. 저소비전력화를 달성하기 위해서는 온-상태 저항이 낮은 트랜지스터가 필요하다.
도6은, 일반적인 횡형 2중 확산형 MOS트랜지스터의 구조를 나타내고 있다. 이 횡형 2중 확산형 MOS트랜지스터는, 이 예에서는 N채널형 MOS트랜지스터이고, P
형 실리콘 기판(101) 상에 형성된 드리프트 영역으로서 작용하는 저농도 N웰 확산 영역(102)을 구비하고 있다. 저농도 N웰 확산 영역(102) 내의 표면에는, 채널을 형성하기 위한 P 보디 확산 영역(103)이 형성되어 있다. P 보디 확산 영역(103)의 부분으로부터 상기 확산영역의 외측에 위치된 N웰 확산 영역(102)의 부분까지 커버하는 위치에, 게이트 산화막(104)을 통하여 게이트 전극(105)이 제공되어 있다. 게이트 전극(105)의 양측에 상당하는 P보디 확산 영역(103)의 표면, N웰 확산 영역(102)의 표면에 각각 N+ 소스 확산 영역(106) 및 N+ 드레인 확산 영역(107)이 형성되 어 있다. 게이트 전극(105)의 바로 아래에 위치되고, 또한 N+ 소스 확산 영역(106)과 N웰 확산 영역(102) 사이에 샌드위치된 P 보디 확산 영역(103)의 한 영역이 채널로 된다. 또한, P 보디 확산 영역(103)은, P+ 백 게이트 확산 영역(108) 및 도시하지 않은 배선을 통해 N+ 소스 확산 영역(106)과 단락되어 있고, 이에 의해 기생 NPN의 동작을 방지하고 있다.
상기 횡형 2중 확산형 MOS트랜지스터는 고내압 및 낮은 온-상태 저항을 가질 것이 요구된다. 내압은, P 보디 확산 영역(103)과 N+ 드레인 확산 영역(107) 간의 횡방향의 거리(드리프트 영역의 길이)나, N웰 확산 영역(102)의 농도에 의해 정해진다. 즉, 드리프트 영역이 길고, 또한 N웰 확산 영역(102)의 농도가 낮을수록 내압이 높다. 그러나, 또 하나의 필요 성능인 낮은 온-상태 저항화를 위해서는, 드리프트 영역이 짧고, 또한 N웰 확산 영역(102)의 농도가 높을 필요가 있다. 그 결과, 내압과 온-상태 저항은 트레이드 오프의 관계로 있다. 또한, 소형화가 요구되는 것으로부터, 드리프트 영역을 길게 하여 내압을 높게 하는 선택은 받아들이기가 어렵다.
이에 대해, 도7에 나타낸 바와 같은 비교적 일반적으로 사용되는 DDD(Double Diffused Drain; 2중 확산 드레인) 구조나 도8에 나타낸 바와 같은 구조가 일본국 특개평11-340454 A에 제안되어 있다. 또한, 도6의 구성 요소와 대응하는 도7 및 도8의 구성 요소에는, 각각 100 및 200씩 증가한 부호를 첨부하고 있다. 도7 및 도8 에 나타낸 구조는, 각각 N+ 드레인 확산 영역(207,307)의 주위를 둘러싸도록, N 확산 영역(N웰 확산 영역 202,302의 농도보다는 높고, 또한 N+ 드레인 확산 영역 207,307의 농도보다는 낮은 농도를 갖는다)(209,309)를 제공한 것이다. 이들 구조에서는, 드리프트 영역 중 횡방향에 관하여 N+ 드레인 확산 영역(207,307) 근방 부분의 농도를 높이고 있기 때문에, 도6의 구조에 비해 온-상태 저항은 약간 낮아지나, 내압은 여전히 저하한다.
이에 따라, 본 발명의 과제는, 횡형 2중 확산형 MOS트랜지스터에 있어, 고내압 및 낮은 온-상태 저항 특성을 갖는 것을 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명의 횡형 2중 확산형 MOS트랜지스터는,
제2도전형의 반도체 기판상에 제공된 제1도전형의 드리프트 영역;
상기 드리프트 영역내의 표면에 형성된 제2도전형의 보디 확산 영역;
상기 보디 확산 영역상으로부터 이 확산 영역의 외측의 상기 드리프트 영역위까지 덮는 위치에, 절연막을 개재하여 형성된 게이트 전극; 및
상기 게이트 전극의 양측에 상당하는 상기 보디 확산 영역의 표면, 상기 드리프트 영역의 표면에 각각 형성된 제1도전형의 소스 확산 영역, 제1도전형의 드레인 확산 영역을 구비하고,
상기 드레인 확산 영역은, 상기 소스 확산 영역의 피크 농도의 1/1000 이상의 농도로 상기 소스확산 영역보다도 깊은 위치를 점하는 깊은 확산 부분을 포함하 는 것을 특징으로 한다.
여기에서, 확산 영역의 "농도"란, 그 확산 영역의 도전형(N형 또는 P형)을 한정하는 불순물의 농도를 지칭한다.
확산 영역의 "피크 농도"란, 그 확산 영역의 농도가 공간적 분포를 갖는 경우의 농도의 최대치를 지칭한다.
본 발명의 횡형 2중 확산형 MOS트랜지스터에서는, 상기 드레인 확산 영역은,상기 소스확산 영역의 피크 농도의 1/1000 이상의 농도로 상기 소스 확산영역보다도 깊게 위치된 깊은 확산 부분을 포함한다. 이에 의해 동작시에, 상기 소스 확산 영역과 드레인 확산영역 간의 전류 경로가 상기 드레인 확산 영역측으로 종래예(도6)에 비해 깊이 방향으로 넓어지고, 온-상태 저항이 감소된다. 한편, 드리프트 영역에 대해서는, 그 길이 및 농도를 종래예(도6)와 실질적으로 같게 설정하면, 내압은 저하하지 않는다. 따라서, 고내압 및 낮은 온-상태 저항 특성을 갖는 횡형 2중 확산형 MOS트랜지스터가 실현된다.
상기 드리프트 영역은, 상기 게이트 전극의 직하에서 횡방향에 관하여 상기 보디 확산 영역의 농도 분포와 상기 드레인 확산 영역의 농도 분포(고농도 확산의 농도 분포) 사이의 범위에서, 일정한 농도를 갖는 것이 바람직하다.
또한, 상기 제1도전형의 드리프트 영역은 반드시 제2도전형의 반도체 기판상에 직접 형성될 필요는 없고, 제2도전형의 반도체 기판상에 형성된 제1도전형의 반도체층, 예컨대 에피택셜층 등의 표면에 형성되어도 좋다.
따라서, 1 실시 형태의 횡형 2중 확산형 MOS트랜지스터는,
상기 반도체 기판상에 제공된 제1도전형으로 소정의 농도를 갖는 반도체층을 구비하고,
상기 드리프트 영역은, 상기 반도체층, 또는 상기 반도체층의 표면에 형성된 상기 농도와는 다른 농도를 갖는 영역으로 이루어지는 것을 특징으로 한다.
상기 1 실시 형태의 횡형 2중 확산형 MOS트랜지스터에 의하면, 소자 설계의 자유도가 증대한다.
1 실시 형태의 횡형 2중 확산형 MOS트랜지스터는, 상기 드레인 확산 영역의 표면 농도가 제1도전형의 드리프트 영역의 표면 농도의 10배 이상인 것을 특징으로 한다.
상기 1 실시 형태의 횡형 2중 확산형 MOS트랜지스터에서는, 상기 드레인 확산 영역의 표면 농도가 제1도전형의 드리프트 영역의 표면 농도의 50배 이상이기 때문에, 상기 드레인 확산영역을 결정하는 불순물을 비교적 적은 열처리로 깊게 확산할 수 있다. 따라서, 상기 드레인 확산 영역의 상기 깊은 확산 부분이 용이하게 형성된다.
1 실시 형태의 횡형 2중 확산형 MOS트랜지스터에서는,
상기 드레인 확산 영역이 적어도 2개의 다른 확산 부분으로 이루어지고,
상기 확산 부분의 적어도 하나가 상기 깊은 확산 부분을 이루는 것을 특징으로 한다.
상기 1 실시 형태의 횡형 2중 확산형 MOS트랜지스터에서는, 상기 드레인 확산 영역을 적어도 2개의 다른 확산 부분으로 구성하고 있으므로, 상기 깊은 확산 부분이 용이하게 형성된다.
1 실시 형태의 횡형 2중 확산형 MOS트랜지스터에서는, 상기 2개의 확산 부분 중 일방의 확산 부분을 결정하는 불순물은 비소(As)이고, 타방의 확산 부분을 결정하는 불순물은 인(P)인 것을 특징으로 한다.
상기 1 실시 형태의 횡형 2중 확산형 MOS트랜지스터는, 용이하게 제조된다.즉, 통상 소스 확산은 비소(As)로 형성되고, 확산 깊이도 얕다. 따라서, 상기 일방의 확산부분은 소스 확산과 동시에 형성할 수 있어, 제조 코스트가 증가하지 않는다. 또한, 상기 타방의 확산 부분은 확산 계수가 큰 인(P)을 사용함으로써 보다 적은 열처리로 깊게 확산될 수 있다. 따라서, 상기 타방의 확산 부분에 의해 상기 깊은 확산 부분을 용이하게 구성할 수 있다. 그 결과, 상기 1 실시 형태의 횡형 2중 확산형 MOS트랜지스터는, 용이하게 제조된다.
1 실시 형태의 횡형 2중 확산형 MOS트랜지스터는, 상기 드레인 확산 영역의 확산 깊이가 상기 보디 확산 영역의 확산 깊이와 동등한 것을 특징으로 한다.
여기에서, 어떤 확산 영역의 "확산 깊이"는, 그 확산 영역의 도전형이 반도체층 표면으로부터 깊이 방향으로 연속되는 거리를 의미한다.
상기 1 실시 형태의 횡형 2중 확산형 MOS트랜지스터에서는, 상기 드레인 확산 영역의 확산 깊이가 상기 보디 확산 영역의 확산 깊이와 동등하기 때문에, 동작시에, 상기 소스 확산 영역과 드레인 확산 영역 간의 전류 경로가 상기 드레인 확산 영역쪽으로 깊이 방향으로 충분히 넓어져, 온-상태 저항이 감소된다. 또한, 상기 드레인 확산 영역의 확산 깊이가 필요 이상으로 깊어지는 일이 없기 때문에, 불 순물 확산을 위한 열처리가 적어진다.
1 실시 형태의 횡형 2중 확산형 MOS트랜지스터는, 상기 드레인 확산 영역의 확산 깊이가 1μm 내지 3μm의 범위 내에 있는 것을 특징으로 한다.
상기 1 실시 형태의 횡형 2중 확산형 MOS트랜지스터에서는, 상기 드레인 확산 영역의 확산 깊이가 1μm 내지 3μm의 범위에 있으면, 일반적인 보디 확산 영역의 확산 깊이와 같은 정도이다. 따라서, 상기 소스 확산 영역과 드레인 확산 영역 간의 전류 경로가 상기 드레인 확산 영역쪽으로 깊이 방향으로 충분히 넓어지고, 온-상태 저항이 저감된다. 또한, 상기 드레인 확산 영역의 확산 깊이가 필요 이상으로 깊어지지 않기 때문에, 불순물 확산을 위한 열처리가 적어진다.
1 실시 형태의 횡형 2중 확산형 MOS트랜지스터는, 상기 드레인 확산 영역의 상기 깊은 확산 부분의 피크 농도가 1×1019cm-3 이상인 것을 특징으로 한다.
상기 1 실시 형태의 횡형 2중 확산형 MOS트랜지스터에서는, 상기 깊은 확산 부분의 피크 농도가 1×1019cm-3 이상이기 때문에, 동작시에, 상기 소스 확산 영역과 드레인 확산 영역 간의 전류 경로가 상기 드레인 확산 영역쪽으로 종래예(도6)에 비해 깊이 방향으로 충분하게 넓어져, 온-상태 저항이 감소된다.
본 발명의 횡형 2중 확산형 MOS트랜지스터의 제조 방법은, 상기 횡형 2중 확산형 MOS트랜지스터를 제조하는 횡형 2중 확산형 MOS트랜지스터의 제조 방법에 있어서, 상기 드레인 확산 영역을 이루는 상기 2개의 확산 부분의 일방이 상기 소스 확산 영역과 동시에 형성되는 것을 특징으로 한다.
본 발명의 횡형 2중 확산형 MOS트랜지스터에서는, 상기 드레인 확산 영역을 이루는 상기 2개의 확산 부분의 일방이 상기 소스 확산 영역과 동시에 형성된다. 따라서, 이들이 별도로 형성되는 경우에 비해, 제조 공정이 간소화된다. 또한, 상기 2개의 확산 부분 중 타방의 확산 부분을 형성하여 상기 깊은 확산 부분으로 할 때, 표면 농도에 대한 제한이 없어진다. 따라서, 상기 깊은 확산 부분의 농도 조정이 용이하게 된다. 그 결과, 횡형 2중 확산형 MOS트랜지스터가 용이하게 제조된다.
다른 양태에서는, 본 발명의 횡형 2중 확산형 MOS트랜지스터의 제조 방법은,상기 횡형 2중 확산형 MOS트랜지스터를 제조하는 횡형 2중 확산형 MOS트랜지스터의 제조 방법으로, 상기 드레인 확산 영역의 상기 깊은 확산 부분을 고 에너지의 이온 주입법을 사용하여 형성하는 것을 특징으로 한다.
여기에서 "고에너지"의 이온 주입법이란, 500 keV 이상의 가속 에너지로 불순물을 이온 주입하는 것을 지칭한다.
본 발명의 횡형 2중 확산형 MOS트랜지스터의 제조 방법에 의하면, 고에너지의 이온 주입법에 의해 불순물이 깊게 주입되기 때문에, 불순물 확산을 위한 열처리가 적어지고, 상기 드레인 확산 영역의 상기 깊은 확산 부분이 용이하게 형성된다. 따라서, 스루풋이 향상되어 생산성이 높아진다. 또한, 상기 드레인 확산 영역의 횡방향 확산이 억제된다. 따라서, 횡형 2중 확산형 MOS트랜지스터가 용이하게 제조된다.
또한, 상기 고에너지는 500 keV 내지 1.5 MeV의 범위인 것이 바람직하다.
이하, 본 발명을 첨부 도면을 참조하여 설명하며, 하기 설명은 예시적인 것으로 본 발명은 이에 한정되지 않는다.
이하의 실시 형태에서는, 제1도전형이 N형, 제2도전형이 P형인 것으로 한다.
(제1 실시 형태)
도1은, 본 발명의 제1 실시 형태인 횡형 2중 확산 MOS트랜지스터의 단면 구조를 나타내고 있다. 이 횡형 2중 확산형 MOS트랜지스터는, 이 예에서는 N채널형MOS트랜지스터이고, P형 기판(1) 상에 형성된 드리프트 영역으로서 작용하는 저농도 N웰 확산 영역(2)를 구비하고 있다. 저농도 N웰 확산 영역(2) 내의 표면에는, 채널을 형성하기 위한 P 보디 확산 영역(3)이 형성되어 있다. P 보디 확산 영역(3) 의 부위로부터 이 확산 영역의 외측에 위치된 N웰 확산 영역(2)의 부위까지 커버하는 위치에, 절연막으로서의 게이트 산화막(4)을 개재하여 게이트 전극(5)이 제공되어 있다. 게이트 전극(5)의 양측에 상당하는 P 보디 확산 영역(3)의 표면, N웰 확산 영역(2)의 표면에 각각 N+ 소스 확산 영역(6), N+ 드레인 확산 영역(7)이 형성되어 있다. P 보디 확산 영역(3) 내, 게이트 전극(5)의 직하에, 또한 N+ 소스 확산 영역(6)과 N웰 확산 영역(2) 사이에 있는 영역이 채널로 된다. 또한, P 보디 확산 영영(3)은, P+ 백게이트 확산 영역(8) 및 도시되지 않은 배선을 통해 N+ 소스 확산 영역(6)과 단락하고 있다. 이에 의해 기생 NPN이 동작하는 것을 방지하고 있다. 기타의 배선이나 필드막, 보호막에 대해서는, 간단하기 때문에 설명을 생략한다.
후에 상세히 기술하는 바와 같이, 상기 횡형 2중 확산형 MOS트랜지스터는, 드레인 확산 영역(7)이, 소스 확산 영역(6)의 피크 농도의 1/1000 이상의 농도를 갖고, 또한 소스 확산 영역(6)보다도 깊은 위치를 점하는 깊은 확산 부분(7b)을 갖는 점에 특징이 있다.
상기 횡형 2중 확산형 MOS트랜지스터는, 다음과 같은 단계로 제조된다.
우선, P형 <100>기판(1)의 표면에, N형 불순물로서의 인을 약 1×1013 atoms /cm2 정도 이온 주입한 후, 1200℃, 400분간의 열처리(드라이브 인)를 행하여, N형 드리프트 영역(2)을 형성한다. 그 후, N형 드리프트 영역(2)의 표면에, P형 불순물로서의 붕소를 약 1×1013 atoms/cm2 정도 이온 주입함으로써, 채널로 되는 P형 보디 확산 영역(3)을 형성한다.
다음, 기판 표면에, 게이트 산화막(4)으로서 실리콘 산화막을 약 30nm의 두께로 형성한다. 이어서, 그 게이트 산화막(4) 상에 폴리실리콘을 형성하고, 이 폴리실리콘을 패턴가공하여 게이트 전극(5)으로 한다. 이때, 게이트 전극(5)은, P 보디 확산 영역(3)과 N웰 확산 영역(2)에 걸치는 위치에 형성한다. 동작시에는, P형 보디 확산 영역(3) 중 게이트전극(5)과 중첩되어 있는 부분이 채널을 형성한다.
다음, 게이트 전극(5)에 대해 P형 보디 확산 영역(3)의 반대쪽의 영역에 자기 정합적으로, N형 불순물로서의 인을 약 6×1015 atoms/cm2 정도 이온 주입한 후, 1000℃, 60분간의 어닐링을 행하여, 드레인 확산 영역(7)을 형성한다. 이때, 드레
인 확산 영역(7)의 깊이는 P형 보디 확산 영역(3)과 같은 정도의 확산 깊이인 약 1.5μm∼2.0μm 정도, 드레인 확산 영역(7)의 표면 농도는 약 2×1019 cm-3으로 한다.
다음, P형 보디 확산 영역(3)의 표면에 게이트전극에 대해 자기 정합적으로, N형 불순물로서 인을 약 4×1015 atoms/cm2 정도 이온 주입하고, 소스 확산 영역(6)을 형성한다. 이때, 소스 확산 영역(6)의 깊이는 약 0.2 μm 정도, 소스 확산 영역(6)의 표면 농도는 약 1×1020 cm-3으로 한다.
마지막으로, P형 보디 확산 영역(3)의 백 게이트를 취하기 위해, 소스 확산 영역(6)에 따른 위치에 P+ 백 게이트 확산 영역(8)을 형성하고, 소스 확산 영역(6)과 P+ 백 게이트 확산영역(8)을 도시하지 않은 배선에 의해 서로 단락한다.
상기와 같이, 횡형 2중 확산형 MOS트랜지스터의 특징은, 드레인 확산 영역(7)이, 소스 확산 영역(6)의 피크 농도의 1/1000 이상의 농도로 소스 확산 영역(6)보다도 깊은 위치를 점하는 깊은 확산 부분(7b)을 갖는 점에 있다. 한편, 드리프트 영역에 대해서는, 그의 길이(P 보디 확산 영역(3)과 N+ 드레인 확산 영역(7) 간의 횡방향의 거리) 및 농도는, 종래예(도6)와 거의 같게 설정되어 있다.
통상의 횡형 2중 확산형 MOS트랜지스터의 제조 프로세스에서는, 드레인 확산 영역과 소스확산 영역은 로직부의 MOS트랜지스터의 소스/드레인 확산 영역과 겸용되기 때문에, 그들과 동시에 이온 주입으로 형성되고, 또한 횡방향으로의 확산을 억제하기 때문에, 불순물로서 비소가 많이 사용된다. 비소는 인에 비해 확산 속도가 늦고, 확산 깊이가 0.2μm 이하 정도밖에 안되기 때문에, 드레인 전류는 거의 표면에만 조금 흐르고 온-상태 저항이 높아진다. 그러나, 본 발명의 횡형 2중 확산형 MOS트랜지스터에서는, 드레인 확산영역(7)의 확산 깊이가 충분히 깊게 약 1.5μm 이상으로 되어 있기 때문에, 동작시에 드레인 전류가 흐르는 경로가 깊이 방향으로 넓어진다. 따라서, 드리프트 영역의 길이 및 농도가 종래예(도6)와 실질적으로 같은 조건하에서도 드레인 전류가 많이 흐르게 되고, 온-상태 저항이 저감된다.
또한, 본 발명의 횡형 2중 확산형 MOS트랜지스터에서는, 드레인 확산 영역(7)의 형성에 비소가 아닌 인을 사용하고 있다. 상술한 바와 같이 인은 비소보다도 확산 속도가 빠르기 때문에, 드레인 확산 영역(7)의 확산 깊이를 보다 적은 열처리로 소망 깊이로 할 수 있다. 따라서, 스루풋을 향상시킬 수 있어, 생산성이 향상된다.
상기 드레인 확산 영역(7)의 확산 깊이는 깊을수록 좋은 것은 아니지만, P형 보디 확산영역(3)의 깊이와 동등한 약 1μm∼3μm 정도로 하는 것이 바람직하다. 1μm 이상으로 설정하는 이유는, 상술한 바와 같이 온-상태 저항을 저감하기 위한 것이다. 또한, 3μm 이하로 하는 이유는, 드레인 확산 영역(7)의 확산 깊이를 채널보다 극단적으로 깊게 설정하여도, 캐리어는 일단 저항이 높은 깊이 방향으로 이동하여 고농도의 드레인 확산 영역(7)에 달하는 것이 아니며, 이에 따라 온-상태 저항의 저감에 기여하지 않기 때문이다. 게다가, 너무 깊게 형성하면 다음의 2개의 단점을 야기한다. 하나의 단점은, 확산 영역을 깊게 형성하려면 열처리를 길게 하 여야 하기 때문에, 드레인 확산 영역(7)을 형성하는 데에 시간이 많이 걸리고, 그 결과, 스루풋이 나빠져 생산성이 악화된다. 다른 단점은, 드레인 확산 영역(7)의 확산 영역을 깊게 형성할 때, 불순물이 깊이 방향으로 확산함과 동시에 횡방향으로도 확산한다. 즉, 드리프트 영역으로 농도가 높은 확산이 돌출된다. 이 결과, 드리프트 영역이 짧아진 것과 같은 것으로 되기 때문에, 내압이 저하한다.
또한, 상기 열처리를 적게 하기 위해서는, 드레인 확산 영역(7)을 형성하기 위한 불순물(본 실시예에서는 인)의 주입 에너지를 높게 하는 것이 고려된다. 단, 본 실시 형태와 같이, 드레인 확산 영역(7)이 단순한 농도 분포를 갖는 경우는, 드레인 확산 영역(7)의 표면 농도가 낮아지고, 접촉 저항이 높아지는 일이 있기 때문에, 그다지 높게 할 수 없다
또한, 상기 드레인 확산 영역(7)의 표면 농도는 약 2×1019 cm-3으로 되도록 설정하고 있다. 그 이유는, 농도가 지나치게 낮으면, 접촉 저항이 높아지고, 드레인 저항도 높게 되기 때문이다.
또한, 상기 횡형 2중 확산형 MOS트랜지스터의 각 영역의 도전형을 반대로 하여도, 드레인 확산 영역을 깊게 형성하는 것에 의한 온-상태 저항 저감 효과는 동일하게 얻어진다.
(제2 실시 형태),
도2는, 본 발명의 제2 실시 형태로 되는 횡형 2중 확산 MOS트랜지스터의 단면 구조를 나타내고 있다. 또한, 도1의 구성 요소와 같은 구성 요소에는 같은 부호 를 첨부하고 있다. 도1에 있어서와 같이, 배선이나 필드막, 보호막은 도시를 생략하고 있다.
상기 횡형 2중 확산 MOS트랜지스터는, 제1 실시 형태와 달리, P형 실리콘 기판(1) 중에는 형성되어 있지 않고, P형 실리콘 기판(1) 위에 형성된 N형 에피택셜 층(9) 중에 형성되어 있는 점이다.
MOS트랜지스터는, 아날로그 특성의 개선을 위해 바이폴라 트랜지스터와 조합되어 사용되는 경우가 있다. 그와 같은 경우, P형 실리콘 기판(1) 상에 소정의 농도를 갖는 N형 에피택셜층(9)이 형성될 수도 있다. 도2의 예에서는, 그와 같은 N형 에피택셜층(9)의 표면에, 이 층(9)의 농도와는 다른 농도를 갖는 N형 드리프트 영역(2)가 형성되어 있다. 그 외는, 제1 실시 형태와 같은 공정으로 제작되고, 동일한 구성으로 되어 있다. 따라서, 온-상태 저항의 감소 효과도 동일하게 얻어지고, 내압이 저하하지도 않는다.
또한, N형 에피택셜층(9)가 제공되는 것에 의해 소자 설계의 자유도가 증대한다.
또한, N형 에피택셜층(9)의 농도가 드리프트 영역의 농도로서 적합하면, N형
에피택셜층(9)를 그대로 N형 드리프트 영역으로서 사용할 수 있다.
상기 횡형 2중 확산형 MOS트랜지스터의 각 영역의 도전형을 반대로 하여도, 드레인 확산영역을 깊게 형성하는 것에 의한 온-상태 저항의 감소 효과는 동일하게 얻어진다.
(제3 실시 형태)
도3은, 본 발명의 제3 실시 형태로 되는 횡형 2중 확산 MOS트랜지스터의 단면도를 나타내고 있다. 또한, 도1의 구성 요소와 같은 구성 요소에는 같은 부호를 첨부하고 있다. 도1에 있어서와 같이, 배선이나 필드막, 보호막은 도시를 생략하고 있다.
본 횡형 2중 확산MOS 트랜지스터는, 제1 및 제2 실시 형태와는 달리, 드레
인 확산 영역(7)이 2개의 다른 농도 분포를 갖는 얕은 확산 부분(7a), 깊은 확산 부분(7b)으로 구성되어 있다. 얕은 확산 부분(7a)은 비소를 사용하여 얕게 형성되고, 소스 확산 영역(6)과 동시에 또한 게이트 전극(5)에 대해 자기 정합적으로 형성된다. 깊은 확산 부분(7b)은 인을 사용하여 깊게 형성되고, 소스 확산 영역(6)의 피크 농도의 1/1000 이상의 농도로 소스 확산 영역(6)보다 깊은 위치를 점하고 있다.
본 횡형 2중 확산 MOS트랜지스터는, 제1 및 제2 실시 형태와 같이 소스확산영역(6)의 피크 농도의 1/1000 이상의 농도로 소스 확산 영역(6)보다도 깊은 위치를 점하는 깊은 확산 부분(7b)을 갖는 것으로, 온-상태 저항의 저감 효과를 얻을 수 있다.
또한, 본 횡형 2중 확산 MOS트랜지스터는, 다음과 같은 이점을 갖는다.
도4는, 이온 주입을 행하여 드레인 확산 영역(7)(즉, 확산 부분 7a,7b)를 형성할 때, N형 불순물로서의 비소, 인 모두 통상의 주입 에너지(예를 들면 150 kev)를 사용한 경우의, 도3에 있어서의 Ⅹ-Ⅹ선에 따른 농도 프로파일을 나타내고 있다. 도면에서, Al이 비소의 농도, Bl이 인의 농도를 각각 나타내고 있다. 깊은 확 산 부분(7b)을 형성하기 위해서는 고온 열처리를 길게 할 필요가 있지만, 상술한 열처리시에는 횡방향으로도 확산이 진행하여 내압이 저하하기 때문에, 너무 긴 열처리를 행할 수 없으며, 확산 깊이에 한계가 있다.
이를 해결하는 방법으로서 제1 실시 형태에서도 조금 기술한 바와 같이, 드레인 확산영역(7)의 깊은 확산 부분(7b)을 형성하기 위한 불순물(인)을 고에너지(가속 에너지 500 keV 이상)으로 주입하는 것이 고려된다. 이 고에너지 주입법에서는 고에너지로 인이 깊게 주입되기 때문에 적은 열처리를 요하며, 그 결과, 인의 횡방향으로의 확산 넓이도 억제할 수 있다. 단, 고에너지 주입을 사용한 경우, 인의 농도 프로파일은 도5에 B2로 나타낸 바와 같은 반도체층 표면에서의 농도가 낮은 것으로 된다. 이 때문에, 접촉 저항의 증대가 우려된다. 따라서, 역으로 에너지가 지나치게 높아도 접촉 저항의 문제가 있기 때문에, 1.5 MeV 정도까지가 바람직하다. 또한, 본 실시 형태와 같이 드레인 확산 영역(7)을, 인에 의한 깊은 확산부분(7b)과 비소에 의한 얕은 확산 부분(7a)의 2개의 구성으로 하여, 드레인 확산영역(7)의 표면농도의 저하를 억제하는 것이 바람직하다. 이에 의해, 드레인 확산 영역(7)의 표면농도의 저하에 의한 접촉 저항의 증대는 발생하지 않게 된다. 또한, 비소에 의한 얕은 확산 부분(7a)은, 소스확산 영역(6)과 동시에 형성할 수 있기 때문에, 코스트 증가 없이 형성할 수 있다.
또한, 상기한 바와 같이 얕은 확산 부분(7a)을 형성하는 것은, 설비나 코스트의 관계상, 고에너지의 주입을 행하지 않고, 깊은 확산 부분(7b)의 농도를 억제하여 횡방향 확산을 억제하는 경우 등에도 유효하다.
또한, 상기 횡형 2중 확산형 MOS트랜지스터의 각 영역의 도전형을 반대로 하여도, 드레인 확산 영역을 깊게 형성하는 것에 의한 온-상태 저항의 저감 효과는 동등하게 얻어진다.
상술한 각 실시 형태에서는, 반도체 기판으로서 실리콘 기판, 불순물로서 비소, 인을 사용했지만, 이에 한정되는 것은 아니고, 반도체 제조에 사용되고 있는 여러가지 재료를 사용할 수 있다. 또한, 본 발명은, 화합물 반도체를 사용한 횡형 2중 확산형 MOS 트랜지스터에도 널리 적용할 수 있다.
상기한 바와 같이, 본 발명은, 고내압 및 낮은 온-상태 저항 특성을 갖는 횡형 2중 확산형 MOS트랜지스터를 용이하게 제공할 수 있다.

Claims (11)

  1. 제2도전형의 반도체 기판상에 제공된 제1도전형의 드리프트 영역;
    상기 드리프트 영역내의 표면에 형성된 제2도전형의 보디 확산 영역;
    상기 보디 확산 영역의 부위로부터 이 확산 영역의 외측에 위치된 상기 드리프트 영역의 부위까지 커버하는 위치에, 절연막을 개재하여 형성된 게이트 전극; 및
    상기 게이트 전극의 양측에 상당하는 상기 보디 확산 영역의 상부 및 상기 드리프트 영역의 상부에 각각 형성된 제1도전형의 소스 확산 영역 및 제1도전형의 드레인 확산 영역을 구비하고,
    상기 드레인 확산 영역은, 상기 소스 확산 영역의 피크 농도의 1/1000 이상 1 이하의 농도로 상기 소스확산 영역보다도 깊게 위치되는 깊은 확산 부분을 포함하는 것을 특징으로 하는 횡형 2중 확산형 MOS트랜지스터.
  2. 제1항에 있어서, 상기 반도체 기판상에 제공되고 제1도전형의 소정 농도를 갖는 반도체층을 더 구비하고,
    상기 드리프트 영역은, 상기 반도체층, 또는 상기 반도체층상에 형성되고 상기 소정 농도와는 다른 농도를 갖는 영역으로 이루어지는 것을 특징으로 하는 횡형 2중 확산형 MOS트랜지스터.
  3. 삭제
  4. 제1항에 있어서,
    상기 드레인 확산 영역은 적어도 2개의 다른 확산 부분으로 구성되고,
    상기 확산 부분의 적어도 하나가 상기 깊은 확산 부분을 이루는 것을 특징으로 하는 횡형 2중 확산형 MOS트랜지스터.
  5. 제4항에 있어서,
    상기 2개의 확산 부분 중 일방의 확산 부분을 규정하는 불순물은 비소이고, 타방의 확산부분을 규정하는 불순물은 인인 것을 특징으로 하는 횡형 2중 확산형 MOS트랜지스터.
  6. 제4항에 있어서,
    상기 드레인 확산 영역의 확산 깊이가 상기 보디 확산 영역의 확산 깊이와 동등한 것을 특징으로 하는 횡형 2중 확산형 MOS트랜지스터.
  7. 제4항에 있어서,
    상기 드레인 확산 영역의 확산 깊이가 1μm 내지 3μm의 범위에 있는 것을 특징으로 하는 횡형 2중 확산형 MOS트랜지스터.
  8. 삭제
  9. 제4항에 기재된 횡형 2중 확산형 MOS트랜지스터를 제조하는 횡형 2중 확산형 MOS트랜지스터의 제조 방법으로,
    상기 드레인 확산 영역을 형성하는 상기 2개의 확산 부분의 일방이 상기 소스 확산 영역과 동시에 형성되는 것을 특징으로 하는 횡형 2중 확산형 MOS트랜지스터의 제조 방법.
  10. 제1항에 기재된 횡형 2중 확산형 MOS트랜지스터를 제조하는 횡형 2중 확산형 MOS트랜지스터의 제조 방법으로,
    상기 드레인 확산 영역의 상기 깊은 확산 부분이, 고에너지의 이온 주입법을 사용하여 형성되는 것을 특징으로 하는 횡형 2중 확산형 MOS트랜지스터의 제조 방법.
  11. 제10항에 있어서,
    상기 고에너지는 500 keV 내지 1.5 MeV의 범위에 있는 것을 특징으로 하는 횡형 2중 확산형 MOS트랜지스터의 제조 방법.
KR1020060004903A 2005-01-18 2006-01-17 횡형 2중 확산형 ｍｏｓ트랜지스터 및 그 제조 방법 KR100721043B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00009993 2005-01-18
JP2005009993A JP2006202810A (ja) 2005-01-18 2005-01-18 横型二重拡散型ｍｏｓトランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20060083903A KR20060083903A (ko) 2006-07-21
KR100721043B1 true KR100721043B1 (ko) 2007-05-25

Family

ID=36683005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060004903A KR100721043B1 (ko) 2005-01-18 2006-01-17 횡형 2중 확산형 ｍｏｓ트랜지스터 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7245243B2 (ko)
JP (1) JP2006202810A (ko)
KR (1) KR100721043B1 (ko)
CN (1) CN100472808C (ko)
TW (1) TWI301327B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040256692A1 (en) * 2003-06-19 2004-12-23 Keith Edmund Kunz Composite analog power transistor and method for making the same
US7345341B2 (en) * 2006-02-09 2008-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage semiconductor devices and methods for fabricating the same
US7671411B2 (en) 2006-03-02 2010-03-02 Volterra Semiconductor Corporation Lateral double-diffused MOSFET transistor with a lightly doped source
US7807555B2 (en) * 2007-07-31 2010-10-05 Intersil Americas, Inc. Method of forming the NDMOS device body with the reduced number of masks
US20090090981A1 (en) * 2007-10-05 2009-04-09 Kazuhiro Natsuaki Semiconductor device
CN101447433B (zh) * 2007-11-27 2010-05-26 上海华虹Nec电子有限公司 双扩散场效应晶体管制造方法
US7999318B2 (en) * 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
CN101958346B (zh) * 2009-07-16 2012-07-11 中芯国际集成电路制造(上海)有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法
KR101128694B1 (ko) * 2009-11-17 2012-03-23 매그나칩 반도체 유한회사 반도체 장치
CN103515240A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种横向扩散场效应晶体管结构和制作方法
KR101941295B1 (ko) * 2013-08-09 2019-01-23 매그나칩 반도체 유한회사 반도체 소자
JP6455023B2 (ja) * 2014-08-27 2019-01-23 セイコーエプソン株式会社 半導体装置及びその製造方法
US9583612B1 (en) * 2016-01-21 2017-02-28 Texas Instruments Incorporated Drift region implant self-aligned to field relief oxide with sidewall dielectric
TWI637180B (zh) * 2017-04-21 2018-10-01 世界先進積體電路股份有限公司 測量半導體裝置之橫向擴散長度的方法
CN111477680A (zh) * 2020-04-23 2020-07-31 西安电子科技大学 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法
CN111477681A (zh) * 2020-04-23 2020-07-31 西安电子科技大学 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980073667A (ko) * 1997-03-18 1998-11-05 문정환 모스 전계효과 트랜지스터(mos fet)구조 및 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4294002A (en) * 1979-05-21 1981-10-13 International Business Machines Corp. Making a short-channel FET
US5844842A (en) * 1989-02-06 1998-12-01 Hitachi, Ltd. Nonvolatile semiconductor memory device
JPH08167720A (ja) 1994-12-15 1996-06-25 Matsushita Electric Works Ltd 半導体装置
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
JPH10506503A (ja) 1995-07-19 1998-06-23 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Ｈｖ−ｌｄｍｏｓｔ型の半導体装置
KR100267395B1 (ko) 1997-12-19 2000-10-16 김덕중 이중-확산 모스 트랜지스터 및 그 제조방법
JPH11251597A (ja) 1998-02-27 1999-09-17 Denso Corp 半導体装置
JPH11340454A (ja) 1998-05-28 1999-12-10 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000332247A (ja) 1999-03-15 2000-11-30 Toshiba Corp 半導体装置
US6683349B1 (en) * 1999-10-29 2004-01-27 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
EP1220323A3 (en) * 2000-12-31 2007-08-15 Texas Instruments Incorporated LDMOS with improved safe operating area
US6570213B1 (en) * 2002-02-08 2003-05-27 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell and its contactless NOR-type memory array
JP2003309257A (ja) 2002-04-17 2003-10-31 Sanyo Electric Co Ltd Ｍｏｓ半導体装置の製造方法
JP2005093696A (ja) 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型ｍｏｓトランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980073667A (ko) * 1997-03-18 1998-11-05 문정환 모스 전계효과 트랜지스터(mos fet)구조 및 제조방법

Also Published As

Publication number Publication date
CN1815757A (zh) 2006-08-09
TWI301327B (en) 2008-09-21
TW200633220A (en) 2006-09-16
US7245243B2 (en) 2007-07-17
US20060157781A1 (en) 2006-07-20
JP2006202810A (ja) 2006-08-03
CN100472808C (zh) 2009-03-25
KR20060083903A (ko) 2006-07-21

Similar Documents

Publication Publication Date Title
KR100721043B1 (ko) 횡형 2중 확산형 ｍｏｓ트랜지스터 및 그 제조 방법
KR100781213B1 (ko) 횡형 2중 확산형 전계 효과 트랜지스터 및 그를 구비한집적회로
US7238987B2 (en) Lateral semiconductor device and method for producing the same
US8125023B2 (en) Vertical type power semiconductor device having a super junction structure
KR101145558B1 (ko) 비대칭 헤테로―도핑된 고―전압ｍｏｓｆｅｔ（ａｈ２ｍｏｓ）
US6946705B2 (en) Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device
US7514329B2 (en) Robust DEMOS transistors and method for making the same
US5591657A (en) Semiconductor apparatus manufacturing method employing gate side wall self-aligning for masking
TWI388011B (zh) 半導體裝置及其形成方法
EP0718892B1 (en) Semiconductor device including insulated gate bipolar transistor and method of fabricating the same
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
US6215138B1 (en) Semiconductor device and its fabrication method
KR20040068848A (ko) 집적 반도체장치 및 그 제조방법
CN108807541B (zh) 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件
US7579651B2 (en) Semiconductor device
JP2008509545A (ja) 高圧ｎｍｏｓトランジスタおよび製造方法
US9324861B2 (en) Semiconductor device
US7696061B2 (en) Semiconductor device and method for manufacturing same
JP4990140B2 (ja) パワー半導体デバイス
JP3259330B2 (ja) 半導体装置の製造方法
JP4800566B2 (ja) 半導体装置及びその製造方法
KR20010074938A (ko) 열전자 주입이 감소된 고전력 ｒｆ 전계효과 트랜지스터의제조 방법 및 구조
CN114388612A (zh) 半导体装置及半导体装置的制造方法
KR100370957B1 (ko) 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및그 제조방법
CN216871980U (zh) 金属-氧化物半导体场效应晶体管结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee