JP2006202810A - 横型二重拡散型ｍｏｓトランジスタおよびその製造方法 - Google Patents

横型二重拡散型ｍｏｓトランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2006202810A
JP2006202810A JP2005009993A JP2005009993A JP2006202810A JP 2006202810 A JP2006202810 A JP 2006202810A JP 2005009993 A JP2005009993 A JP 2005009993A JP 2005009993 A JP2005009993 A JP 2005009993A JP 2006202810 A JP2006202810 A JP 2006202810A
Authority
JP
Japan
Prior art keywords
diffusion
mos transistor
diffusion region
lateral double
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005009993A
Other languages
English (en)
Inventor
Takahiro Takimoto
貴博 瀧本
Toshihiko Fukushima
稔彦 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005009993A priority Critical patent/JP2006202810A/ja
Priority to TW095101415A priority patent/TWI301327B/zh
Priority to US11/332,164 priority patent/US7245243B2/en
Priority to KR1020060004903A priority patent/KR100721043B1/ko
Priority to CNB200610005451XA priority patent/CN100472808C/zh
Publication of JP2006202810A publication Critical patent/JP2006202810A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 高耐圧で、かつ低オン抵抗特性をもつ横型二重拡散型ＭＯＳトランジスタを提供する。
【解決手段】 第２導電型の半導体基板１上に設けられた第１導電型のドリフト領域２と、その表面に形成された第２導電型のボディ拡散領域３を備える。ボディ拡散領域上からこの拡散領域の外側のドリフト領域上まで覆う位置に、絶縁膜４を介して形成されたゲート電極５を備える。ゲート電極の両側に相当するボディ拡散領域の表面、ドリフト領域の表面にそれぞれ形成された第１導電型のソース拡散領域６、第１導電型のドレイン拡散領域７を備える。ドレイン拡散領域７は、ソース拡散領域６のピーク濃度の１／１０００以上の濃度でソース拡散領域よりも深い位置を占める深拡散部分を含む。
【選択図】図１

Description

この発明は、横型二重拡散型ＭＯＳトランジスタおよびその製造方法に関し、特に高耐圧で低オン抵抗特性をもつ横型二重拡散型ＭＯＳトランジスタおよびその製造方法に関する。
近年、電子機器が多機能化されるのに伴い、それに使用される半導体装置は多様化し、高耐圧化、大電力化、小型化、低消費電力化が要求されている。低消費電力化を達成するためにはオン抵抗が低いトランジスタが必要である。
図６は、一般的な横型二重拡散型ＭＯＳトランジスタの構造を示している。この横型二重拡散型ＭＯＳトランジスタは、この例ではＮチャネル型ＭＯＳトランジスタであり、Ｐ型シリコン基板１０１上に形成されたドリフト領域としての低濃度Ｎウェル拡散領域１０２を備えている。低濃度Ｎウェル拡散領域１０２内の表面には、チャネルを形成するためのＰボディ拡散領域１０３が形成されている。Ｐボディ拡散領域１０３上からこの拡散領域の外側のＮウェル拡散領域１０２上まで覆う位置に、ゲート酸化膜１０４を介してゲート電極１０５が設けられている。ゲート電極１０５の両側に相当するＰボディ拡散領域１０３の表面、Ｎウェル拡散領域１０２の表面にそれぞれＮ＋ソース拡散領域１０６、Ｎ＋ドレイン拡散領域１０７が形成されている。Ｐボディ拡散領域１０３の内、ゲート電極５の直下で、かつＮ＋ソース拡散領域１０６とＮウェル拡散領域１０２とで挟まれた領域がチャネルとなる。また、Ｐボディ拡散領域１０３は、Ｐ＋バックゲート拡散領域１０８および図示しない配線を介してＮ＋ソース拡散領域１０６と短絡しており、これにより寄生ＮＰＮが動作することを防いでいる。
上記横型二重拡散型ＭＯＳトランジスタは特に高耐圧で低オン抵抗であることが要求される。耐圧は、Ｐボディ拡散領域１０３とＮ＋ドレイン拡散領域１０７との間の横方向の距離（ドリフト領域の長さ）や、Ｎウェル拡散領域１０２の濃度により決まる。つまり、ドリフト領域が長く、かつＮウェル拡散領域１０２の濃度が低いほど耐圧が高い。しかし、もう一つの必要性能である低オン抵抗化のためには、ドリフト領域が短く、かつＮウェル拡散領域１０２の濃度が高い必要がある。この結果、耐圧とオン抵抗はトレードオフの関係にある。また小型化が要求されることからも、ドリフト領域を長くして耐圧を高くする選択は受け入れがたい。
これに対して、図７に示すような比較的一般的に用いられるＤＤＤ（Double Diffused Drain；二重拡散ドレイン）構造や図８に示すような構造が特許文献１（特開平１１−３４０４５４号公報）にて提案されている。なお、図６中の構成要素と対応する図７、図８中の構成要素には、それぞれ１００、２００ずつ増加した符号を付している。図７、図８に示す構造は、それぞれＮ＋ドレイン拡散領域２０７、３０７の周りを取り囲むように、Ｎ拡散領域（Ｎウェル拡散領域２０２、３０２の濃度よりは高く、かつＮ＋ドレイン拡散領域２０７、３０７の濃度よりは低い濃度をもつ）２０９、３０９を設けたものである。これらの構造では、ドリフト領域のうち横方向に関してＮ＋ドレイン拡散領域２０７、３０７近傍部分の濃度を高めているため、図６の構造に比べてオン抵抗はやや低くなるものの、やはり耐圧は低下する。
特開平１１−３４０４５４号公報
そこで、この発明の課題は、横型二重拡散型ＭＯＳトランジスタであって、高耐圧で、かつ低オン抵抗特性をもつものを提供することにある。
上記課題を解決するため、この発明の横型二重拡散型ＭＯＳトランジスタは、
第２導電型の半導体基板上に設けられた第１導電型のドリフト領域と、
上記ドリフト領域内の表面に形成された第２導電型のボディ拡散領域と、
上記ボディ拡散領域上からこの拡散領域の外側の上記ドリフト領域上まで覆う位置に、絶縁膜を介して形成されたゲート電極と、
上記ゲート電極の両側に相当する上記ボディ拡散領域の表面、上記ドリフト領域の表面にそれぞれ形成された第１導電型のソース拡散領域、第１導電型のドレイン拡散領域とを備え、
上記ドレイン拡散領域は、上記ソース拡散領域のピーク濃度の１／１０００以上の濃度で上記ソース拡散領域よりも深い位置を占める深拡散部分を含むことを特徴とする。
ここで、拡散領域の「濃度」とは、その拡散領域の導電型（Ｎ型またはＰ型）を定める不純物の濃度を指す。
拡散領域の「ピーク濃度」とは、その拡散領域の濃度が空間的分布を有する場合の濃度の最大値を指す。
この発明の横型二重拡散型ＭＯＳトランジスタでは、上記ドレイン拡散領域は、上記ソース拡散領域のピーク濃度の１／１０００以上の濃度で上記ソース拡散領域よりも深い位置を占める深拡散部分を含む。これにより、動作時に、上記ソース拡散領域とドレイン拡散領域との間の電流パスが上記ドレイン拡散領域側で従来例（図６のもの）に比して深さ方向に広がって、オン抵抗が低減される。一方、ドリフト領域については、その長さおよび濃度を従来例（図６のもの）と実質的に同じに設定すれば、耐圧は低下しない。したがって、高耐圧で、かつ低オン抵抗特性をもつ横型二重拡散型ＭＯＳトランジスタが実現される。
上記ドリフト領域は、上記ゲート電極の直下で横方向に関して上記ボディ拡散領域の濃度分布と上記ドレイン拡散領域の濃度分布（高濃度拡散の濃度分布）とに挟まれた範囲で、一定の濃度を有するのが望ましい。
また、上記第１導電型のドリフト領域は必ずしも第２導電型の半導体基板上に直接形成される必要はなく、第２導電型の半導体基板上に形成された第１導電型の半導体層、例えばエピタキシャル層などの表面に形成されたものであってもよい。
そこで、一実施形態の横型二重拡散型ＭＯＳトランジスタは、
上記半導体基板上に設けられた第１導電型で所定の濃度をもつ半導体層を備え、
上記ドリフト領域は、上記半導体層、または、上記半導体層の表面に形成された上記濃度とは異なる濃度をもつ領域からなることを特徴とする。
この一実施形態の横型二重拡散型ＭＯＳトランジスタによれば、素子設計の自由度が増す。
一実施形態の横型二重拡散型ＭＯＳトランジスタは、上記ドレイン拡散領域の表面濃度が第１導電型のドリフト領域の表面濃度の１０倍以上であることを特徴とする。
この一実施形態の横型二重拡散型ＭＯＳトランジスタでは、上記ドレイン拡散領域の表面濃度が第１導電型のドリフト領域の表面濃度の５０倍以上であるから、上記ドレイン拡散領域を定める不純物を比較的少ない熱処理にて深く拡散することができる。したがって、上記ドレイン拡散領域の上記深拡散部分が容易に形成される。
一実施形態の横型二重拡散型ＭＯＳトランジスタでは、
上記ドレイン拡散領域が少なくとも二つの異なる拡散部分から成り、
上記拡散部分の少なくとも一つが上記深拡散部分を成すことを特徴とする。
この一実施形態の横型二重拡散型ＭＯＳトランジスタでは、上記ドレイン拡散領域を少なくとも二つの異なる拡散部分で構成しているので、上記深拡散部分が容易に形成される。
一実施形態の横型二重拡散型ＭＯＳトランジスタでは、上記二つの拡散部分のうち一方の拡散部分を定める不純物は砒素（Ａｓ）であり、他方の拡散部分を定める不純物はリン（Ｐ）であることを特徴とする。
この一実施形態の横型二重拡散型ＭＯＳトランジスタは、容易に製造される。つまり、通常ソース拡散は砒素（Ａｓ）で形成され、拡散深さも浅い。従って、上記一方の拡散部分はソース拡散と同時に形成することができ、製造コストが増加しない。また上記他方の拡散部分は拡散係数の大きいリン（Ｐ）を使用することにより、より少ない熱処理にて深く拡散することができる。したがって、上記他方の拡散部分によって上記深拡散部分を容易に構成することができる。この結果、この一実施形態の横型二重拡散型ＭＯＳトランジスタは、容易に製造される。
一実施形態の横型二重拡散型ＭＯＳトランジスタは、上記ドレイン拡散領域の拡散深さが上記ボディ拡散領域の拡散深さと同等であることを特徴とする。
ここで、或る拡散領域の「拡散深さ」は、その拡散領域の導電型が半導体層表面から深さ方向に連続する距離を意味する。
この一実施形態の横型二重拡散型ＭＯＳトランジスタでは、上記ドレイン拡散領域の拡散深さが上記ボディ拡散領域の拡散深さと同等であるから、動作時に、上記ソース拡散領域とドレイン拡散領域との間の電流パスが上記ドレイン拡散領域側で深さ方向に十分に広がって、オン抵抗が低減される。また、上記ドレイン拡散領域の拡散深さが必要以上に深すぎることがないので、不純物拡散のための熱処理が少なくて済む。
一実施形態の横型二重拡散型ＭＯＳトランジスタは、上記ドレイン拡散領域の拡散深さが１μｍ乃至３μｍの範囲内であることを特徴とする。
この一実施形態の横型二重拡散型ＭＯＳトランジスタでは、上記ドレイン拡散領域の拡散深さが１μｍ乃至３μｍの範囲内であれば、一般的なボディ拡散領域の拡散深さと同程度である。したがって、上記ソース拡散領域とドレイン拡散領域との間の電流パスが上記ドレイン拡散領域側で深さ方向に十分に広がって、オン抵抗が低減される。また、上記ドレイン拡散領域の拡散深さが必要以上に深すぎることがないので、不純物拡散のための熱処理が少なくて済む。
一実施形態の横型二重拡散型ＭＯＳトランジスタは、上記ドレイン拡散領域の上記深拡散部分のピーク濃度が１×１０１９ｃｍ−３以上であることを特徴とする。
この一実施形態の横型二重拡散型ＭＯＳトランジスタでは、上記深拡散部分のピーク濃度が１×１０１９ｃｍ−３以上であるから、動作時に、上記ソース拡散領域とドレイン拡散領域との間の電流パスが上記ドレイン拡散領域側で従来例（図６のもの）に比して深さ方向に確実に広がって、オン抵抗が低減される。
この発明の横型二重拡散型ＭＯＳトランジスタの製造方法は、上記横型二重拡散型ＭＯＳトランジスタを製造する横型二重拡散型ＭＯＳトランジスタの製造方法であって、上記ドレイン拡散領域を成す上記二つの拡散部分の一方が上記ソース拡散領域と同時に形成されることを特徴とする。
この発明の横型二重拡散型ＭＯＳトランジスタでは、上記ドレイン拡散領域を成す上記二つの拡散部分の一方が上記ソース拡散領域と同時に形成される。したがって、それらが別々に形成される場合に比して、製造工程が簡素化される。また、上記二つの拡散部分のうち他方の拡散部分を形成して上記深拡散部分とするとき、表面濃度に関する制限がなくなる。したがって、上記深拡散部分の濃度調整が容易になる。これらの結果、横型二重拡散型ＭＯＳトランジスタが容易に製造される。
別の局面では、この発明の横型二重拡散型ＭＯＳトランジスタの製造方法は、上記横型二重拡散型ＭＯＳトランジスタを製造する横型二重拡散型ＭＯＳトランジスタの製造方法であって、上記ドレイン拡散領域の上記深拡散部分を高エネルギのイオン注入法を用いて形成することを特徴とする。
ここで「高エネルギ」のイオン注入法とは、５００ｋｅＶ以上の加速エネルギで不純物をイオン注入することを意味する。
この発明の横型二重拡散型ＭＯＳトランジスタの製造方法によれば、高エネルギのイオン注入法によって不純物が深く注入されるので、不純物拡散のための熱処理が少なくて済み、上記ドレイン拡散領域の上記深拡散部分が容易に形成される。したがって、スループットが向上して生産性が高まる。また、上記ドレイン拡散領域の横方向拡散が抑えられる。したがって、横型二重拡散型ＭＯＳトランジスタが容易に製造される。横型二重拡散型ＭＯＳトランジスタを得ることができる。
また、上記高エネルギは５００ｋｅＶ乃至１．５ＭｅＶの範囲内であるのが望ましい。
以下、この発明を図示の実施の形態により詳細に説明する。
なお、以下の実施形態では、第１導電型がＮ型、第２導電型がＰ型の例について説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態となる横型二重拡散ＭＯＳトランジスタの断面構造を示している。この横型二重拡散型ＭＯＳトランジスタは、この例ではＮチャネル型ＭＯＳトランジスタであり、Ｐ型基板１上に形成されたドリフト領域としての低濃度Ｎウェル拡散領域２を備えている。低濃度Ｎウェル拡散領域２内の表面には、チャネルを形成するためのＰボディ拡散領域３が形成されている。Ｐボディ拡散領域３上からこの拡散領域の外側のＮウェル拡散領域２上まで覆う位置に、絶縁膜としてのゲート酸化膜４を介してゲート電極５が設けられている。ゲート電極５の両側に相当するＰボディ拡散領域３の表面、Ｎウェル拡散領域２の表面にそれぞれＮ＋ソース拡散領域６、Ｎ＋ドレイン拡散領域７が形成されている。Ｐボディ拡散領域３の内、ゲート電極５の直下で、かつＮ＋ソース拡散領域６とＮウェル拡散領域２とで挟まれた領域がチャネルとなる。また、Ｐボディ拡散領域３は、Ｐ＋バックゲート拡散領域８および図示しない配線を介してＮ＋ソース拡散領域６と短絡している。これにより寄生ＮＰＮが動作することを防いでいる。その他の配線やフィールド膜、保護膜については、簡単のため説明を省略する。
詳しくは後述するが、この横型二重拡散型ＭＯＳトランジスタは、ドレイン拡散領域７が、ソース拡散領域６のピーク濃度の１／１０００以上の濃度をもち、かつソース拡散領域６よりも深い位置を占める深拡散部分７ｂを有する点に特徴がある。
この横型二重拡散型ＭＯＳトランジスタは、次のようにして製造される。
まず、Ｐ型＜１００＞基板１の表面に、Ｎ型不純物としてのリンを約１×１０１３ａｔｏｍｓ／ｃｍ２程度イオン注入した後、１２００℃、４００分間の熱処理（ドライブ・イン）を行って、Ｎ型ドリフト領域２を形成する。その後、Ｎ型ドリフト領域２の表面に、Ｐ型不純物としてのボロンを約１×１０１３ａｔｏｍｓ／ｃｍ２程度イオン注入することにより、チャネルとなるＰ型ボディ拡散領域３を形成する。
次に、基板表面に、ゲート酸化膜４としてシリコン酸化膜を厚さ約３０ｎｍ形成する。続いて、そのゲート酸化膜４上にポリシリコンを形成し、このポリシリコンをパターン加工してゲート電極５とする。このとき、ゲート電極５は、Ｐボディ拡散領域３とＮウェル拡散領域２とにまたがる位置に形成する。動作時には、Ｐ型ボディ拡散領域３のうちゲート電極５が重なっている部分がチャネルとなる。
次に、ゲート電極５に対してＰ型ボディ拡散領域３の反対側の領域に自己整合的に、Ｎ型不純物としてのリンを約６×１０１５ａｔｏｍｓ／ｃｍ２程度イオン注入した後、１０００℃、６０分間のアニールを行って、ドレイン拡散領域７を形成する。このとき、ドレイン拡散領域７の深さはＰ型ボディ拡散領域３と同程度の拡散深さである約１．５μｍ〜２．０μｍ程度、ドレイン拡散領域７の表面濃度は約２×１０１９ｃｍ−３とする。
次に、Ｐ型ボディ拡散領域３の表面にゲート電極に対して自己整合的に、Ｎ型不純物としてのリンを約４×１０１５ａｔｏｍｓ／ｃｍ２程度イオン注入して、ソース拡散領域６を形成する。このとき、ソース拡散領域６の深さは約０．２μｍ程度、ソース拡散領域６の表面濃度は約１×１０２０ｃｍ−３とする。
最後に、Ｐ型ボディ拡散領域３のバックゲートを取るために、ソース拡散領域６に沿った位置にＰ＋バックゲート拡散領域８を形成し、ソース拡散領域６とＰ＋バックゲート拡散領域８とを図示しない配線にて短絡する。
既述のように、この横型二重拡散型ＭＯＳトランジスタの特徴は、ドレイン拡散領域７が、ソース拡散領域６のピーク濃度の１／１０００以上の濃度でソース拡散領域６よりも深い位置を占める深拡散部分７ｂを有する点にある。一方、ドリフト領域については、その長さ（Ｐボディ拡散領域３とＮ＋ドレイン拡散領域７との間の横方向の距離）および濃度は、従来例（図６のもの）とほぼ同じに設定されている。
通常の横型二重拡散型ＭＯＳトランジスタの製造プロセスでは、ドレイン拡散領域とソース拡散領域はロジック部のＭＯＳトランジスタのソース／ドレイン拡散領域と兼用されるため、それらと同時にイオン注入にて形成され、かつ横方向への拡散を抑制するため、不純物として砒素が用いられることが多い。砒素はリンに比べて拡散速度が遅く、拡散深さが０．２μｍ以下程度しかない。このため、ドレイン電流はほぼごく表面にしか流れずオン抵抗が高い。しかし、本発明の横型二重拡散型ＭＯＳトランジスタでは、ドレイン拡散領域７の拡散深さが十分に深く約１．５μｍ以上になっているので、動作時にドレイン電流の流れるパスが深さ方向に広がる。したがって、ドリフト領域の長さおよび濃度が従来例（図６のもの）と実質的に同じ条件下でもドレイン電流が多く流れることになり、オン抵抗が低減される。
また、本発明の横型二重拡散型ＭＯＳトランジスタでは、ドレイン拡散領域７の形成には砒素ではなくリンを使用している。上述のようにリンは砒素よりも拡散速度が速いため、ドレイン拡散領域７の拡散深さをより少ない熱処理で所望の深さにすることができる。したがって、スループットを向上でき、生産性が向上する。
上記ドレイン拡散領域７の拡散深さは深ければ深いほどよい訳ではなく、Ｐ型ボディ拡散領域３の深さと同等の約１μｍ〜３μｍ程度にするのが望ましい。１μｍ以上にする理由は、上述のようにオン抵抗低減のためである。また、３μｍ以下にする理由は、ドレイン拡散領域７の拡散深さをチャネルより極端に深くしてもキャリアは一度抵抗の高い深い方向へ移動して高濃度のドレイン拡散領域７に達することはなく、オン抵抗低減に寄与しないためである。しかも、あまり深く形成すると次の二つのデメリットも生ずる。一つ目は、拡散領域を深く形成するには熱処理を長くしなければならないため、ドレイン拡散領域７を形成するのに手間がかかり、この結果、スループットが悪くなり生産性が悪くなる、ということである。二つ目は、ドレイン拡散領域７の拡散領域を深く形成する際、不純物が深さ方向に拡散すると同時に横方向へも拡散する。つまり、ドリフト領域へ濃度の高い拡散がせり出してくる。この結果、ドリフト領域が短くなったのと同じとなるため、耐圧が低下する、ということである。
なお、上記熱処理を少なくするためには、ドレイン拡散領域７を形成するための不純物（この例ではリン）の注入エネルギを高くすることが考えられる。ただし、本実施形態のように、ドレイン拡散領域７が単純な濃度分布を持つ場合は、ドレイン拡散領域７の表面濃度が低くなり、接触抵抗が高くなることがあるため、それほど高くすることができない。
また、上記ドレイン拡散領域７の表面濃度は約２×１０１９ｃｍ−３となるように設定している。その理由は、濃度が低すぎると、接触抵抗が高くなるし、ドレイン抵抗も高くなるからである。
なお、上記横型二重拡散型ＭＯＳトランジスタの各領域の導電型を逆にしても、ドレイン拡散領域を深く形成することによるオン抵抗の低減効果は同様に得られる。
（第２の実施形態）
図２は、本発明の第２の実施形態となる横型二重拡散ＭＯＳトランジスタの断面構造を示している。なお、図１中の構成要素と同じ構成要素には同じ符号を付している。図１におけるのと同様に、配線やフィールド膜、保護膜は図示を省略されている。
この横型二重拡散ＭＯＳトランジスタは、第１の実施形態と異なり、Ｐ型シリコン基板１中には形成されておらず、Ｐ型シリコン基板１上に形成されたＮ型エピタキシャル層９中に形成されている点である。
ＭＯＳトランジスタは、アナログ特性改善のためにバイポーラトランジスタと組合せて使用される場合がある。そのような場合、Ｐ型シリコン基板１上に所定の濃度をもつＮ型エピタキシャル層９が形成されることがある。図２の例では、そのようなＮ型エピタキシャル層９の表面に、この層９の濃度とは異なる濃度をもつＮ型ドリフト領域２が形成されている。その点以外は、第１の実施形態と全く同じ工程で作製され、全く同じ構成なっている。したがって、オン抵抗の低減効果も同様に得られるし、耐圧が低下することもない。しかも、Ｎ型エピタキシャル層９が設けられることにより、素子設計の自由度が増す。
なお、Ｎ型エピタキシャル層９の濃度がドリフト領域の濃度として適していれば、Ｎ型エピタキシャル層９をそのままＮ型ドリフト領域として使用することができる。
上記横型二重拡散型ＭＯＳトランジスタの各領域の導電型を逆にしても、ドレイン拡散領域を深く形成することによるオン抵抗の低減効果は同様に得られる。
（第３の実施形態）
図３は、本発明の第３の実施形態となる横型二重拡散ＭＯＳトランジスタの断面図を示している。なお、図１中の構成要素と同じ構成要素には同じ符号を付している。図１におけるのと同様に、配線やフィールド膜、保護膜は図示を省略されている。
この横型二重拡散ＭＯＳトランジスタは、第１および第２の実施形態とは異なり、ドレイン拡散領域７が二つの異なる濃度分布をもつ浅拡散部分７ａ，深拡散部分７ｂから成っている。浅拡散部分７ａは砒素を用いて浅く形成され、ソース拡散領域６と同時にかつゲート電極５に対して自己整合的に形成される。深拡散部分７ｂはリンを用いて深く形成され、ソース拡散領域６のピーク濃度の１／１０００以上の濃度でソース拡散領域６よりも深い位置を占めている。
この横型二重拡散ＭＯＳトランジスタは、第１および第２の実施形態と同様にソース拡散領域６のピーク濃度の１／１０００以上の濃度でソース拡散領域６よりも深い位置を占める深拡散部分７ｂを有しているので、オン抵抗の低減効果を得ることができる。
しかも、この横型二重拡散ＭＯＳトランジスタは、次のような利点を有する。
図４は、イオン注入を行ってドレイン拡散領域７（すなわち拡散部分７ａ，７ｂ）を形成する際に、Ｎ型不純物としての砒素、リンともに通常の注入エネルギ（例えば１５０ｋｅＶ）を用いた場合の、図３におけるＸ−Ｘ線に沿った濃度プロファイルを示している。図中、Ａ１が砒素の濃度、Ｂ１がリンの濃度をそれぞれ示している。深拡散部分７ｂを形成するためには高温熱処理を長くする必要があるが、上述した通り熱処理の際には横方向へも拡散が進み耐圧が低下するため、あまり長い熱処理が行えず、拡散深さに限界がある。
これを解決する方法として第１の実施形態でも少し触れたように、ドレイン拡散領域７の深拡散部分７ｂを形成するための不純物（リン）を高エネルギ（加速エネルギ５００ｋｅＶ以上）で注入することが考えられる。この高エネルギ注入法では高エネルギでリンが深くまで注入されるため熱処理が少なくてよく、その結果、リンの横方向への拡散広がりも抑制できる。ただし、高エネルギ注入を用いた場合、リンの濃度プロファイルは図５中にＢ２で示すような半導体層表面での濃度が低いものとなる。このため、接触抵抗の増大が懸念される。従って、逆にエネルギが高すぎても接触抵抗の問題があるため、１．５ＭｅＶ程度までが望ましい。また、本実施形態のようにドレイン拡散領域７を、リンによる深拡散部分７ｂと砒素による浅拡散部分７ａとの二つで構成して、ドレイン拡散領域７の表面濃度の低下を抑えるのが望ましい。これにより、ドレイン拡散領域７の表面濃度の低下による配線との接触抵抗の増大は発生しなくなる。また、砒素による浅拡散部分７ａは、ソース拡散領域６と同時に形成できるので、コストアップなしに形成できる。
なお、上記のように浅拡散部分７ａを形成することは、設備やコストの関係上、高エネルギ注入を行えず、深拡散部分７ｂの濃度を抑えて横方向拡散を抑制する場合などにも有効である。
また、上記横型二重拡散型ＭＯＳトランジスタの各領域の導電型を逆にしても、ドレイン拡散領域を深く形成することによるオン抵抗の低減効果は同様に得られる。
また、上述の各実施形態では、半導体基板としてシリコン基板、不純物として砒素、リンを用いたが、これに限られるものではなく、半導体製造に用いられている様々な材料を使用できる。また、この発明は、化合物半導体を用いた横型二重拡散型ＭＯＳトランジスタにも広く適用できる。
本発明の第１の実施形態である横型二重拡散型ＭＯＳトランジスタを示す断面図である。 本発明の第２の実施形態である横型二重拡散型ＭＯＳトランジスタを示す断面図である。 本発明の第３の実施形態である横型二重拡散型ＭＯＳトランジスタを示す断面図である。 通常の注入エネルギを用いた場合の、図３の横型二重拡散型ＭＯＳトランジスタのＸ−Ｘ線に沿った濃度プロファイルを示す図である。 高エネルギ注入を用いた場合の、図３の横型二重拡散型ＭＯＳトランジスタのＸ−Ｘ線に沿った濃度プロファイルを示す図である。 従来の一般的な横型二重拡散型ＭＯＳトランジスタを示す断面図である。 従来のＤＤＤ構造を持つ横型二重拡散型ＭＯＳトランジスタを示す断面図である。 特開平１１−３４０４５４号公報で提案された横型二重拡散型ＭＯＳトランジスタを示す断面図である。
符号の説明
１ Ｐ型シリコン基板
２ Ｎ型ドリフト領域
３ Ｐ型ボディ拡散領域
４ ゲート酸化膜
５ ゲート電極
６ Ｎ＋ソース拡散領域
７ Ｎ＋ドレイン拡散領域
８ Ｐ＋バックゲート拡散領域
９ Ｎ型エピタキシャル層

Claims (11)

  1. 第２導電型の半導体基板上に設けられた第１導電型のドリフト領域と、
    上記ドリフト領域内の表面に形成された第２導電型のボディ拡散領域と、
    上記ボディ拡散領域上からこの拡散領域の外側の上記ドリフト領域上まで覆う位置に、絶縁膜を介して形成されたゲート電極と、
    上記ゲート電極の両側に相当する上記ボディ拡散領域の表面、上記ドリフト領域の表面にそれぞれ形成された第１導電型のソース拡散領域、第１導電型のドレイン拡散領域とを備え、
    上記ドレイン拡散領域は、上記ソース拡散領域のピーク濃度の１／１０００以上の濃度で上記ソース拡散領域よりも深い位置を占める深拡散部分を含むことを特徴とする横型二重拡散型ＭＯＳトランジスタ。
  2. 請求項１に記載の横型二重拡散型ＭＯＳトランジスタにおいて、
    上記半導体基板上に設けられた第１導電型で所定の濃度をもつ半導体層を備え、
    上記ドリフト領域は、上記半導体層、または、上記半導体層の表面に形成された上記濃度とは異なる濃度をもつ領域からなることを特徴とする横型二重拡散型ＭＯＳトランジスタ。
  3. 請求項１に記載の横型二重拡散型ＭＯＳトランジスタにおいて、
    上記ドレイン拡散領域の表面濃度が第１導電型のドリフト領域の表面濃度の１０倍以上であることを特徴とする横型二重拡散型ＭＯＳトランジスタ。
  4. 請求項１に記載の横型二重拡散型ＭＯＳトランジスタにおいて、
    上記ドレイン拡散領域が少なくとも二つの異なる拡散部分から成り、
    上記拡散部分の少なくとも一つが上記深拡散部分を成すことを特徴とする横型二重拡散型ＭＯＳトランジスタ。
  5. 請求項４に記載の横型二重拡散型ＭＯＳトランジスタにおいて、
    上記二つの拡散部分のうち一方の拡散部分を定める不純物は砒素であり、他方の拡散部分を定める不純物はリンであることを特徴とする横型二重拡散型ＭＯＳトランジスタ。
  6. 請求項４に記載の横型二重拡散型ＭＯＳトランジスタにおいて、
    上記ドレイン拡散領域の拡散深さが上記ボディ拡散領域の拡散深さと同等であることを特徴とする横型二重拡散型ＭＯＳトランジスタ。
  7. 請求項４に記載の横型二重拡散型ＭＯＳトランジスタにおいて、
    上記ドレイン拡散領域の拡散深さが１μｍ乃至３μｍの範囲内であることを特徴とする横型二重拡散型ＭＯＳトランジスタ。
  8. 請求項１に記載される横型二重拡散型ＭＯＳトランジスタにおいて、
    上記ドレイン拡散領域の上記深拡散部分のピーク濃度が１×１０１９ｃｍ−３以上であることを特徴とする横型二重拡散型ＭＯＳトランジスタ。
  9. 請求項４に記載の横型二重拡散型ＭＯＳトランジスタを製造する横型二重拡散型ＭＯＳトランジスタの製造方法であって、
    上記ドレイン拡散領域を成す上記二つの拡散部分の一方が上記ソース拡散領域と同時に形成されることを特徴とする横型二重拡散型ＭＯＳトランジスタの製造方法。
  10. 請求項１に記載の横型二重拡散型ＭＯＳトランジスタを製造する横型二重拡散型ＭＯＳトランジスタの製造方法であって、
    上記ドレイン拡散領域の上記深拡散部分を高エネルギのイオン注入法を用いて形成することを特徴とする横型二重拡散型ＭＯＳトランジスタの製造方法。
  11. 請求項１０に記載の横型二重拡散型ＭＯＳトランジスタの製造方法において、
    上記高エネルギは５００ｋeＶ乃至１．５ＭeＶの範囲内であることを特徴とする横型二重拡散型ＭＯＳトランジスタの製造方法。
JP2005009993A 2005-01-18 2005-01-18 横型二重拡散型ｍｏｓトランジスタおよびその製造方法 Pending JP2006202810A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005009993A JP2006202810A (ja) 2005-01-18 2005-01-18 横型二重拡散型ｍｏｓトランジスタおよびその製造方法
TW095101415A TWI301327B (en) 2005-01-18 2006-01-13 Lateral double-diffused mos transistor
US11/332,164 US7245243B2 (en) 2005-01-18 2006-01-17 Lateral double-diffused MOS transistor and manufacturing method therefor
KR1020060004903A KR100721043B1 (ko) 2005-01-18 2006-01-17 횡형 2중 확산형 ｍｏｓ트랜지스터 및 그 제조 방법
CNB200610005451XA CN100472808C (zh) 2005-01-18 2006-01-18 横向双扩散的mos晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005009993A JP2006202810A (ja) 2005-01-18 2005-01-18 横型二重拡散型ｍｏｓトランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2006202810A true JP2006202810A (ja) 2006-08-03

Family

ID=36683005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005009993A Pending JP2006202810A (ja) 2005-01-18 2005-01-18 横型二重拡散型ｍｏｓトランジスタおよびその製造方法

Country Status (5)

Country Link
US (1) US7245243B2 (ja)
JP (1) JP2006202810A (ja)
KR (1) KR100721043B1 (ja)
CN (1) CN100472808C (ja)
TW (1) TWI301327B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958346B (zh) * 2009-07-16 2012-07-11 中芯国际集成电路制造(上海)有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法
JP2016046498A (ja) * 2014-08-27 2016-04-04 セイコーエプソン株式会社 半導体装置及びその製造方法
TWI637180B (zh) * 2017-04-21 2018-10-01 世界先進積體電路股份有限公司 測量半導體裝置之橫向擴散長度的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040256692A1 (en) * 2003-06-19 2004-12-23 Keith Edmund Kunz Composite analog power transistor and method for making the same
US7345341B2 (en) * 2006-02-09 2008-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage semiconductor devices and methods for fabricating the same
CN101034671B (zh) 2006-03-02 2010-12-08 沃特拉半导体公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
US7807555B2 (en) * 2007-07-31 2010-10-05 Intersil Americas, Inc. Method of forming the NDMOS device body with the reduced number of masks
US20090090981A1 (en) * 2007-10-05 2009-04-09 Kazuhiro Natsuaki Semiconductor device
CN101447433B (zh) * 2007-11-27 2010-05-26 上海华虹Nec电子有限公司 双扩散场效应晶体管制造方法
US7999318B2 (en) * 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
KR101128694B1 (ko) * 2009-11-17 2012-03-23 매그나칩 반도체 유한회사 반도체 장치
CN103515240A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种横向扩散场效应晶体管结构和制作方法
KR101941295B1 (ko) * 2013-08-09 2019-01-23 매그나칩 반도체 유한회사 반도체 소자
US9583612B1 (en) * 2016-01-21 2017-02-28 Texas Instruments Incorporated Drift region implant self-aligned to field relief oxide with sidewall dielectric
CN111477681A (zh) * 2020-04-23 2020-07-31 西安电子科技大学 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法
CN111477680A (zh) * 2020-04-23 2020-07-31 西安电子科技大学 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4294002A (en) * 1979-05-21 1981-10-13 International Business Machines Corp. Making a short-channel FET
US5844842A (en) * 1989-02-06 1998-12-01 Hitachi, Ltd. Nonvolatile semiconductor memory device
JPH08167720A (ja) 1994-12-15 1996-06-25 Matsushita Electric Works Ltd 半導体装置
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
DE69616013T2 (de) 1995-07-19 2002-06-06 Koninklijke Philips Electronics N.V., Eindhoven Halbleiteranordnung vom hochspannungs-ldmos-typ
KR19980073667A (ko) * 1997-03-18 1998-11-05 문정환 모스 전계효과 트랜지스터(mos fet)구조 및 제조방법
KR100267395B1 (ko) 1997-12-19 2000-10-16 김덕중 이중-확산 모스 트랜지스터 및 그 제조방법
JPH11251597A (ja) 1998-02-27 1999-09-17 Denso Corp 半導体装置
JPH11340454A (ja) 1998-05-28 1999-12-10 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000332247A (ja) 1999-03-15 2000-11-30 Toshiba Corp 半導体装置
US6683349B1 (en) * 1999-10-29 2004-01-27 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
EP1220323A3 (en) * 2000-12-31 2007-08-15 Texas Instruments Incorporated LDMOS with improved safe operating area
US6570213B1 (en) * 2002-02-08 2003-05-27 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell and its contactless NOR-type memory array
JP2003309257A (ja) 2002-04-17 2003-10-31 Sanyo Electric Co Ltd Ｍｏｓ半導体装置の製造方法
JP2005093696A (ja) 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型ｍｏｓトランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958346B (zh) * 2009-07-16 2012-07-11 中芯国际集成电路制造(上海)有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法
JP2016046498A (ja) * 2014-08-27 2016-04-04 セイコーエプソン株式会社 半導体装置及びその製造方法
TWI637180B (zh) * 2017-04-21 2018-10-01 世界先進積體電路股份有限公司 測量半導體裝置之橫向擴散長度的方法

Also Published As

Publication number Publication date
US7245243B2 (en) 2007-07-17
KR100721043B1 (ko) 2007-05-25
CN1815757A (zh) 2006-08-09
TWI301327B (en) 2008-09-21
TW200633220A (en) 2006-09-16
CN100472808C (zh) 2009-03-25
US20060157781A1 (en) 2006-07-20
KR20060083903A (ko) 2006-07-21

Similar Documents

Publication Publication Date Title
JP2006202810A (ja) 横型二重拡散型ｍｏｓトランジスタおよびその製造方法
KR101145558B1 (ko) 비대칭 헤테로―도핑된 고―전압ｍｏｓｆｅｔ（ａｈ２ｍｏｓ）
US6946705B2 (en) Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device
US8330219B2 (en) Semiconductor device with high-voltage breakdown protection
TWI388011B (zh) 半導體裝置及其形成方法
US7986004B2 (en) Semiconductor device and method of manufacture thereof
US7579651B2 (en) Semiconductor device
JP2008091689A (ja) 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路
WO2019242036A1 (zh) 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
US20050253201A1 (en) Semiconductor device and method of manufacture thereof
JP5307966B2 (ja) 半導体装置の製造方法
TWI721140B (zh) 半導體裝置以及半導體裝置的製造方法
US7705399B2 (en) Semiconductor device with field insulation film formed therein
KR102087444B1 (ko) 반도체 소자 및 그 제조방법
JP2014099580A (ja) 半導体装置および半導体装置の製造方法
JP5080032B2 (ja) 半導体集積回路装置
JP4800566B2 (ja) 半導体装置及びその製造方法
JP5399650B2 (ja) 半導体装置
US20120074490A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JPH10125906A (ja) 半導体装置及びその製造方法
JP4952042B2 (ja) 半導体装置
JP2002141502A (ja) 半導体装置およびその製造方法
JP5295603B2 (ja) Ｅｓｄ保護素子及びその製造方法
WO1997011497A1 (en) Fabrication method of vertical field effect transistor
KR20130073776A (ko) 횡형 디모스 트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061207

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20061207

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070724