KR20040068848A - 집적 반도체장치 및 그 제조방법 - Google Patents

집적 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20040068848A
KR20040068848A KR1020030061755A KR20030061755A KR20040068848A KR 20040068848 A KR20040068848 A KR 20040068848A KR 1020030061755 A KR1020030061755 A KR 1020030061755A KR 20030061755 A KR20030061755 A KR 20030061755A KR 20040068848 A KR20040068848 A KR 20040068848A
Authority
KR
South Korea
Prior art keywords
drain
semiconductor
breakdown voltage
semiconductor device
type
Prior art date
Application number
KR1020030061755A
Other languages
English (en)
Inventor
니타테쓰야
테라시마토모히데
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20040068848A publication Critical patent/KR20040068848A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

반도체소자마다, 원하는 온저항 및 내압을 얻는 것에 의해, 집적 반도체장치 전체로서 적절한 특성을 얻을 수 있도록 한 집적 반도체장치가 얻어진다. 반도체층 내부에 형성된 n형 반도체의 소스(6)와, n형 반도체의 드레인(3)과, 소스와 드레인 사이에 개재하는 p형 반도체의 백게이트(5)를 갖는 반도체소자(50a, 50b, 50c)를 복수 탑재한 집적 반도체장치(50)에 있어서, 한개의 반도체소자에 있어서의 한 개의 드레인의 적어도 소정 부분에서의 불순물 농도가, 다른 반도체소자에 있어서의 다른 드레인의 소정 부분의 불순물 농도와 다르다.

Description

집적 반도체장치 및 그 제조방법{INTEGRATED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THEREOF}
본 발명은, 복수의 반도체소자를 내장하는 집적 반도체장치와 그 제조방법에 관한 것으로, 특히, 내압성능 및 온저항이 다른 복수 종류의 반도체소자를 내장하는 집적 반도체장치와 그 제조방법에 관한 것이다.
종래의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)에서는, 다른 임계전압을 갖는 MOSFET를 탑재한 IC(Integrated Circuit)를 제조하기 위해서, 웰 영역의 불순물 농도를 복수 종류로 하는 구성이 사용되어 왔다. 즉, 높은 임계전압을 갖는 MOSFET의 웰영역은 불순물 농도를 낮게 하고, 그것보다 낮은 임계전압을 갖는 MOSFET의 웰영역의 불순물 농도는 높게 한다(특개평 11-111855호).
또한, 액정구동부 등에 사용되는 MOSFET에서는, 논리신호를 처리하는 부분과, 출력신호를 처리하는 부분에서 트랜지스터 내압을 바꿀 필요가 있다. 즉, 논리신호 처리용의 MOSFET는, 낮은 전압으로 구동되고, 또한 치수를 작게 하기 위해, 웰영역의 불순물 농도는 높은 쪽으로 한다. 이것에 대하여, 출력신호를 처리하는 MOSFET는, 높은 전압에서 구동되기 때문에 높은 내압을 요구하므로, 그것의 웰영역의 불순물 농도는 낮음으로 한다(특개평 6-318561호, 특개평 11-238806호)
상기한 IC에서는, 2종류의 불순물 농도의 웰을 형성하는데에, 개구율이 다른 부분을 갖는 주입마스크를 사용하여 반도체에 불순물을 주입한다. 그후, 어닐링하여 상기 주입된 불순물을 확산시킴으로써, 웰 내의 불순물 농도를 균질화한다. 당연한 것이지만, 개구율이 작은 마스크부분으로부터 불순물이 주입된 웰 쪽이 불순물 농도는 낮아진다.
상기한 바와 같이, 주입마스크의 개구율을 바꾸는 것에 의해, 불순물의 주입량을 웰에 따라 변화시켜, 웰의 불순물 농도를 반도체소자마다 바꿀 수 있다.
상기에 있어서 불순물 농도가 문제로 된 것은, MOSFET의 웰, 즉 보디의 부분 으로, 대상으로 하는 MOSFET의 특성은, (b1) 임계전압 및 (b2) 내압이었다. 즉, 웰의 불순물 농도를 바꾸는 것에 의해, 임계전압 또는 내압성능이 다른 MOSFET를 형성하는 것을 목적으로 하고 있다.
그렇지만, 고내압 트랜지스터 소자를 탑재한 집적 반도체장치에 있어서, 각고내압 트랜지스터 소자의 온저항을 저감하는 요구가 뿌리 깊게 있다. 고내압 트랜지스터 소자에 있어서, 웰 또는 보디부의 불순물 농도를 변화시키더라도 온저항에 영향을 미치는 것은 거의 불가능하다. 이 때문에, 고내압 트랜지스터소자를, 복수 탑재한 집적 반도체장치에 있어서, 각 고내압 트랜지스터 소자에 적절한 내압과 온저항과의 양쪽을 설정하여, 집적 반도체장치로서 바람직한 특성을 확보하는 것이 요망되어 왔다.
본 발명은, 집적 반도체장치에 내장되는 복수의 반도체소자의 온저항 및 내압성능을 각 반도체소자의 종류에 따라서 적절화하는 것에 의해 집적 반도체장치 전체로서 적절한 특성을 얻을 수 있는 집적 반도체장치 및 그 제조방법을 얻는 것을 목적으로 한다.
도 1은 본 발명의 이론적 배경을 설명하기 위한 도면이다.
도 2a는, 리서프 구조를 사용하지 않는 경우의 드레인 드리프트 영역의 불순물 농도 N과 내압 Vb의 관계를 나타내고, 또한 도 2b는, 리서프 구조를 사용하는 경우의 드레인 드리프트 영역의 불순물 농도 N과 내압 Vb의 관계를 나타낸 도면이다.
도 3은 본 발명의 실시예 2에 있어서의 집적 반도체장치의 단면도이다.
도 4는 본 발명의 실시예 3에 있어서의 집적 반도체장치의 단면도이다.
도 5는 본 발명의 실시예 4에 있어서의 집적 반도체장치의 단면도이다.
도 6은 본 발명의 실시예 6에 있어서의 집적 반도체장치의 제조방법에서, 불순물을 주입하고 있는 상태를 나타낸 도면이다.
도 7은 도 6에 나타낸 불순물 주입공정의 후, 어닐링을 하고 있는 상태를 나타낸 도면이다.
도 8은 주입마스크의 각 부를 나타낸 도면이다.
도 9는 개구부가 사각형인 메쉬 형상 주입마스크를 나타낸 도면이다.
도 10은 개구부가 육각형인 메쉬 형상 주입마스크를 나타낸 도면이다.
도 11a 및 도 11b는 모두 스트라이프 형태의 주입마스크를 나타낸 도면이다.
도 12는 마스크부가 사각형이고, 개구부가 그 사각형을 둘러싸는 부분에 설치된 도트형의 주입마스크를 나타낸 도면이다.
도 13은 마스크부가 육각형이며, 개구부가 그 육각형을 둘러싸는 부분에 설치된 도트형의 주입마스크를 나타낸 도면이다.
도 14는 본 발명의 실시예 8에 있어서의 집적 반도체장치의 제조방법에 있어서, 불순물을 주입하고 있는 상태를 나타낸 도면이다.
도 15는 도 14의 불순물 주입공정 후에 어닐링한 상태를 나타낸 도면이다.
도 16은 본 발명의 실시예 9에 있어서 예를 든 IGBT를 나타낸 도면이다.
도 17은 본 발명의 실시예 10에 있어서 내압과 온저항과의 트레이드오프 특성을 시뮬레이션에 의해서 구한 결과를 나타낸 도면이다.
도 18은 본 발명의 실시예 11에 있어서, 각종 주입마스크를 사용하여 주입한 불순물의 농도분포 프로파일의 시뮬레이션 결과를 나타낸 도면이다.
도 19는 본 발명의 실시예 11에 있어서, 각종 주입마스크를 사용하여 주입한 농도분포의 시뮬레이션 결과를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 실리콘 기판 2: 절연막(Buried Oxide Layer)
3, 3a, 3b, 3c: 드레인 드리프트 영역(n-형 Si층)
4: 소자분리절연막 5: 백게이트(p형 영역)
6: 소스(n+형 영역) 7: 드레인(n+형 영역)
8: 게이트전극 9: 게이트절연막
10, 10a, 10b, 10c: 드레인 드리프트층
11: 불순물 주입영역 13: 불순물 마스크영역
21: 주입마스크 21a: 개구부
21b: 마스크부(차폐부) 26: p+형 영역
50a, 50b, 50c: 트랜지스터 소자
50: IC(집적 반도체장치)
본 발명의 집적 반도체장치는, 반도체층 내부에 형성된, 제 1 도전형 반도체의 소스와, 제 1 도전형 반도체의 드레인과, 소스와 드레인 사이에 개재하는 제 2 도전형 반도체의 보디영역을 갖는 반도체소자를, 복수 탑재한 집적 반도체장치이다. 이 집적 반도체장치에서는, 한개의 반도체소자에 있어서 드레인의 적어도 소정 부분에 있어서의 불순물 농도가, 다른 반도체소자에 있어서의 드레인의 소정 부분의 불순물 농도와 다르다.
이 구성에 의해, 집적 반도체장치의 소자내압에 따른 불순물 농도로 할 수 있다. 또한, 상기 드레인의 소정 부분은, 드레인 전체라도 되고, 드레인 중의 부분이어도 된다. 한개의 반도체소자의 드레인의 소정 부분과 다른 반도체소자의 드레인의 소정 부분은, 양쪽의 드레인의 형상이 같거나, 또는 유사형이라도, 대응하는 위치관계를 잡지 않아도 된다. 양쪽의 드레인의 형상이 달라도 된다.
또한, 소스 및 드레인의 용어를 사용하였지만, pn 접합이 2개소에 설치되는 반도체소자이면, 소스는 에미터 또는 캐소드로 바꾸어 말해도 되며, 또한 드레인은 콜렉터 또는 애노드로 바꾸어 말해도 된다. 즉, 상기 반도체소자는, 소스 및 드레인에 의해 불리는 부분을 갖는 반도체소자에 한정되지 않고, 상기 에미터, 캐소드 및 콜렉터, 애노드로 불리는 부분을 갖는 반도체소자도 포함한다. 상기한 보디영역은, 소스, 드레인과 도전형이 다른 반도체이면, 어떠한 명칭의 것이라도 되며, 예를 들면 백게이트 등을 예로 들 수 있다.
본 발명의 집적 반도체장치의 제조방법은, 반도체층 내부에 형성된, 제 1 도전형 반도체의 소스와, 제 1 도전형 반도체의 드레인과, 소스와 드레인 사이에 개재하는 제 2 도전형 반도체의 보디영역을 갖는 반도체소자를, 복수 탑재한 집적 반도체장치의 제조방법이다. 이 제조방법은, 한개의 반도체소자에 있어서의 드레인의 적어도 소정 부분과, 다른 반도체소자에 있어서의 드레인의 소정 부분에, 같은 기회로 불순물을 주입하는 공정에서, 한개의 반도체소자의 드레인에 대응하는 부분에서는 제 1 개구율을 갖고, 또한 다른 반도체소자의 드레인에 대응하는 부분에서는 제 1 개구율과 다른 제 2 개구율을 갖는 주입마스크를 사용한다. 그리고, 불순물 주입공정의 후에, 집적 반도체장치에 열처리를 시행하여 불순물을 확산시키는 공정을 구비한다.
이 방법에 의해, 한개의 불순물 주입공정에서, 내압이 다른 반도체소자마다 불순물 농도를 조정하는 것에 의해, 각 반도체소자의 온저항과 내압의 트레이드오프 특성이 좋은 집적 반도체장치를 얻을 수 있다. 또한, 어닐링 등의 열처리공정에서는, 중간처리상태의 집적 반도체장치에 대해 열처리를 시행하기 때문에, 한개의 반도체소자와 다른 반도체소자는 같은 처리 기회로 열처리되게 된다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부도면과 관련하여 해석되는 본 발명에 관한 다음의 상세한 설명으로 명확해질 것이다.
[발명의 실시예]
다음에 도면을 사용하여 본 발명의 실시예에 관해 설명한다.
(실시예 1 -이론적 배경-)
온저항과 내압성능의 2개들 모두 바람직한 성능으로 하기 위해, IC에 탑재되는 각 트랜지스터 소자는 다음의 특징을 갖는다. 도 1은, 본 발명의 이론적 배경을 설명하기 위한 트랜지스터 소자의 단면도이다. 설명의 편의상, 예를 들면 실리콘 기판(1)과 그 위에 설치된 절연막(2)으로 구성되는 SOI(Silicon On Insulator) 기판 위에 형성된 n형 트랜지스터 소자에 관해 설명한다.
SOI 기판의 절연막(2) 위에, 주위를 트렌치 분리산화막(4)으로 둘러싸인 n-형 Si층(드레인 드리프트 영역)(3)이 배치되고, 그 위에 트랜지스터의 각 영역이 구성된다. n-형 Si층+의 표면층에는 간격을 두어, 함께 n+형 확산영역의 소스(6)와 드레인(드레인 집속(convergence)영역)(7)이 배치된다. 그 소스(6)를, n-형 Si층의내부측으로부터 포위하도록, p형 확산영역의 백게이트(5)가 배치된다. 이러한 백게이트의 구조에 의해 채널영역이 축소된 트랜지스터 소자를 용이하게 형성할 수 있다. 이 구조에 있어서는, n+형 소스(6)/p형 백게이트(5)/n-형 Si층(드레인 드리프트 영역)(3) 및 n+형 드레인(드레인 집속영역)(7)으로 이루어진, npn 구조가 형성된다. 드레인은, n-형 드레인 드리프트 영역(3)과, 그것보다 고농도의 n형 불순물을 포함하고, 콘택을 내측에 내포하는 드레인 집속영역(7)으로 이루어진다.
이 소스(6)와 드레인 집속영역(7) 사이의 n-형 Si층(3)의 표면에는, 게이트절연막(9)이 위치하고, 그 게이트절연막(9) 위에 게이트전극(8)이 배치된다.
상기한 n형 트랜지스터 소자(50a)는, 소스와 드레인 집속영역 사이의 거리를 변화시킴으로써, 내압이 다른 소자로 될 수 있다. 특히, 드레인 드리프트 영역의 불순물 농도가, 리서프(RESURF) 조건을 만족하는 경우, 고내압화가 용이하기 때문에 드레인 드리프트 영역은 일반적으로 리서프조건으로 하여 사용되는 경우가 많다. 여기서, 리서프조건이란, n-형 드레인 드리프트 영역이 완전히 공핍층화되는 불순물 농도를 만족하는 것을 말한다. 리서프조건의 한가지 목표로서, 예를 들면, n-형 드레인 드리프트 영역의 n형 불순물의 농도를 N으로 하고, n-형 드레인 드리프트 영역의 두께를 d로 하였을 때, N·d=1E12cm-2를 만족하도록 하는 배치를 가리킨다. 이후의 설명에서는, N·d를 편의상 농도로 기재하는 일이 있다. 따라서, 농도로 기재되어 있는 경우, N·d를 의미하는 경우가 있다.
드레인 드리프트 영역은 리서프 농도 이외에도 사용되는 경우도 있지만, 어느쪽이라도, 불순물 농도가 일정한 채로, 드레인영역의 길이를 변화시킴으로써, 내압이 다른 소자로 하는 일이 많다.
그렇지만, n-형 웰층의 불순물 농도를 바꾸지 않고서, 소스와 드레인 사이의 거리를 바꿔 내압이 다른 소자를 실현하는 방법은, 하기의 이유에 의해, 온저항의 관점에서는 베스트는 아니다. 예를 들면, 리서프조건 고정의 경우, 온저항(실효 온저항)은 해석 계산상, 하기의 (1), (2)식으로 나타낼 수 있다.
Ron·S∝Vb7/3…(1)
N·d≒1E12 …(2)
여기서, Ron·S: 실효온저항이며, 소자의 단위면적당의 온저항을 나타낸다. Vb는 소자내압을 나타낸다. N은 n-형 Si층(드레인 드리프트 영역)(3)의 불순물 농도이며, 또한 d는 n-형 Si층(드레인 드리프트 영역)(3)의 두께이다.
한편, 내압에 따라서 n-형 Si층(드레인 드리프트 영역)의 불순물 농도를 바꾼 경우, 온저항은, 실리콘 한계로 불리는 하기의 (3), (4)식으로 나타낼 수 있다.
Ron·S∝Vb 11/3…(3)
N∝Vb -4/3…(4)
상기한 (1)식 및 (3)식으로부터, 드레인 드리프트 영역(3)의 불순물 농도 N을 내압에 따라서 변경하는 쪽이, 내압의 저하와 동시에 급격히 실효 온저항을 낮출 수 있다. 예를 들면, 드레인 드리프트 영역(3)의 두께 d=5㎛의 경우, 약 87.5 V 이하에 있어서는, 리서프조건보다 낮은 실효 온저항으로 된다. 상기 87.5 V는 상기한 치수의 경우에 얻어진 전압으로, 치수 등이 변하면 변화하는 것이다.
상기한 평가에 따르면, (a) 소정의 내압 이하의 트랜지스터 소자에서는, Vb-4/3에 비례한 드레인 드리프트 영역의 불순물 농도를 사용하고, (b) 그 이상의 내압의 트랜지스터 소자에서는 리서프조건(N·d=1E12 cm-2)을 만족하는 드레인 드리프트 영역을 사용하는 것이 적절하다는 것을 알 수 있다.
전술한 바와 같이, 리서프 구조는 반드시 사용하지 않아도 되며, 도 2a는, 리서프 구조를 사용하지 않은 경우의 드레인 드리프트 영역의 불순물 농도 N과 내압 Vb의 관계를 나타낸 도면이다. 리서프 구조를 사용하지 않은 경우, 불순물 농도 N 및 내압 Vb는, 온저항을 줄이기 위해, (4)식의 관계를 만족하고 있다. 또한, 도 2b는, 리서프 구조를 사용하는 경우의 드레인 드리프트 영역의 불순물 농도 N과 내압 Vb의 관계를 나타낸 도면이다. 도 2b에 나타낸 바와 같이, 어떤 소정내압 미만의 반도체소자는 리서프농도보다 그것의 드레인 드리프트 영역의 불순물 농도를 상승시키는 쪽이 좋다. 그러나, 모든 반도체소자가 소정내압 이상인 경우는, 모든 드레인 드리프트 영역의 불순물 농도를 리서프농도로 하는 것이 좋으며, 반도체소자마다 드레인 드리프트 영역의 불순물 농도를 바꿀 필요는 없다.
또한, 역으로, 모든 반도체소자가 소정내압 미만인 경우, 가장 높은 내압의 반도체소자의 경우라도 리서프농도보다 고농도로 하는 쪽이 온저항을 낮게 할 수 있다. 따라서, 모든 소자가 소정내압 이상의 소자인 경우를 제외하고는, 일정 불순물 농도의 드레인 드리프트 영역만을 사용하였다면, 복수 종류의 내압의 트랜지스터 소자를 각각 최적의 온저항으로 하는 것은 불가능하다.
이상으로부터, 내압성능이 다른 트랜지스터 소자에는, 서로 다른 불순물 농도의 드레인 드리프트 영역(3)을 사용하는 쪽이 온저항을 작게 할수 있다는 것이 명확하게 되었다. 또한, 상기한 바와 같이 반도체층의 표면측으로부터 불순물을 주입한 후, 어닐링조건을 적당히 선택하는 것에 의해, 반도체층의 표면층 근방에서만의 불순물 농도를 높게 하고, 내측을 향해 불순물 농도가 낮아지도록 할 수 있다. 이것에 의해, 더욱 온저항을 낮게, 또한 내압성능을 향상시킬 수 있는 경우가 있다.
(실시예 2)
도 3에 있어서, Si 기판(1) 위에 BOX(Buried Oxide Layer)층(2)이 설치되고 있고, 그 위에 n-형 드레인 드리프트 영역(3a, 3b, 3c)이 형성되어 있다. n-형 드레인 드리프트 영역(3a, 3b, 3c)은, 그것의 n형 불순물 농도가, 3a<3b<3c의 순서로 높아진다. 이들 n-형 반도체층(3a, 3b, 3c)은, 드레인 드리프트 영역을 구성한다. 즉, 한 개의 드레인 드리프트 영역 및 다른 드레인 드리프트 영역은, 이들 n-형 반도체층(3a, 3b, 3c) 중의 어느 2개에 해당한다. 본 실시예에 있어서는, 이들 드레인 드리프트 영역의 불순물 농도를 변화시켜, 각 트랜지스터 소자(50a, 50b, 50c)에 있어서 최적의 농도로 조정하는 것에 특징이 있다.
n-형 드레인 드리프트 영역(3a, 3b, 3c)의 표면층에는 간격을 두어, 함께 n+ 확산영역의 소스(6)와 드레인 집속영역(7)이 배치된다. 그것의 소스(6)를, 내부측으로부터 포위하도록, p형 확산영역의 백게이트(5)가 배치된다. 이 구조에 있어서는, n+형 소스(6)/p형 백게이트(5)/n-형 드레인 드리프트 영역(3a, 3b, 3c) 및 n형 드레인 집속영역으로 이루어진, npn 구조가 형성된다.
백게이트(5)의 표면 상에는 게이트절연막(9)을 개재시켜, 도전층의 게이트전극(8)이 설치되어 있다. 상기한 구성에 의해, 백게이트(5)와, 소스(6)와, 드레인(7, 3a, 3b, 3c)과, 게이트전극(8)을 구성요소로 하는 n형 MOS(Metal Oxide Transistor) 트랜지스터가 형성되어 있다.
상기한 바와 같이, 드레인 드리프트 영역의 n형 불순물 농도를 바꾸는 것에 의해, 내압이 다른 트랜지스터(50a, 50b, 50c)의 각각에 대하여, 온저항을 적절히 설정할 수 있다. 일반적으로는, 고내압소자의 n형 불순물 농도는 낮게, 그것보다 낮은 내압의 저내압소자의 n형 불순물 농도는 그것보다 높게 하는 것이 좋다.
트랜지스터 소자(50a, 50b, 50c)의 드레인 드리프트 영역(3a, 3b, 3c)의 n형 불순물 농도를, 각각의 소자내압에 따른 최적농도로 하는 것에 의해, 낮은 온저항을 실현할 수 있다. 이러한 효과는, SOI 기판을 사용한 집적 반도체장치 뿐만 아니라, 통상의 p형 기판 상의 n- 반도체층을 p형 확산층으로 상호분리한 것이라도 동일하게 얻을 수 있다.
또한, 소자분리산화막으로 둘러싸인 실리콘영역의 경우, 트렌치분리(4)에 의해 횡방향(기판면에 평행한 방향) 확산에 의한 농도의 상호간섭이 발생하지 않는다고 하는 이점을 갖는다.
(실시예 3)
도 4에 있어서, Si 기판(1) 위에 BOX(Buried Oxide Layer)층(2)이 설치되어 있고, 그 위에 n-형의 드레인 드리프트 영역(3)이 형성되어 있다. p형 반도체의 백게이트(5)와 함께, n+형 소스(6)와 드레인 집속영역(7), 게이트전극(8) 및 그 아래의 게이트절연막(9)은, 도 3의 집적 반도체장치(50)와 동일하다.
도 4의 집적 반도체장치에 있어서 특징적인 것은, 드레인 드리프트 영역(3) 내에서, 백게이트(5)와 드레인 집속영역(7)을 연결하는 부분, 즉 드레인 드리프트층에, 트랜지스터 50b에는 n-형 드레인 드리프트 영역(3)보다 고농도의 n형 불순물을 포함하는 n형 드레인 드리프트층 10b를 설치하고, 트랜지스터 50c에는, n형 드레인 드리프트층 10b보다 고농도의 n형 드레인 드리프트층 10c를 설치한 것에 있다. 트랜지스터 50a에서는, 대응하는 개소는 n-형 드레인 드리프트 영역(3)의 n형 불순물 농도로 되어있다. 상기한 백게이트(5)와 드레인 집속영역(7)을 연결하는 부분은, 백게이트(5)와 드레인 집속영역(7) 사이의 드레인 드리프트 영역(3)의 표층부로 바꾸어 말할 수도 있다.
도 4에 나타낸 집적 반도체장치에 있어서, 트랜지스터 50a가 가장 고내압의 소자이고, 트랜지스터 50b 및 50c의 순서로 저내압으로 한다. 그리고, 저내압 트랜지스터 50b, 50c에서는, 각각의 소자의 내압성능에 따른 농도의 n형 드레인 드리프트층 10b, 10c를 배치한다. 트랜지스터 50a, 50b, 50c에 관해서 보면, 드레인 드리프트층의 불순물 농도는, n-형 드레인 드리프트 영역(3)<n형 드레인 드리프트층 10b<n형 드레인 드리프트층 10c의 순서로 높아진다.
상기 드레인 드리프트층의 불순물 농도를 트랜지스터 소자마다 조정하는 것에 의해, 높은 내압성능이 필요한 트랜지스터 소자에는 높은 내압특성을 제공하고, 또한, 내압성능보다도 온저항을 하강시키는 것이 중요한 트랜지스터 소자에는 낮은 온저항을 부여할 수 있다. 그 결과, 집적 반도체소자로서 양호한 내압특성과 낮은 온저항을 얻을 수 있다.
(실시예 4)
도 5에 도시된 것과 같이, 본 실시예에서는, 최대내압의 소자를 포함하는, 각각의 소자의 드레인 드리프트 영역을, 드레인 드리프트층(10a, 10b, 10c)으로 형성한 것에 특징이 있다. 그 밖의 부분은, 실시예 3에 있어서의 구성과 동일하다. n형 불순물의 농도는, 드레인 드리프트 영역(3)≤드레인 드리프트층 10a≤드레인 드리프트층 10b≤드레인 드리프트층 10c의 순서로 높아진다. 따라서, 트랜지스터 50a, 50b, 50c의 온저항은, 50a≥50b≥50c의 순서로 낮게 할 수 있다.
전술한 도 4의 트랜지스터 50a, 50b, 50c의 구조에 관해서 설명한 바와 같이, 기판의 불순물 농도를 최고내압에 적합한 불순물 농도로 하면, 최고내압의 소자에는 드레인 드리프트층은 불필요하게 된다. 이 경우, 저농도이며 깊이가 깊은 드레인 드리프트 영역보다도, 고농도이며 얕은 드레인 드리프트 영역 쪽이 전류경로가 직선적이 되기 때문에, 온저항을 낮게 할 수 있다. 더구나, 보디 바로 아래의 불순물 농도를 임의의 저농도로 설정할 수 있기 때문에, 보디 바로 아래의 전하집중을 막아, 내압을 향상시키기 쉬운 이점을 얻을 수 있다.
(실시예 5 -제조방법의 개요-)
서로 다른 불순물 농도의 드레인 드리프트층은, n형 불순물의 이온주입에 의해 형성할 수 있다. 특히, 다음에 설명하는 메쉬주입을 사용하는 것에 의해, 제조프로세스를 용이하게 할 수 있어, 바람직하다. 통상, 불순물주입에 의해 n-형 드레인 드리프트 영역을 형성하는 경우, n-형 드레인 드리프트 영역에서 필요하게 되는 영역의 전역에 불순물을 주입하여, 주입량을 조절하는 것에 의해, 원하는 불순물 농도의 층을 얻을 수 있다. 이 경우, 소자마다 불순물 농도를 바꾸고 싶은 경우, 그 조건수 만큼 사진제판공정과 주입공정을 반복할 필요가 있어, 처리 공정수를 증가시켜 바람직하지 못하다.
이 문제를 해결하는 수단으로서, 주입을 드레인 드리프트층의 전역에 하는 것은 아니라, 개구부와 마스크부가 짧은 피치로 배치된 메쉬 형상 또는 스트라이프 형태의 마스크를 사용하여 드레인 드리프트층이 필요로 되는 영역 내에 부분적으로 이온주입을 행할 수 있다. 이 경우, 이온주입의 직후에는, 마스크부와 개구부에 대응하여, 불순물이 옅은 개소와 짙은 개소가 얼룩덜룩하게 되어 버린다. 그러나, 주입후에 충분한 어닐링처리(확산처리)를 가하는 것에 의해, 불순물을 균질화할 수 있다. 이 결과, 실제로 주입한 양보다도 낮은 주입량으로 주입한 것과 동일한 결과를 얻을 수 있다. 그 결과, 1회의 주입에 의해 트랜지스터 소자마다 드레인 드리프트층의 불순물 농도를 바꿀 수 있기 때문에, IC에 탑재되는 각종의 내압의 소자에 관해, 온저항을 용이하게 최적화할 수 있다.
(실시예 6)
본 발명의 실시예 6에서는, 실시예 4에 나타낸 집적 반도체장치(도 5)를 제조하는 방법의 일례에 관해 설명한다. 본 실시예에서는, n형 드레인 드리프트층(10a, 10b, 10c)은 동일 주입공정으로 주입된다. 각 n형 확산영역의 농도의 차이는, 개구면적 또는 개구율을 조정함으로써 행한다. 즉, 스트라이프 형태 또는 메쉬 형상의 레지스트마스크(21)를 사용하여, 도 6에 나타낸 바와 같이 불순물을 주입한다. 마스크부(21b)에 대응하는 반도체 표층부에서는 불순물 농도가 낮고, 개구부(21a)에 대응하는 반도체 표층부에서는 불순물 농도가 높다. 도 6에 따르면, 트랜지스터 50a, 50b, 50c의 반도체 표층부에서 고르게 한 평균 불순물 농도는, 50a<50b<50c의 순서로 높아진다. 이어서, 도 7에 나타낸 바와 같이, 어닐링함으로써 주입부와 비주입부의 농도의 불균일을 균일화한다.
상기한 방법에 따르면, 단일의 주입공정에 의해 주입량을 달리 하는 소정 부분에 원하는 불순물량을 주입할 수 있기 때문에, 프로세스의 추가를 극히 억제할 수 있다. 상기한 방법은, 실시예 3의 집적 반도체장치의 제조에 있어서 드레인 드리프트층 10b, 10c를 형성할 때에도, 예를 들면 트랜지스터 50a의 영역은 개구부를 제로로 하는 등으로 하여, 적용할 수 있다. 또한, 실시예 2에 있어서의 집적 반도체장치의 제조에 있어서도, 불순물 주입후의 어닐링을 충분히 행하는 것에 의해 깊은 위치까지 불순물을 확산시켜, 불순물 농도가 다른 n-형 드레인 드리프트 영역(3a, 3b, 3c)을 형성할 수 있다.
주입마스크에 관해서는, 소정의 피치로 개구한 레지스트마스크 등의 주입마스크(21)를 사용하여 주입하는 경우, 각 개구 부분이 지나치게 넓으면 통상의 1차원 확산과 동일한 농도 프로파일이 되어 버린다. 즉, 트랜지스터 사이의 불순물 농도의 차가 얻어지지 않는다. 반대로 각 마스크 부분이 지나치게 넓으면, 확산층이 연결되지 않게 되어, 비주입부의 낮은 불순물 농도의 부분이 낮은 채로 남아 버린다. 마스터 패턴은, 개구 부분 및 마스크 부분의 치수가 모두 작을수록 바람직하다. 지금, 도 8에 나타낸 것과 같이, 확산길이를, 확산된 불순물의 농도가 기판의 농도와 동일하게 되는 거리 L로 정의한다. 도 8에, 개구폭, 마스크폭 및 개구 피치와, 확산길이 L과의 관계를 나타낸다. 상기한 정의에 따르면, 다음 관계가 성립하는 것이 필요하다.
개구폭<2L …(5)
마스크폭<2L …(6)
피치<4L …(7)
상기 (5), (6), (7) 중의 임의의 2개를 만족하도록 하는 마스크, 또는 이들 모든 조건을 만족하는 마스크를 사용하여도 된다.
더구나, 메쉬로서는, 도 9에 나타낸 것과 같은 사각형의 메쉬형 마스크, 도 10에 나타낸 것과 같은 육각형의 메쉬형 마스크(하니컴 마스크)를 사용할 수 있다. 또한, 상기한 형상에 한정되지 않고, 다각형이나 원형, 곡선 도형의 개구 형상의 메쉬형 마스크를 사용할 수 있다.
또한, 도 11a 및 도 11b에 나타낸 것과 같은 스트라이프 형태의 레지스트마스크를 사용하여도 된다. 도 1∼도 5에 나타낸 횡형 트랜지스터에서는, 트랜지스터종단 부분 등에서 전류가 흐르는 방향이 변한다. 이 때문에, 스트라이프 형태의 마스크를 사용한 결과, 스트라이프 형태의 농도 분포가 된 경우, 농도분포에 의해 저항의 이방성이 생겨 버려, 내압에의 악영향이 생기기 쉽다. 그러나, 스트라이프의 방향을 트랜지스터의 소스와 드레인을 연결하는 방향을 따르도록 배치함으로써, 온시의 전류로의 농도분포를 전류방향으로 균일농도로 할 수 있다. 그 결과, 저 온저항으로 할 수 있다.
(실시예 7)
본 발명의 실시예 7에서는, 개구율을 높인 도트형 마스크에 관해 설명한다. 실시예 6에서 소개한 메쉬타입의 주입마스크의 경우, 불순물 농도의 균일성을 확보하는데에는 적합하지만, 실효주입량을 줄이기 위해 개구율을 상승시켜 가면, 레지스트폭이 너무 좁아져 사진제판할 수 없게 될 가능성이 있다.
도 9∼11을 참조하여, 개구 피치를 1로 하고, (마스크폭/개구 피치)=x(<1)로 하면, 개구율은 개구형상에 따라서 다음과 같이 된다.
(스트라이프 형태의 마스크): 개구율=1-x
(메쉬 타입의 마스크): 개구율=K(1-x)2: 여기서, 개구 형상이 사각형 및 육각 메쉬인 경우, K=1이고, 원형인 경우, K=π/4이다.
상기한 개구율의 평가로부터, 메쉬형 마스크는, 스트라이프형 마스크보다도 개구율을 상승시키기 어렵다. 그래서, 메쉬형 마스크로 개구율을 상승시키고 싶은 경우는, 마스크의 배출 부분(개구부)과 잔류 부분(마스크부 또는 차폐부)을 반전한도트형 마스크를 사용함으로써, 농도의 균일성을 유지하면서 개구율을 상승시킬 수 있다.
도 12 및 도 13에, 도트형 마스크의 레지스트 패턴(마스크 패턴)을 나타낸다. 이들 도트형 마스크의 개구율은 다음과 같이 표시된다.
(도트 타입의 마스크): 개구율=1-K2: 여기서, 마스크부 형상이 사각형 및 육각형인 경우, K=1이고, 원형인 경우, K=π/4이다. 이 도트형 마스크의 경우, 동일 마스크폭(차폐폭 또는 레지스트폭)에서는 가장 개구율이 크고, 또한 균일성도 확보할 수 있다.
(실시예 8)
본 발명의 실시예 8에서는, 실시예 5 또는 6에 나타낸 제조방법에 있어서, 도 6의 불순물주입을, 트랜지스터 소자영역을 분리하는 실리콘산화막(4)을 형성한 후에 행하는 것에 특징이 있다(도 14). 트랜지스터 소자영역을 분리한 후에 불순물확산을 행하면, 주입한 불순물이 인접영역에 혼입하는 일이 없기 때문에, 어닐링에 있어서, 장시간의 어닐링처리가 가능하다(도 15). 즉, n-형 드레인 드리프트 영역(3)의 두께보다도 긴 확산길이 L의 확산을 행하는 것에 의해, 깊이 방향의 불순물농도를 더욱 균일하게 할 수 있다.
깊이 방향의 불순물 농도를, 보다 짧은 어닐링시간으로 균일로 하고 싶은 경우, 고에너지, 예를 들면 1 MeV 이상의 고에너지에 의해 깊은 위치로 주입하면 된다. 이 결과, 보다 짧은 확산길이 L의 확산에 의해서도 깊이 방향의 불순물 농도를균일하게 할 수 있다.
(실시예 9)
지금까지 설명한 구조 및 그 제조방법은, 복수의 반도체소자를 갖는 집적 반도체장치에 있어서, 드레인의 농도를 반도체소자에 따라서 변화시키는 것이 바람직한 것이면 어떠한 집적 반도체장치에도 적용할 수 있다. 본 발명의 실시예 9에서는, 상기한 구조 및 제조방법을 적용할 수 있는 집적 반도체장치에 관해 설명한다.
상기한 바와 같이, 드레인영역의 농도가 반도체소자에 따라서 변화시키는 것이 바람직한 집적 반도체장치로서, IGBT(Insulated Gate Bipolar Transistor: 바이폴라형 전계효과트랜지스터), npn 트랜지스터, pnp 트랜지스터, 횡형 pnp 트랜지스터, 횡형 npn 트랜지스터 등을 들 수 있다. 이들 소자는, 지금까지 설명한 nMOS와 마찬가지로, 각 반도체소자의 내압레벨에 따라서 실효 온저항 또는 포화전압을 최적화할 수 있다. 도 16은, IGBT의 드레인 집속영역(7)과 접합을 형성하는 p+ 영역(26)이 형성되고, 역바이어스전압의 인가에 의해 공핍층이 드레인 집속영역(7)으로 넓어지는 구조를 예로 들고 있다. 다른 부분의 구조는 도 1과 동일하다. 도 16에 나타낸 구조로부터 알 수 있는 것과 같이, 도 1에서 설명한 내압과 드레인 드리프트 영역의 불순물 농도(온저항)와의 관계는, 도 16의 반도체소자에도 그대로 적용시킬 수 있다.
(실시예 10)
본 발명의 실시예 10에서는, 도 5에 나타낸 nMOS 구조에 있어서, 소스와 드레인 집속영역의 간격이 다른 트랜지스터의 제조방법에 관해 설명한다. 소스와 드레인 집속영역의 간격은, 트랜지스터의 내압에 가장 강하게 영향을 준다. 따라서, 저내압 트랜지스터에서는 상기한 간격이 짧고, 고내압 트랜지스터에서는 상기한 간격이 길다.
n-형 드레인 드리프트 영역(3)을 인 주입에 의해 형성하고, 그들 내압과 온저항과의 트레이드오프 특성을 시뮬레이션에 의해 구한 결과를 도 17에 나타낸다. 소스와 드레인 집속영역의 간격이 좁은 저내압용의 nMOS 트랜지스터에서는, 불순물 주입량이 3.0E12cm-2로 내압과 온저항의 트레이드오프가 가장 좋다. 한편, 소스와 드레인의 간격이 넓은 고내압용의 nMOS 트랜지스터에서는, 주입량이 1.2E12 cm-2로 가장 양호한 것을 알 수 있다. 따라서, 내압이 다른 이들 트랜지스터는, 저내압용 트랜지스터에서는 3.0E12cm-2의 인 주입, 또한 고내압용 트랜지스터에서는 1.2E12cm-2의 인 주입을 행하는 것에 의해, 각각 최적의 n-형 반도체층을 얻을 수 있다.
상기한 결과는, 소스와 드레인 집속영역의 간격이 변하는 경우, 드레인 드리프트 영역의 불순물 농도를 그 간격에 따라 바꾸는 것에 의해, 내압과 온저항의 트레이드오프에 있어서 최선의 것을 얻을 수 있는 것을 나타내고 있다. 예를 들면, 복수의 반도체소자를, 소자내압 100V 이상과 100V 미만으로 나누어, 소자내압 100V미만의 반도체소자의 드레인 드리프트 영역에서의 곱 N·d가 1.2E12cm-2를 넘는 구성으로 할 수 있다. 또한, 소자내압 100V 이상의 반도체소자의 상기 곱 N·d를, 0.8E12cm-2이하∼1.2E12cm-2의 범위(리서프조건)로 할 수 있다. 이 경우, 반도체소자를 내압에 의해 구분하는 소정내압은 100V라는 것으로 된다. 더구나, 복수의 반도체소자 전부에 있어서, 내압이 여하에 따르지 않고, 상기 곱 N·d를 0.8E12 이상으로 할 수 있다.
(실시예 11)
본 발명의 실시예 11에서는, 실시예 10(도 17)에 실시예 6(도 6, 도 7)을 적용한 제조방법에 관해 설명한다. 실시예 10에 있어서는, 고내압 트랜지스터와 저내압 트랜지스터에서, 각각의 불순물주입을 할 필요가 있었다. 이 각각의 기회에 행하는 불순물주입을, 실시예 5, 6을 적용하는 것에 의해, 1회의 주입으로 행하는 것이 가능하게 된다.
고내압용의 nMOS 트랜지스터의 영역에, 스트라이프형 마스크를 사용하여 인을 주입량 3.0E12cm-2으로 주입한 것의 시뮬레이션 결과를 도 18, 도 19에 나타낸다. 도 18은 단면에 있어서의 농도 프로파일을 나타내고 있고, 도 19는 깊이 방향의 농도분포를 나타내고 있다. 비교를 위해, 스트라이프 타입의 마스크를 사용하지 않고, 인을 전면적으로 주입량 1.2E12cm-2주입한 결과도 도 19에 플로트하고 있다.도 19에서, 스트라이프형 마스크를 사용하는 것에 의해, 3.0E12cm-2의 주입량으로, 거의 1.2E12cm-2에 해당하는 주입결과와 동등한 n-형 드레인 드리프트 영역을 실현할 수 있다는 것을 알 수 있다.
이 때문에, 저내압 nMOS 트랜지스터의 드레인 드리프트 영역에 대응하는 부분에는 전면적으로 주입을 행하고, 고내압 nMOS 트랜지스터의 드레인 드리프트 영역에 대응하는 부분에서는 스트라이프형 마스크를 걸어, 주입량 3.0E12cm-2로 주입하는 것에 의해, 1회의 주입에 의해, 저내압 nMOS 소자와 고내압 nMOS 소자에 최적의 불순물 농도의 드레인 드리프트 영역을 형성할 수 있다. 요컨대, 실시예 10에서 나타낸 저내압용의 nMOS 트랜지스터에 알맞은 n-형 드레인 드리프트 영역과, 고내압 nMOS 트랜지스터의 nMOS 트랜지스터에 알맞은 n-형 반도체층을 1회의 주입으로 실현할 수 있다는 것을 알 수 있다.
상기한 방법을 사용하는 것에 의해, 더욱 다종의 반도체소자를 갖는 집적 반도체장치에 있어서도, 반도체소자마다 개구율을 변화시킨 주입마스크를 사용한 1회의 주입에 의해, 각각의 반도체소자에 있어서 최적의 저 온저항을 실현할 수 있다.
(실시예에 대하는 부언)
(i) 상기 실시예에서는, 드레인 드리프트 영역 및 드레인 드리프트층의 불순물 농도를 개별적으로 변화시키는 경우에 관해 설명하였다. 그러나, 반도체소자마다 양쪽 모두에 변화시켜, 내압 및 온저항을 조정하여도 된다.
(2) 상기 실시예에서는, 드레인 중의 드레인 드리프트 영역 및 드레인 드리프트층을 소정 부분으로 하여, 불순물 농도를 반도체소자의 종류에 따라 변화시키는 예에 관해 설명하였지만, 드레인 중의 다른 부분을 소정 부분으로 하여 불순물 농도의 조정을 꾀하여도 된다.
(3) 각 드레인 드리프트 영역에서의 불순물 농도는 어닐링처리에 의해 균일하게 하여도 되며, 균일하게 하지 않아도 된다. 온저항에 큰 영향을 갖는 표층부에서 불순물 농도가 높고, 내측으로 들어갈수록 낮아지도록 하는 구배가 있어도 된다. 각각의 반도체소자에 있어서, 온저항을 낮게 하여 내압을 높이기 위해, 구배가 있는 쪽이 편이 좋은 경우가 있다. 이 경우에도, 서로 다른 반도체소자 사이에 있어서 드레인 드리프트 영역의 불순물 농도가 다른 것은 말할 필요도 없다.
본 발명을 상세히 설명하고 예시하였지만, 이것은 단지 예시를 위한 것으로, 본 발명을 한정하기 위한 것은 아니며, 본 발명의 정신과 범위는 첨부된 특허청구범위에 의해서만 한정되는 것이 명확히 이해될 것이다.
본 발명의 집적 반도체장치 및 그 제조방법을 사용하는 것에 의해, 복수의 반도체소자를 갖는 집적 반도체장치에 있어서, 반도체소자마다, 원하는 온저항 및 내압을 얻는 것에 의해, 집적 반도체장치로서 적절한 특성을 얻을 수 있다.

Claims (3)

  1. 반도체층 내부에 형성되고, 제 1 도전형 반도체의 소스와, 제 1 도전형 반도체의 드레인과, 상기 소스와 드레인 사이에 개재하는 제 2 도전형 반도체의 보디영역을 갖는 반도체소자를 복수 탑재한 집적 반도체장치에 있어서,
    한개의 반도체소자에 있어서의 드레인의 적어도 소정 부분에서의 불순물 농도가, 다른 반도체소자에 있어서의 드레인의 소정 부분의 불순물 농도와 다른 것을 특징으로 하는 집적 반도체장치.
  2. 제 1항에 있어서,
    상기 한개의 반도체소자가 높은 내압성능을 갖고, 상기 다른 반도체소자가 한개의 반도체소자보다도 낮은 내압성능을 가지며, 상기 한개의 반도체소자의 상기 드레인의 적어도 소정 부분에 있어서의 불순물 농도가, 상기 다른 반도체소자의 드레인의 소정 부분에 있어서의 불순물 농도보다도 낮은 것을 특징으로 하는 집적 반도체장치.
  3. 반도체층 내부에 형성된 제 1 도전형 반도체의 소스와, 제 1 도전형 반도체의 드레인과, 상기 소스와 드레인 사이에 개재하는 제 2 도전형 반도체의 보디영역을 갖는 반도체소자를 복수 탑재한 집적 반도체장치의 제조방법에 있어서,
    한개의 반도체소자에 있어서의 드레인의 적어도 소정 부분과, 다른 반도체소자에 있어서의 드레인의 소정 부분에, 같은 기회로 불순물을 주입하는 공정에서, 한개의 반도체소자의 드레인에 대응하는 부분에서는 제 1 개구율을 갖고, 또한 다른 반도체소자의 드레인에 대응하는 부분에서는 제 1 개구율과 다른 제 2 개구율을 갖는 주입마스크를 사용하고,
    상기 불순물 주입공정 후에, 상기 집적 반도체장치에 열처리를 시행하여 상기 불순물을 확산시키는 공정을 구비한 것을 특징으로 하는 집적 반도체장치의 제조방법.
KR1020030061755A 2003-01-27 2003-09-04 집적 반도체장치 및 그 제조방법 KR20040068848A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003017109A JP2004228466A (ja) 2003-01-27 2003-01-27 集積半導体装置およびその製造方法
JPJP-P-2003-00017109 2003-01-27

Publications (1)

Publication Number Publication Date
KR20040068848A true KR20040068848A (ko) 2004-08-02

Family

ID=32588703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030061755A KR20040068848A (ko) 2003-01-27 2003-09-04 집적 반도체장치 및 그 제조방법

Country Status (6)

Country Link
US (2) US7186623B2 (ko)
EP (1) EP1441393A3 (ko)
JP (1) JP2004228466A (ko)
KR (1) KR20040068848A (ko)
CN (1) CN1518095A (ko)
TW (1) TW200414503A (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW594946B (en) * 2002-01-16 2004-06-21 Sanken Electric Co Ltd Manufacturing method of semiconductor device
KR20050033473A (ko) * 2003-10-06 2005-04-12 마츠시타 덴끼 산교 가부시키가이샤 포토마스크 및 패턴형성방법
DE102004002181B4 (de) * 2004-01-15 2011-08-18 Infineon Technologies AG, 81669 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
JP4974474B2 (ja) * 2004-06-22 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7244975B2 (en) * 2005-07-05 2007-07-17 United Microelectronics Corp. High-voltage device structure
JP4800816B2 (ja) 2006-03-31 2011-10-26 富士通セミコンダクター株式会社 半導体集積回路装置
JP5479671B2 (ja) 2007-09-10 2014-04-23 ローム株式会社 半導体装置
US20090111252A1 (en) * 2007-10-30 2009-04-30 United Microelectronics Corp. Method for forming deep well region of high voltage device
US20100035421A1 (en) * 2008-08-06 2010-02-11 Texas Instruments Incorporated Semiconductor well implanted through partially blocking material pattern
JP2011097080A (ja) * 2009-01-15 2011-05-12 Toshiba Corp 半導体装置の製造方法
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
EP2306508B1 (en) 2009-09-29 2012-11-28 STMicroelectronics Srl Integrated device with raised LOCOS insulation regions and process for manufacturing such device
EP2306509A1 (en) * 2009-09-29 2011-04-06 STMicroelectronics Srl Process for manufacturing an integrated device with "damascene" field insulation, and integrated device made by such process
US8120058B2 (en) * 2009-10-28 2012-02-21 International Business Machines Corporation High-drive current MOSFET
CN102222609B (zh) * 2010-04-16 2013-07-31 立锜科技股份有限公司 半导体元件杂质浓度分布控制方法与相关半导体元件
US8399924B2 (en) * 2010-06-17 2013-03-19 Texas Instruments Incorporated High voltage transistor using diluted drain
US8629026B2 (en) * 2010-11-12 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source tip optimization for high voltage transistor devices
WO2012127960A1 (ja) * 2011-03-18 2012-09-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20130071992A1 (en) * 2011-09-21 2013-03-21 Nanya Technology Corporation Semiconductor process
US8541862B2 (en) * 2011-11-30 2013-09-24 Freescale Semiconductor, Inc. Semiconductor device with self-biased isolation
JP5762353B2 (ja) * 2012-05-01 2015-08-12 三菱電機株式会社 半導体装置
US20150179758A1 (en) * 2012-07-20 2015-06-25 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP5936513B2 (ja) * 2012-10-12 2016-06-22 三菱電機株式会社 横型高耐圧トランジスタの製造方法
JP2014204038A (ja) 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法
US9299832B2 (en) 2013-12-17 2016-03-29 Texas Instruments Incorporated High voltage lateral DMOS transistor with optimized source-side blocking capability
US9159819B2 (en) * 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
US9385229B2 (en) * 2014-09-24 2016-07-05 Freescale Semiconductor, Inc. Semiconductor device with improved breakdown voltage
US9306060B1 (en) 2014-11-20 2016-04-05 Freescale Semiconductor Inc. Semiconductor devices and related fabrication methods
JP6061979B2 (ja) * 2015-04-16 2017-01-18 ローム株式会社 半導体装置
US10116610B2 (en) 2016-08-31 2018-10-30 Keystone Automotive Operations, Inc. Automotive wheel overlay attachment system

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129618A (ja) * 1986-11-20 1988-06-02 Fuji Electric Co Ltd 半導体装置の製造方法
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
JP2809810B2 (ja) * 1990-04-20 1998-10-15 株式会社東芝 半導体装置の製造方法
JPH0697438A (ja) * 1992-09-10 1994-04-08 Hitachi Ltd 絶縁ゲート形半導体装置
US5548150A (en) * 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
JPH06318561A (ja) * 1993-05-06 1994-11-15 Sharp Corp 半導体装置の製造方法
US5498554A (en) * 1994-04-08 1996-03-12 Texas Instruments Incorporated Method of making extended drain resurf lateral DMOS devices
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
TW389999B (en) * 1995-11-21 2000-05-11 Toshiba Corp Substrate having shallow trench isolation and method of manufacturing the same
KR100247637B1 (ko) 1996-12-30 2000-03-15 김영환 반도체 장치 및 그의 제조방법
JPH11111855A (ja) 1997-09-30 1999-04-23 Nec Corp フォトマスク及び半導体装置の製造方法
JPH11238806A (ja) 1998-02-24 1999-08-31 Sharp Corp 半導体装置及びその製造方法
GB9815021D0 (en) * 1998-07-11 1998-09-09 Koninkl Philips Electronics Nv Semiconductor power device manufacture
KR100275500B1 (ko) * 1998-10-28 2000-12-15 정선종 집적화된 고전압 전력 소자 제조방법
TW411509B (en) * 1999-06-05 2000-11-11 United Microelectronics Corp Integrated manufacturing method of high voltage and low voltage device
JP2001015741A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ
JP2001119022A (ja) * 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
US6297108B1 (en) * 2000-03-10 2001-10-02 United Microelectronics Corp. Method of forming a high voltage MOS transistor on a semiconductor wafer
JP3916386B2 (ja) * 2000-08-28 2007-05-16 シャープ株式会社 半導体装置の製造方法及びフォトリソグラフィ用マスク
JP4285899B2 (ja) * 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
JP3647802B2 (ja) * 2001-01-25 2005-05-18 株式会社東芝 横型半導体装置
JP2002246551A (ja) * 2001-02-15 2002-08-30 Hitachi Ltd 半導体装置
US6821824B2 (en) * 2001-02-21 2004-11-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6476439B2 (en) * 2001-03-01 2002-11-05 United Microelectronics Corp. Double-bit non-volatile memory structure and corresponding method of manufacture
JP4091785B2 (ja) * 2001-12-13 2008-05-28 三菱電機株式会社 半導体回路
JP2003258120A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置の製造方法
KR100481850B1 (ko) * 2002-05-22 2005-04-13 삼성전자주식회사 수직형 디모스 소자 및 그 제조방법
US6841825B2 (en) * 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW200414503A (en) 2004-08-01
US20040145027A1 (en) 2004-07-29
CN1518095A (zh) 2004-08-04
US20070148874A1 (en) 2007-06-28
EP1441393A2 (en) 2004-07-28
US7541248B2 (en) 2009-06-02
US7186623B2 (en) 2007-03-06
JP2004228466A (ja) 2004-08-12
EP1441393A3 (en) 2005-03-09

Similar Documents

Publication Publication Date Title
KR20040068848A (ko) 집적 반도체장치 및 그 제조방법
US7436024B2 (en) Semiconductor device and method of manufacturing the same
US8125023B2 (en) Vertical type power semiconductor device having a super junction structure
KR101145558B1 (ko) 비대칭 헤테로―도핑된 고―전압ｍｏｓｆｅｔ（ａｈ２ｍｏｓ）
KR100493838B1 (ko) 반도체 장치 및 그 제조 방법
US8748982B2 (en) High breakdown voltage semiconductor device
US7245243B2 (en) Lateral double-diffused MOS transistor and manufacturing method therefor
US6946705B2 (en) Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device
EP0718892B1 (en) Semiconductor device including insulated gate bipolar transistor and method of fabricating the same
KR20100067834A (ko) 반도체 소자 및 그 제조 방법
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
KR20060121983A (ko) 고전압 ｐｍｏｓ 트랜지스터
US9123549B2 (en) Semiconductor device
US20040251493A1 (en) Lateral short-channel dmos, method for manufacturing same and semiconductor device
JP4990140B2 (ja) パワー半導体デバイス
KR100292718B1 (ko) 반도체 장치 및 그 제조방법
JP2014078649A (ja) 横型高耐圧トランジスタおよびその製造方法
KR20100067567A (ko) 반도체 소자 및 이의 제조 방법
US7170134B2 (en) Semiconductor device
CN113363322B (zh) N沟道的沟槽型vdmos和沟槽型igbt
US6878998B1 (en) Semiconductor device with region that changes depth across the direction of current flow
WO2011066802A1 (en) N type lateral double diffused metal oxide semiconductor device and manufacturing method thereof
US8110468B2 (en) DMOS-transistor having improved dielectric strength of drain and source voltages
KR100624053B1 (ko) 펀치스루를 방지하기 위한 전력용 반도체 소자 및 그 제조방법
KR20050104163A (ko) 고전압 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application