JPH06318561A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06318561A JPH06318561A JP10543393A JP10543393A JPH06318561A JP H06318561 A JPH06318561 A JP H06318561A JP 10543393 A JP10543393 A JP 10543393A JP 10543393 A JP10543393 A JP 10543393A JP H06318561 A JPH06318561 A JP H06318561A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- impurities
- region
- openings
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造工程を簡略化を図る。
【構成】 複数のＭＯＳトランジスタを有する半導体装
置の製造方法であって、基板上にマスクを形成し、該マ
スクに１つのＭＯＳトランジスタ形成予定領域内におい
ては同じサイズの複数の開口を、他のＭＯＳトランジス
タ形成予定領域内においては同じサイズであるが前記開
口のサイズとは異なる複数の開口を設けたパターン化マ
スク２を形成し、該パターン化マスク２を介して、同一
の不純物源より同時に不純物を注入し、次いで拡散処理
に付すことにより不純物濃度の異なる領域を複数形成
し、該不純物濃度の異なる領域毎にＭＯＳトランジスタ
を形成する。
置の製造方法であって、基板上にマスクを形成し、該マ
スクに１つのＭＯＳトランジスタ形成予定領域内におい
ては同じサイズの複数の開口を、他のＭＯＳトランジス
タ形成予定領域内においては同じサイズであるが前記開
口のサイズとは異なる複数の開口を設けたパターン化マ
スク２を形成し、該パターン化マスク２を介して、同一
の不純物源より同時に不純物を注入し、次いで拡散処理
に付すことにより不純物濃度の異なる領域を複数形成
し、該不純物濃度の異なる領域毎にＭＯＳトランジスタ
を形成する。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関する。更に詳しくは、互いに耐圧の異なる複数種類
のＭＯＳトランジスタを同じ半導体装置に製造する場合
に使用される半導体装置の製造方法に関する。
に関する。更に詳しくは、互いに耐圧の異なる複数種類
のＭＯＳトランジスタを同じ半導体装置に製造する場合
に使用される半導体装置の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】互いに
耐圧の異なる複数種類のＭＯＳトランジスタを同じ半導
体装置として製造する場合、半導体基板表面に２種類以
上の不純物濃度の領域を形成することが必要である。そ
のために、図７（ａ）〜（ｃ）のように２種類以上のマ
スク材の形成が必要である。
耐圧の異なる複数種類のＭＯＳトランジスタを同じ半導
体装置として製造する場合、半導体基板表面に２種類以
上の不純物濃度の領域を形成することが必要である。そ
のために、図７（ａ）〜（ｃ）のように２種類以上のマ
スク材の形成が必要である。
【０００３】すなわち半導体基板１０１にフォトマスク
１０２を用いてフォトレジスト１０３を形成しそれをパ
ターン化マスクとして不純物１０４をイオン注入する
（図７（ａ））。次にフォトマスク１０５を用いて１０
３とは別の領域にフォトレジスト１０８を形成しそれを
パターン化マスクとして不純物１０７をイオン注入する
（図７（ｂ））。
１０２を用いてフォトレジスト１０３を形成しそれをパ
ターン化マスクとして不純物１０４をイオン注入する
（図７（ａ））。次にフォトマスク１０５を用いて１０
３とは別の領域にフォトレジスト１０８を形成しそれを
パターン化マスクとして不純物１０７をイオン注入する
（図７（ｂ））。
【０００４】その後熱拡散処理を行って不純物拡散層１
０９、１１０が形成される（図７（ｃ））。不純物１０
４、１０７の種類及び不純物量を適切に設定することに
より図７（ｄ）のような半導体基板表面不純物濃度分布
が得られる。また、特開昭第６３−１５３８１７号公報
あるいは特開平第３−２４５５２５号公報には、一つの
トランジスタ内で不純物拡散層に濃度の勾配をもたせて
耐圧の向上、あるいは、傾斜ポテンシャルの形成を行う
方法が開示されている。
０９、１１０が形成される（図７（ｃ））。不純物１０
４、１０７の種類及び不純物量を適切に設定することに
より図７（ｄ）のような半導体基板表面不純物濃度分布
が得られる。また、特開昭第６３−１５３８１７号公報
あるいは特開平第３−２４５５２５号公報には、一つの
トランジスタ内で不純物拡散層に濃度の勾配をもたせて
耐圧の向上、あるいは、傾斜ポテンシャルの形成を行う
方法が開示されている。
【０００５】ここで、液晶ドライバー等の半導体装置で
は論理信号を処理する部分と出力信号を処理する部分と
を持つため、２種類以上のトランジスタ耐圧が必要とな
る。一般に論理信号処理は低い電源電圧（〜５Ｖ）で駆
動し、トランジスタの寸法を小さくするために基板不純
物濃度は比較的高く設定する必要がある。一方出力信号
処理部は高い電源電圧で駆動するため基板不純物濃度は
比較的低く設定する必要がある。このような半導体装置
を製造する為には半導体基板表面に２種類以上の不純物
濃度の領域を形成しなければならないが、上記従来技術
では製造工程が複雑となるという問題点がある。
は論理信号を処理する部分と出力信号を処理する部分と
を持つため、２種類以上のトランジスタ耐圧が必要とな
る。一般に論理信号処理は低い電源電圧（〜５Ｖ）で駆
動し、トランジスタの寸法を小さくするために基板不純
物濃度は比較的高く設定する必要がある。一方出力信号
処理部は高い電源電圧で駆動するため基板不純物濃度は
比較的低く設定する必要がある。このような半導体装置
を製造する為には半導体基板表面に２種類以上の不純物
濃度の領域を形成しなければならないが、上記従来技術
では製造工程が複雑となるという問題点がある。
【０００６】
【課題を解決するための手段及び作用】かくして本発明
によれば、基板上にマスクを形成し、該マスクに１つの
ＭＯＳトランジスタ形成予定領域内においては同じサイ
ズの複数の開口を、他のＭＯＳトランジスタ形成予定領
域内においては同じサイズであるが前記開口のサイズと
は異なる複数の開口を設けたパターン化マスクを形成
し、該パターン化マスクを介して、同一の不純物源より
同時に不純物を注入し、次いで拡散処理に付すことによ
り不純物濃度の異なる領域を複数形成し、該不純物濃度
の異なる領域毎にＭＯＳトランジスタを形成することを
特徴とする半導体装置の製造方法が提供される。
によれば、基板上にマスクを形成し、該マスクに１つの
ＭＯＳトランジスタ形成予定領域内においては同じサイ
ズの複数の開口を、他のＭＯＳトランジスタ形成予定領
域内においては同じサイズであるが前記開口のサイズと
は異なる複数の開口を設けたパターン化マスクを形成
し、該パターン化マスクを介して、同一の不純物源より
同時に不純物を注入し、次いで拡散処理に付すことによ
り不純物濃度の異なる領域を複数形成し、該不純物濃度
の異なる領域毎にＭＯＳトランジスタを形成することを
特徴とする半導体装置の製造方法が提供される。
【０００７】この発明で形成されるパターン化マスクに
おける開口は、１つのＭＯＳトランジスタ形成予定領域
で、同じサイズで複数からなる。この形成予定領域にお
ける開口の割合（以下開口比と称する）が、前記領域内
に導入する不純物濃度と相関関係がある。従って、この
発明では、１つの不純物源を用い、１つのＭＯＳトラン
ジスタ形成予定領域と他のＭＯＳトランジスタ形成予定
領域とでは、開口比を変えることにより、所望の不純物
濃度差を得ようとするものである。
おける開口は、１つのＭＯＳトランジスタ形成予定領域
で、同じサイズで複数からなる。この形成予定領域にお
ける開口の割合（以下開口比と称する）が、前記領域内
に導入する不純物濃度と相関関係がある。従って、この
発明では、１つの不純物源を用い、１つのＭＯＳトラン
ジスタ形成予定領域と他のＭＯＳトランジスタ形成予定
領域とでは、開口比を変えることにより、所望の不純物
濃度差を得ようとするものである。
【０００８】この目的のため、１つの形成予定領域
（Ｘ）では、複数の開口を各開口が同じサイズになるよ
うに形成される。他の形成予定領域（Ｙ）では、前記領
域（Ｘ）における開口比と異ならせるため、複数の開口
のそれぞれを前記の開口より大きいか又は小さくして構
成される。また各領域における開口の数は、一方向につ
き５個以上が好ましい。次に、パターン化マスクに形成
される個々の開口の形状の一例を、開口比の定義式とと
もに図４（ａ）〜（ｅ）に示すが、示された開口の形状
に本発明は限定されるものではない。開口比は、予め基
板に均一に導入されている不純物の濃度及び注入する不
純物の濃度を考慮して、所望の不純物濃度領域を形成す
るために調整することができる。本発明に使用されるパ
ターン化マスクの開口比は、少なくとも０より大きく１
より小さく、０．０４〜０．８が好ましい。
（Ｘ）では、複数の開口を各開口が同じサイズになるよ
うに形成される。他の形成予定領域（Ｙ）では、前記領
域（Ｘ）における開口比と異ならせるため、複数の開口
のそれぞれを前記の開口より大きいか又は小さくして構
成される。また各領域における開口の数は、一方向につ
き５個以上が好ましい。次に、パターン化マスクに形成
される個々の開口の形状の一例を、開口比の定義式とと
もに図４（ａ）〜（ｅ）に示すが、示された開口の形状
に本発明は限定されるものではない。開口比は、予め基
板に均一に導入されている不純物の濃度及び注入する不
純物の濃度を考慮して、所望の不純物濃度領域を形成す
るために調整することができる。本発明に使用されるパ
ターン化マスクの開口比は、少なくとも０より大きく１
より小さく、０．０４〜０．８が好ましい。
【０００９】次に開口比と半導体基板表面の不純物濃度
との関係を図５に示した。この図から開口比、予め基板
に均一に導入されている不純物及び注入する不純物の濃
度を調整することによって所望の不純物濃度の領域を得
られることがわかる。更に、開口比とその領域内に形成
されたトランジスタの耐圧との関係を図６に示す。図５
からも明らかなように、所望の不純物濃度の領域を得る
ことができるので、それぞれのＭＯＳトランジスタの耐
圧に対応した不純物濃度を設定することができる。ここ
で図５及び図６の測定条件として、半導体基板として不
純物濃度が１×１０16cm-3のｎ型シリコン基板を用い
た。開口の形状として、図４（ａ）に示した形状を使用
し、Ｂ＝３μｍに固定し、Ａを調節した。また、不純物
としてホウ素を使用し、注入条件を６５ｋｅＶ、３．０
×１０13cm-2とし、熱拡散の条件を１１５０℃、２５hr
とした。
との関係を図５に示した。この図から開口比、予め基板
に均一に導入されている不純物及び注入する不純物の濃
度を調整することによって所望の不純物濃度の領域を得
られることがわかる。更に、開口比とその領域内に形成
されたトランジスタの耐圧との関係を図６に示す。図５
からも明らかなように、所望の不純物濃度の領域を得る
ことができるので、それぞれのＭＯＳトランジスタの耐
圧に対応した不純物濃度を設定することができる。ここ
で図５及び図６の測定条件として、半導体基板として不
純物濃度が１×１０16cm-3のｎ型シリコン基板を用い
た。開口の形状として、図４（ａ）に示した形状を使用
し、Ｂ＝３μｍに固定し、Ａを調節した。また、不純物
としてホウ素を使用し、注入条件を６５ｋｅＶ、３．０
×１０13cm-2とし、熱拡散の条件を１１５０℃、２５hr
とした。
【００１０】パターン化マスクに使用できる材料として
は、フォトレジスト、熱酸化膜、ＣＶＤで積層された膜
等が挙げられる。例えばマスクにフォトレジストを使用
する場合、スピナー法等によって膜厚１〜２μｍで塗布
し、露光、現像、溶媒による除去によってパターン化マ
スクを形成することができる。このフォトレジストには
公知のものが使用でき、ポジ型及びネガ型のいずれでも
使用可能である。
は、フォトレジスト、熱酸化膜、ＣＶＤで積層された膜
等が挙げられる。例えばマスクにフォトレジストを使用
する場合、スピナー法等によって膜厚１〜２μｍで塗布
し、露光、現像、溶媒による除去によってパターン化マ
スクを形成することができる。このフォトレジストには
公知のものが使用でき、ポジ型及びネガ型のいずれでも
使用可能である。
【００１１】次に上記マスクとしてフォトレジストを使
用した場合の不純物の注入方法の一例を、図１に基づい
て説明する。まず基板上にマスクを積層する。本発明に
使用できる基板としては、公知の基板を使用することが
できるが、シリコン基板を使用することが好ましい。ま
たこの基板はあらかじめｎ型あるいはｐ型の導電型に設
定されていてもよい。次に、図１（ａ）に示すように半
導体基板１上に、間隔Ｂで大きさＡの開口部５及び間隔
Ｂ’で大きさＡ’の開口部４を設けたフォトマスク３を
用いて、フォトレジストを露光し、フォトレジスト２か
らなるパターン化マスクを形成（ただし開口比Ａ／Ｂ＞
Ａ’／Ｂ’）する。ここで、形成される不純物領域の濃
度によっても相違するが、開口は２〜４μｍが好まし
く、開口部ＡはＢの０．０４〜０．８倍、開口部Ａ′は
Ｂ′の０．０４〜０．８倍が好ましい。
用した場合の不純物の注入方法の一例を、図１に基づい
て説明する。まず基板上にマスクを積層する。本発明に
使用できる基板としては、公知の基板を使用することが
できるが、シリコン基板を使用することが好ましい。ま
たこの基板はあらかじめｎ型あるいはｐ型の導電型に設
定されていてもよい。次に、図１（ａ）に示すように半
導体基板１上に、間隔Ｂで大きさＡの開口部５及び間隔
Ｂ’で大きさＡ’の開口部４を設けたフォトマスク３を
用いて、フォトレジストを露光し、フォトレジスト２か
らなるパターン化マスクを形成（ただし開口比Ａ／Ｂ＞
Ａ’／Ｂ’）する。ここで、形成される不純物領域の濃
度によっても相違するが、開口は２〜４μｍが好まし
く、開口部ＡはＢの０．０４〜０．８倍、開口部Ａ′は
Ｂ′の０．０４〜０．８倍が好ましい。
【００１２】次に、上記フォトレジスト２をパターン化
マスクとして不純物９を注入する。注入方法としては、
所望の不純物濃度を実現できるならばどのような方法も
使用することができる。そのような方法としては、イオ
ン注入、気相拡散、ドープドオキサイド、分子線エピタ
キシー等が挙げられる。例えばイオン注入法を使用する
場合、注入の条件は、形成される不純物領域の濃度によ
っても相違するが、１５〜１５０ＫｅＶ、１×１０12〜
５×１０13ions/cm2が好ましい。また不純物としては、
ｐ型不純物領域を形成する場合は、ホウ素等が挙げら
れ、ｎ型不純物領域を形成する場合は、リン、砒素、ア
ンチモン等が挙げられる。
マスクとして不純物９を注入する。注入方法としては、
所望の不純物濃度を実現できるならばどのような方法も
使用することができる。そのような方法としては、イオ
ン注入、気相拡散、ドープドオキサイド、分子線エピタ
キシー等が挙げられる。例えばイオン注入法を使用する
場合、注入の条件は、形成される不純物領域の濃度によ
っても相違するが、１５〜１５０ＫｅＶ、１×１０12〜
５×１０13ions/cm2が好ましい。また不純物としては、
ｐ型不純物領域を形成する場合は、ホウ素等が挙げら
れ、ｎ型不純物領域を形成する場合は、リン、砒素、ア
ンチモン等が挙げられる。
【００１３】その後、１０００〜１１５０℃で熱処理を
行うと、不純物が導入された部位から導入されない部位
へ拡散する。すなわち開口部５から導入された不純物は
５ａの範囲まで拡散し、開口部４から導入された不純物
は４ａの範囲まで拡散する。それらの重ね合わせによっ
て６の範囲まで不純物が拡散する（図１（ｂ））。その
結果、図７（ｄ）と同様な図１（ｃ）に示す半導体基板
表面不純物分布をもつ２種類の濃度の均一な不純物拡散
層７、８を形成することができる（図１（ｄ））。
行うと、不純物が導入された部位から導入されない部位
へ拡散する。すなわち開口部５から導入された不純物は
５ａの範囲まで拡散し、開口部４から導入された不純物
は４ａの範囲まで拡散する。それらの重ね合わせによっ
て６の範囲まで不純物が拡散する（図１（ｂ））。その
結果、図７（ｄ）と同様な図１（ｃ）に示す半導体基板
表面不純物分布をもつ２種類の濃度の均一な不純物拡散
層７、８を形成することができる（図１（ｄ））。
【００１４】次に公知の方法に基づいて、素子分離領
域、ソース・ドレイン領域となる不純物拡散層、ゲート
酸化膜、ゲート電極を形成することによって、不純物濃
度の異なるＭＯＳトランジスタを形成することができ
る。以上のように、複数種類のＭＯＳトランジスタの耐
圧を持つ半導体装置を製造するために半導体基板表面に
２種類以上の不純物濃度の領域を形成する工程で、それ
ぞれのＭＯＳトランジスタの耐圧に対応した不純物濃度
を設定し、それに応じて開口部の大きさを変えて上記手
段のごとく不純物導入、熱拡散処理を行うことにより、
１回の不純物導入、拡散処理で半導体基板表面に２種類
以上の濃度の異なる領域を同時に形成することができ
る。
域、ソース・ドレイン領域となる不純物拡散層、ゲート
酸化膜、ゲート電極を形成することによって、不純物濃
度の異なるＭＯＳトランジスタを形成することができ
る。以上のように、複数種類のＭＯＳトランジスタの耐
圧を持つ半導体装置を製造するために半導体基板表面に
２種類以上の不純物濃度の領域を形成する工程で、それ
ぞれのＭＯＳトランジスタの耐圧に対応した不純物濃度
を設定し、それに応じて開口部の大きさを変えて上記手
段のごとく不純物導入、熱拡散処理を行うことにより、
１回の不純物導入、拡散処理で半導体基板表面に２種類
以上の濃度の異なる領域を同時に形成することができ
る。
【００１５】
実施例１ ｎ型半導体基板に２種類の異なる耐圧をもつｎ型トラン
ジスタを同一半導体基板に形成する場合について図２に
基づいて述べる。図２（ａ）にて不純物濃度１×１０16
cm-3のｎ型Ｓｉ基板１１にフォトマスク１３を用いて膜
厚１〜２μｍのフォトレジスト１２を形成し、それをパ
ターン化マスクとしてホウ素からなる不純物１９を６５
ｋｅＶ、３×１０13ions／cm2でイオン注入した。ここ
で開口パターンには図４（ｂ）のパターンを使用し、Ｂ
＝Ｂ’＝３μｍ、Ａ＝２．２μｍ（開口比＝０．５
４）、Ａ’＝１．８μｍ（開口比＝０．３６）とした。
ジスタを同一半導体基板に形成する場合について図２に
基づいて述べる。図２（ａ）にて不純物濃度１×１０16
cm-3のｎ型Ｓｉ基板１１にフォトマスク１３を用いて膜
厚１〜２μｍのフォトレジスト１２を形成し、それをパ
ターン化マスクとしてホウ素からなる不純物１９を６５
ｋｅＶ、３×１０13ions／cm2でイオン注入した。ここ
で開口パターンには図４（ｂ）のパターンを使用し、Ｂ
＝Ｂ’＝３μｍ、Ａ＝２．２μｍ（開口比＝０．５
４）、Ａ’＝１．８μｍ（開口比＝０．３６）とした。
【００１６】次に、パターン化マスクを除去後、熱拡散
（１１５０℃、２５hr）によりｐ型不純物濃度が１．８
×１０16cm-3の不純物拡散層１７、ｐ型不純物濃度が
１．０×１０16cm-3の不純物拡散層１８を形成した（図
２（ｂ））。この基板の表面層の表面不純物濃度の分布
を図２（ｃ）に示した。その後、従来技術により素子分
離のための電気絶縁膜２１、ｎ型不純物拡散層２４、ゲ
ート酸化膜２２、ゲート電極２３を設けた。以上の工程
により耐圧３０Ｖの第１のｎ型トランジスタ（Ｉ）と、
耐圧４２Ｖの第２のｎ型トランジスタ(II)を形成するこ
とができた（図２（ｄ））。
（１１５０℃、２５hr）によりｐ型不純物濃度が１．８
×１０16cm-3の不純物拡散層１７、ｐ型不純物濃度が
１．０×１０16cm-3の不純物拡散層１８を形成した（図
２（ｂ））。この基板の表面層の表面不純物濃度の分布
を図２（ｃ）に示した。その後、従来技術により素子分
離のための電気絶縁膜２１、ｎ型不純物拡散層２４、ゲ
ート酸化膜２２、ゲート電極２３を設けた。以上の工程
により耐圧３０Ｖの第１のｎ型トランジスタ（Ｉ）と、
耐圧４２Ｖの第２のｎ型トランジスタ(II)を形成するこ
とができた（図２（ｄ））。
【００１７】実施例２ ｎ型半導体基板に２種類の異なる耐圧をもつｐ型トラン
ジスタを同一半導体基板に形成する場合について図３に
基づいて述べる。図３（ａ）にて不純物濃度１×１０16
cm-3のｎ型Ｓｉ基板３１にフォトマスク３３を用いて膜
厚１〜２μｍのフォトレジスト３２を形成し、それをパ
ターン化マスクとしてホウ素からなる不純物３９を６５
ｋｅｖ、３×１０12ions／cm2でイオン注入した。ここ
で図４（ｂ）のパターンを使用し、Ｂ＝Ｂ’＝３μｍ、
Ａ＝１．０μｍ（開口比＝１．１１）、Ａ’＝０．７μ
ｍ（開口比＝０．０５）とした。
ジスタを同一半導体基板に形成する場合について図３に
基づいて述べる。図３（ａ）にて不純物濃度１×１０16
cm-3のｎ型Ｓｉ基板３１にフォトマスク３３を用いて膜
厚１〜２μｍのフォトレジスト３２を形成し、それをパ
ターン化マスクとしてホウ素からなる不純物３９を６５
ｋｅｖ、３×１０12ions／cm2でイオン注入した。ここ
で図４（ｂ）のパターンを使用し、Ｂ＝Ｂ’＝３μｍ、
Ａ＝１．０μｍ（開口比＝１．１１）、Ａ’＝０．７μ
ｍ（開口比＝０．０５）とした。
【００１８】次に、パターン化マスクを除去後、熱拡散
（１１５０℃、２５hr）によりｎ型不純物濃度２．０×
１０15cm-3の不純物拡散層３７、ｎ型不純物濃度６．０
×１０15cm-3の不純物拡散層３８が形成された（図３
（ｂ））。この基板の表面層の表面不純物濃度の分布を
図３（ｃ）に示した。その後、従来技術により素子分離
のための電気絶縁膜４１、ｐ型不純物拡散層４４、ゲー
ト酸化膜４２、ゲート電極４３を設けた。以上の工程に
より耐圧−５４Ｖの第１のｐ型トランジスタ(III) と、
耐圧−４６Ｖの第２のｐ型トランジスタ(IV)を形成する
ことができた（図３（ｄ））。
（１１５０℃、２５hr）によりｎ型不純物濃度２．０×
１０15cm-3の不純物拡散層３７、ｎ型不純物濃度６．０
×１０15cm-3の不純物拡散層３８が形成された（図３
（ｂ））。この基板の表面層の表面不純物濃度の分布を
図３（ｃ）に示した。その後、従来技術により素子分離
のための電気絶縁膜４１、ｐ型不純物拡散層４４、ゲー
ト酸化膜４２、ゲート電極４３を設けた。以上の工程に
より耐圧−５４Ｖの第１のｐ型トランジスタ(III) と、
耐圧−４６Ｖの第２のｐ型トランジスタ(IV)を形成する
ことができた（図３（ｄ））。
【００１９】
【発明の効果】液晶ドライバー等の半導体装置を効率良
く製造する為には、低い電源電圧（〜５Ｖ）で駆動され
る論理信号処理部と高い電源電圧で駆動される出力信号
処理部とを同じ半導体基板に形成するため、半導体基板
表面にそれぞれの部分に最適な２種類以上の不純物濃度
の領域を形成しなければならない。
く製造する為には、低い電源電圧（〜５Ｖ）で駆動され
る論理信号処理部と高い電源電圧で駆動される出力信号
処理部とを同じ半導体基板に形成するため、半導体基板
表面にそれぞれの部分に最適な２種類以上の不純物濃度
の領域を形成しなければならない。
【００２０】従来技術では複数回の不純物の導入工程が
必要だったが、本発明により１回の不純物の導入工程で
同時に複数種類の不純物濃度領域を形成することが可能
となり半導体装置の製造工程を簡略化出来る。
必要だったが、本発明により１回の不純物の導入工程で
同時に複数種類の不純物濃度領域を形成することが可能
となり半導体装置の製造工程を簡略化出来る。
【図１】本発明の半導体装置の製造方法の概略説明図で
ある。
ある。
【図２】本発明の実施例での半導体装置の製造方法の概
略説明図である。
略説明図である。
【図３】本発明の実施例での半導体装置の製造方法の概
略説明図である。
略説明図である。
【図４】半導体基板に選択的に不純物を導入する開口の
一例である。
一例である。
【図５】開口比と半導体基板の表面層の不純物濃度との
関係を示す図である。
関係を示す図である。
【図６】開口比とトランジスタの耐圧との関係を示す図
である。
である。
【図７】従来の半導体装置の製造方法の概略説明図であ
る。
る。
１、１１、３１ 半導体基板 ２、１２、３２ フォトレジスト（パターン化マスク） ３、１３、３３ フォトマスク ４、５ 開口部 ４ａ、５ａ 不純物の注入範囲 ６ 不純物の拡散範囲 ７、１７、３７ 不純物拡散層 ８、１８、３８ 不純物拡散層 ９、１９、３９ 不純物 ２１、４１ 素子分離領域 ２２、４２ ゲート酸化膜 ２３、４３ ゲート電極 ２４、４４ ｎ型不純物拡散層 １０１ 半導体基板 １０２ フォトマスク １０３ フォトレジスト（パターン化マスク） １０４ 不純物 １０５ フォトマスク １０７ 不純物 １０８ フォトレジスト（パターン化マスク） １０９ 不純物拡散層 １１０ 不純物拡散層
Claims (1)
- 【請求項１】 基板上にマスクを形成し、該マスクに１
つのＭＯＳトランジスタ形成予定領域内においては同じ
サイズの複数の開口を、他のＭＯＳトランジスタ形成予
定領域内においては同じサイズであるが前記開口のサイ
ズとは異なる複数の開口を設けたパターン化マスクを形
成し、該パターン化マスクを介して、同一の不純物源よ
り同時に不純物を注入し、次いで拡散処理に付すことに
より不純物濃度の異なる領域を複数形成し、該不純物濃
度の異なる領域毎にＭＯＳトランジスタを形成すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10543393A JPH06318561A (ja) | 1993-05-06 | 1993-05-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10543393A JPH06318561A (ja) | 1993-05-06 | 1993-05-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06318561A true JPH06318561A (ja) | 1994-11-15 |
Family
ID=14407464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10543393A Pending JPH06318561A (ja) | 1993-05-06 | 1993-05-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06318561A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7186623B2 (en) * | 2003-01-27 | 2007-03-06 | Renesas Technology Corp. | Integrated semiconductor device and method of manufacturing thereof |
| JP2007287973A (ja) * | 2006-04-18 | 2007-11-01 | Toyota Motor Corp | ステンシルマスクとその利用方法とそれを利用する荷電粒子注入装置 |
-
1993
- 1993-05-06 JP JP10543393A patent/JPH06318561A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7186623B2 (en) * | 2003-01-27 | 2007-03-06 | Renesas Technology Corp. | Integrated semiconductor device and method of manufacturing thereof |
| US7541248B2 (en) | 2003-01-27 | 2009-06-02 | Renesas Technology Corp. | Integrated semiconductor device and method of manufacturing thereof |
| JP2007287973A (ja) * | 2006-04-18 | 2007-11-01 | Toyota Motor Corp | ステンシルマスクとその利用方法とそれを利用する荷電粒子注入装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277873B1 (ko) | 반도체 소자의 제조 방법 | |
| GB2047464A (en) | Method of producing complementary mos transistors for high voltage | |
| JPS6052594B2 (ja) | 半導体素子の製法 | |
| JP2809810B2 (ja) | 半導体装置の製造方法 | |
| US3981072A (en) | Bipolar transistor construction method | |
| KR0142797B1 (ko) | 실리콘-온-인슐레이터구조의 제조방법 | |
| JPH06318561A (ja) | 半導体装置の製造方法 | |
| JPH0284770A (ja) | 半導体装置の製造方法 | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| JPH11121394A (ja) | 半導体装置の製造方法 | |
| JPS59161870A (ja) | 半導体装置の製造方法 | |
| JPS61156858A (ja) | 相補型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS62211955A (ja) | 半導体装置の製造方法 | |
| CN111696854B (zh) | 半导体器件的制造方法 | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05152329A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04215442A (ja) | 半導体装置の製造方法 | |
| KR100218372B1 (ko) | 반도체소자의 듀얼게이트 제조방법 | |
| JPS6359547B2 (ja) | ||
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPH11238812A (ja) | マスクｒｏｍセル及びその製造方法 | |
| JPH027560A (ja) | 高電圧ｎチャンネルトランジスターの製造方法 | |
| KR930008534B1 (ko) | 듀얼게이트 트랜지스터 제조방법 | |
| JPH023915A (ja) | 半導体装置の製造方法 | |
| JP2737626B2 (ja) | Ｃｍｏｓ型半導体装置の製造方法 |