CN106601604A - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN106601604A CN106601604A CN201510670999.5A CN201510670999A CN106601604A CN 106601604 A CN106601604 A CN 106601604A CN 201510670999 A CN201510670999 A CN 201510670999A CN 106601604 A CN106601604 A CN 106601604A
- Authority
- CN
- China
- Prior art keywords
- work
- threshold voltage
- function layer
- thickness
- device area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052693 Europium Inorganic materials 0.000 claims description 3
- 229910052779 Neodymium Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052702 rhenium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 41
- 230000008859 change Effects 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910002244 LaAlO3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体器件制造方法，通过引入功函数层并调节其厚度参数，改变沟道区域功函数层的等效平均厚度，以此平衡不同沟道尺寸的器件由于应力工程而产生的不同的阈值电压偏移，从而能够使不同尺寸器件的阈值电压区域一致；而在调节功函数层厚度的同时还可以对栅极凹槽深度也即栅极高度进行调节；本发明的方法便于在器件制造中进行参数调整，以获得一致的阈值电压，并且工艺简单有效，与先有的工艺流程兼容。
Description
技术领域
本发明涉及半导体器件制造方法领域，具体而言，涉及一种用于调节不同尺寸器件阈值电压的半导体器件制造方法。
背景技术
随着半导体器件依照摩尔定律在不断地等比例缩小，为了维持器件性能，器件的驱动电流需要得到更大的提高且需要控制器件的短沟道效应。为了进一步的提高器件的驱动电流，源漏应力技术被广泛采用。源漏应力技术通常为在源漏区外延一层与沟道材料具有不同晶格常数的材料，从而向沟道提供应力。此项技术产生的应力会随着沟道长度的减小而变大。应力使衬底材料的禁带结构发生变化，从而导致器件阈值电压发生变化。以对沟道施加压应力为例，施加的压应力越大，器件的阈值电压的绝对值越小。
如上所述，随着器件沟道长度的变化，沟道内的应力也会发生变化，这将导致不同尺寸器件的禁带结构产生不同的变化，进而器件阈值电压的变化也会不同。具体而言，小尺寸器件的禁带结构相比大尺寸器件会发生更大的变化，进而小尺寸器件的阈值电压相比大尺寸的阈值电压发生加大的变化，从而产生较大的阈值电压差异(Vtroll-off)。这将会导致长沟道器件与短沟道器件在相同的电压下的工作状态不同，影响整个系统的工作状态；而同时，短沟道效应也会导致小尺寸器件的阈值电压的绝对值变得越来越小。
因此，需要提供一种新的半导体制造方法，能够简便、有效地调节不同尺寸器件的阈值电压。
发明内容
本发明提出了一种半导体器件制造方法，通过对功函数层参数的控制，以简便、有效地调节不同尺寸器件的阈值电压。
本发明提供了一种半导体器件制造方法，包括如下步骤：
提供衬底，所述衬底具有包括第一器件区域和第二器件区域的多个器件区域；
所述第一器件区域的器件具有第一沟道长度，所述第二器件区域的器件具有第二沟道长度，第一沟道长度与第二沟道长度不相等；
在所述多个器件区域分别形成源漏区域、栅极凹槽、栅极侧墙；
在所述多个器件区域形成高K栅极绝缘层；
在所述高K栅极绝缘层上形成功函数层；
通过调节所述功函数层的厚度，调整包括第一器件区域和第二器件区域的多个器件区域的器件阈值电压，使多个器件区域的器件阈值电压一致。
根据本发明的一个方面，在调节所述功函数层厚度的同时，调节所述栅极凹槽的深度，降低多个器件区域的器件阈值电压的差异。
根据本发明的一个方面，在调节所述功函数层厚度的同时，调节所述栅极凹槽的深度，降低多个器件区域的器件阈值电压的差异。
根据本发明的一个方面，所述功函数层的材料为：一种或多种选自Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La的金属单质、合金或金属氮化物的材料。
根据本发明的一个方面，所述功函数层的材料通过原位掺杂或离子注入掺杂C、F、N、O、B、P、As元素以调节功函数。
本发明的优点在于：通过引入功函数层并调节其厚度参数，改变沟道区域功函数层的等效平均厚度，以此平衡不同沟道尺寸的器件由于应力工程而产生的不同的阈值电压偏移，从而能够使不同尺寸器件的阈值电压区域趋于一致，降低各器件阈值电压的差异；而在调节功函数层厚度的同时还可以对栅极凹槽深度也即栅极高度进行调节；本发明的方法便于在器件制造中进行参数调整，以获得一致的阈值电压，并且工艺简单有效，与先有的工艺流程兼容。
附图说明
图1-3本发明提供的半导体制造方法的流程示意图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
本发明提供一种半导体器件制造方法，具体而言，涉及一种利用功函数层调节阈值电压的半导体器件制造方法。下面，参见说明书附图，将详细描述本发明提供的半导体器件制造方法。
首先，参见附图1，提供衬底1，衬底1具有包括第一器件区域100和第二器件区域200在内的多个器件区域。多个器件区域被隔离结构例如STI结构隔离。在第一器件区域100，半导体器件具有第一沟道长度L1(参见图3)，在第二器件区域200，半导体器件具有第二沟道长度L2(参见图3)，第一沟道长度L1与第二沟道长度L2不相等；并且，在本发明的一个实施例中，参见图1和图3，L1可选地大于L2。
在衬底1上的多个器件区域中，分别形成有源漏区域2、栅极凹槽4、栅极侧墙3。具体工艺步骤包括：在衬底1上形成虚设栅极，虚设栅极可以包括例如采用SiO2的虚设栅极绝缘层，以及例如采用多晶硅或非晶硅的虚设栅极；之后，沉积侧墙材料并进行回刻蚀处理，形成位于虚设栅极两侧的栅极侧墙3；接着沉积层间介质层，可选地包括至少两层的层间介质层，例如图1中第一层间介质层5和第二层间介质层6，层间介质层的材料优选为SiO2、SiON、Si3N4等；之后，通过平坦化工艺处理，去除部分层间介质层，并暴露出虚设栅极顶面；然后，去除虚设栅极，形成栅极凹槽4。
接着，参见图2，在多个器件区域形成高K栅极绝缘层7。高K栅极绝缘层7选自以下材料之一或其组合构成的一层或多层：Al2O3，HfO2，包括HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx以及HfLaSiOx至少之一在内的铪基高K介质材料，包括ZrO2、La2O3、LaAlO3、TiO2、或Y2O3至少之一在内的稀土基高K介质材料。
之后，参见图3，在高K栅极绝缘层7上形成功函数层8。功函数层8用以调节各个器件的栅极功函数，进而调节器件阈值电压，其材料通常包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质，或上述金属的合金，或上述金属的氮化物，此外，功函数层8还可通过原位掺杂或离子注入掺杂C、F、N、O、B、P、As等元素以调节功函数。通过采用具有良好保形性的沉积工艺，使功函数层8垂直面和水平面均具有相同的厚度M，例如，在栅极凹槽中，凹槽底部的功函数层8和凹槽侧壁的功函数层8厚度均为M。通过调节功函数层8的厚度M，调整包括第一器件区域100和第二器件区域200在内的多个器件区域的器件阈值电压，使多个器件区域的器件阈值电压趋于一致，进而降低使多个器件区域的器件阈值电压的差异。
由于各个器件区域的沟道长度存在不同，例如，在本发明的一个实施例中，第一沟道长度L1大于第二沟道长度L2，因此，由应力工程(例如源漏区域应力工程)引起的阈值电压偏移也不同，并且，应力对小尺寸器件的影响更大。具体而言，若应力工程引起的第一器件区域100和第二器件区域200的器件阈值电压偏移(绝对值)分别为ΔVts1和ΔVts2，那么，由于L1>L2，则ΔVts1<ΔVts2。
而在沉积的功函数层8之后，若功函数层8的厚度为M，栅极凹槽的深度为H(也即栅极高度)，各个器件的沟道长度为L，那么，在栅极凹槽中靠近栅极侧墙3的两侧的垂直面上的功函数层8的高度可以认为是H+M，也即在长度为L的沟道区中，存在着2M长度的沟道区域被等效厚度为H+M的功函数层8，因此，整个沟道区域的功函数层8的等效平均厚度为：[(H+M)*2M+M*(L-2M)]/L＝2MH/L+M。由此可以看出，L越小，沟道区域功函数层8的等效平均厚度就越大，而沟道区域功函数层8的等效平均厚度越大，其对于器件阈值电压的偏移作用也就越大。若功函数层8引起的第一器件区域100和第二器件区域200的器件阈值电压偏移(绝对值)分别为ΔVtw1和ΔVtw2，那么，由于L1>L2，则ΔVtw1>ΔVtw2。通过上面的分析可以得出，应力工程造成的不同尺寸器件阈值电压的偏移方向和功函数层导致的不同尺寸器件阈值电压的偏移方向是相反的，因而，不同尺寸器件总的阈值电压偏移量ΔVtw+ΔVts可以通过调节而趋于一致。沟道长度L属于设计目标，不便后期调整，因此，可以通过调节功函数层8的厚度M来改变2MH/L+M的数值，从而进一步调整ΔVtw，使得ΔVts1+ΔVtw1与ΔVts2+ΔVtw2的数值相同或者接近，也即使得不同沟道长度器件的阈值电压尽量趋于一致，。需要明了的是，在调节功函数层8的厚度M的同时，也可以调节栅极凹槽的深度为H(也即栅极高度)，由于M和H并不属于器件的目标参数，而只是工艺过程的控制，因此，便于设计人员进行控制，以获得一致的阈值电压。
以上，本发明的半导体器件制造方法已得到说明。在本发明的方法中，通过引入功函数层并调节其厚度参数，改变沟道区域功函数层的等效平均厚度，以此平衡不同沟道尺寸的器件由于应力工程而产生的不同的阈值电压偏移，从而能够使不同尺寸器件的阈值电压区域一致；而在调节功函数层厚度的同时还可以对栅极凹槽深度也即栅极高度进行调节；本发明的方法便于在器件制造中进行参数调整，以获得一致的阈值电压，并且工艺简单有效，与先有的工艺流程兼容。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构和/或工艺流程做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (4)
1.一种半导体器件制造方法，其特征在于包括如下步骤：
提供衬底，所述衬底具有包括第一器件区域和第二器件区域的多个器件区域；
所述第一器件区域的器件具有第一沟道长度，所述第二器件区域的器件具有第二沟道长度，第一沟道长度与第二沟道长度不相等；
在所述多个器件区域分别形成源漏区域、栅极凹槽、栅极侧墙；
在所述多个器件区域形成高K栅极绝缘层；
在所述高K栅极绝缘层上形成功函数层；
通过调节所述功函数层的厚度，调整包括第一器件区域和第二器件区域的多个器件区域的器件阈值电压，降低多个器件区域的器件阈值电压的差异。
2.根据权利要求1所述的方法，其特征在于，在调节所述功函数层厚度的同时，调节所述栅极凹槽的深度，降低多个器件区域的器件阈值电压的差异。
3.根据权利要求1所述的方法，其特征在于，所述功函数层的材料为：一种或多种选自Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La的金属单质、合金或金属氮化物的材料。
4.根据权利要求1所述的方法，其特征在于，所述功函数层的材料通过原位掺杂或离子注入掺杂C、F、N、O、B、P、As元素以调节功函数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510670999.5A CN106601604A (zh) | 2015-10-15 | 2015-10-15 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510670999.5A CN106601604A (zh) | 2015-10-15 | 2015-10-15 | 半导体器件制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106601604A true CN106601604A (zh) | 2017-04-26 |
Family
ID=58553585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510670999.5A Pending CN106601604A (zh) | 2015-10-15 | 2015-10-15 | 半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601604A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10777588B2 (en) | 2017-08-31 | 2020-09-15 | Boe Technology Group Co., Ltd. | Method of fabricating thin film transistor, thin film transistor, array substrate, and display apparatus |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1523674A (zh) * | 2003-02-20 | 2004-08-25 | 北京大学 | 一种非对称栅场效应晶体管 |
| JP2008085205A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN101783299A (zh) * | 2009-01-20 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法及其阈值电压调节方法 |
| CN102543758A (zh) * | 2012-02-17 | 2012-07-04 | 上海华力微电子有限公司 | 一种减少mosfet耦合干扰的侧墙工艺的制备方法 |
| CN102709244A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | Nmos器件制作方法 |
| CN102709194A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | Nmos器件制作方法 |
| US20140048882A1 (en) * | 2012-08-20 | 2014-02-20 | International Business Machines Corporation | Techniques for gate workfunction engineering to reduce short channel effects in planar cmos devices |
| US20140183642A1 (en) * | 2012-12-27 | 2014-07-03 | United Microelectronics Corp. | Semiconductor structure and process thereof |
-
2015
- 2015-10-15 CN CN201510670999.5A patent/CN106601604A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1523674A (zh) * | 2003-02-20 | 2004-08-25 | 北京大学 | 一种非对称栅场效应晶体管 |
| JP2008085205A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN101783299A (zh) * | 2009-01-20 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法及其阈值电压调节方法 |
| CN102543758A (zh) * | 2012-02-17 | 2012-07-04 | 上海华力微电子有限公司 | 一种减少mosfet耦合干扰的侧墙工艺的制备方法 |
| CN102709244A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | Nmos器件制作方法 |
| CN102709194A (zh) * | 2012-06-21 | 2012-10-03 | 上海华力微电子有限公司 | Nmos器件制作方法 |
| US20140048882A1 (en) * | 2012-08-20 | 2014-02-20 | International Business Machines Corporation | Techniques for gate workfunction engineering to reduce short channel effects in planar cmos devices |
| US20140183642A1 (en) * | 2012-12-27 | 2014-07-03 | United Microelectronics Corp. | Semiconductor structure and process thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10777588B2 (en) | 2017-08-31 | 2020-09-15 | Boe Technology Group Co., Ltd. | Method of fabricating thin film transistor, thin film transistor, array substrate, and display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10943833B2 (en) | Silicon and silicon germanium nanowire formation | |
| KR101817376B1 (ko) | 펀치 스루 억제부를 갖는 개선된 트랜지스터 | |
| DE102012111785B4 (de) | Herstellverfahren für einen integrierten Halbleiterschaltkreis mit Metall-Gate und integrierter Halbleiterschaltkreis | |
| DE102017103674B4 (de) | Halbleitervorrichtung mit mehrschicht-kanalstrukturund verfahren zur herstellung | |
| KR20130126890A (ko) | 문턱 전압 설정 도펀트 구조물들을 갖는 개선된 트랜지스터 | |
| TW201334184A (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| CN101853813A (zh) | 半导体装置及其制造方法 | |
| CN106033745A (zh) | 半导体元件及其形成方法 | |
| CN103311247A (zh) | 半导体器件及其制造方法 | |
| CN103858215A (zh) | 非平坦晶体管以及其制造的方法 | |
| EP3159929A2 (en) | Method and device for metal gate stacks | |
| US11854905B2 (en) | Silicon and silicon germanium nanowire formation | |
| CN102376766A (zh) | 半导体设备及其制造方法 | |
| US9269812B2 (en) | Semiconductor device having V-shaped region | |
| US20200135895A1 (en) | Novel epi semiconductor material structures in source/drain regions of a transistor device formed on an soi substrate | |
| CN103383918A (zh) | 具有金属栅极的半导体结构及其制作方法 | |
| CN102339752A (zh) | 一种基于栅极替代工艺的制造半导体器件的方法 | |
| US9252236B2 (en) | Counter pocket implant to improve analog gain | |
| CN109300846B (zh) | 用于产生表面电荷的包括压电衬垫的finfet装置及其制造方法 | |
| CN106601604A (zh) | 半导体器件制造方法 | |
| CN103915387B (zh) | Cmos晶体管的形成方法 | |
| CN106328501A (zh) | 半导体器件的制造方法 | |
| CN103515233B (zh) | 半导体器件及其制造方法 | |
| US9356136B2 (en) | Engineered source/drain region for n-Type MOSFET | |
| CN107316837A (zh) | 一种cmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170426 |