CN102709244A - Nmos器件制作方法 - Google Patents

Nmos器件制作方法 Download PDF

Info

Publication number
CN102709244A
CN102709244A CN2012102090677A CN201210209067A CN102709244A CN 102709244 A CN102709244 A CN 102709244A CN 2012102090677 A CN2012102090677 A CN 2012102090677A CN 201210209067 A CN201210209067 A CN 201210209067A CN 102709244 A CN102709244 A CN 102709244A
Authority
CN
China
Prior art keywords
nmos
irradiation
silicon nitride
nitride layer
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102090677A
Other languages
English (en)
Inventor
徐强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2012102090677A priority Critical patent/CN102709244A/zh
Publication of CN102709244A publication Critical patent/CN102709244A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种NMOS器件制作方法，包括：提供含有NMOS的基底；在所述基底上沉积具有高拉应力的氮化硅层；对具有不同沟道长度的NMOS所对应的氮化硅层分别进行紫外光照射，所述紫外光照射的时间和温度与所述沟道长度成正比；继续后续通用的半导体工艺流程，以形成NMOS晶体管。本发明所提供的NMOS器件制作方法根据沟道长度的长短，通过对具有不同沟道长度的NMOS所对应的氮化硅层进行紫外光照射，使得氮化硅层的应力与沟道长度成正比，从而实现对NMOS器件性能调整的一致性。

Description

NMOS器件制作方法
技术领域
本发明涉及半导体制造工艺，且特别涉及NMOS器件制作方法。
背景技术
随着半导体制造工艺技术的发展，集成电路芯片的特征线宽越来越小，为了改善半导体器件的性能，应力工程技术被广泛应用于半导体工艺中，用以提高载流子的电迁移率。其中，比较常见的，例如在NMOS器件的制作过程中采用通孔刻蚀停止层（Contact Etch StopLayer，CESL）应力工程技术。
通孔刻蚀停止层应力工程，是在通孔刻蚀停止层薄膜沉积过程中，通过调整沉积条件，在薄膜内部产生高应力，使该应力传导到器件沟道中，从而对载流子的迁移率产生影响。例如，对于NMOS器件，可通过通孔刻蚀停止层应力工程，形成通孔刻蚀停止层薄膜，在薄膜内部产生压应力，并将该应力传导至NMOS的沟道中，对沟道形成张应力。由于沟道方向的张应力有助于提高NMOS器件的电子迁移率，从而能够有助于改善NMOS器件的性能。实践中，已经有实验可以证明，通过沉积高拉应力氮化硅薄膜，可以提高NMOS的性能达到10%以上。
然而，发明人通过在实践发现，采用常规通孔刻蚀停止层应力工程的方法来提升NMOS的性能，对于不同沟道长度的NMOS，其提升效果是不一致的。参考图1，随着沟道长度的增加，提升性能的效果变小。
目前，在生产实际中，为了解决这一问题，通常在版图设计时就考虑到沟道长度的影响，从而采用特殊结构的晶体管设计，并对所设计的版图不断地进行检验与修正，这种方法无疑大大增加了产品的研发生产周期和成本。
发明内容
本发明提供了一种NMOS器件制作方法，根据沟道长度的长短，分别对具有不同沟道长度的NMOS所对应的氮化硅层进行紫外光照射，利用紫外光照射对氮化硅层中应力的增强作用，使得氮化硅层的应力与沟道长度成正比，从而实现对NMOS器件性能调整的一致性。。
为了实现上述技术目的，本发明提出一种NMOS器件制作方法，包括：提供含有NMOS的基底；在所述基底上沉积具有高拉应力的氮化硅层；对具有不同沟道长度的NMOS所对应的氮化硅层分别进行紫外光照射，所述紫外光照射的时间和温度与所述沟道长度成正比；继续后续通用的半导体工艺流程，以形成NMOS晶体管。
可选的，所述紫外光包括波长范围为320纳米至400纳米的光。
可选的，所述紫外光的照射温度范围为300摄氏度至500摄氏度，照射时间为2-7分钟。
可选的，所述氮化硅薄膜的高拉应力在紫外光照射之前为300-700兆帕，在紫外光照射之后为500-2000兆帕。
可选的，对具有不同沟道长度的NMOS所对应的氮化硅层分别进行紫外光照射，所述紫外光照射的时间和温度与所述沟道长度成正比包括：按照沟道长度递增或递减的顺序，对具有不同沟道长度的NMOS所对应的氮化硅层，依次进行紫外光照射，其中，所述紫外光照射的时间和温度对应地呈递增或递减的顺序。
可选的，所述对具有不同沟道长度的NMOS所对应的氮化硅层分别进行紫外光照射，所述紫外光照射的时间和温度与所述沟道长度成正比包括：第一次对具有最长沟道长度的NMOS所对应的氮化硅层进行紫外光照射，第二次对具有最长沟道长度的NMOS以及具有次长沟道长度的NMOS所对应的氮化硅层进行紫外光照射，以此递增，其中，第N次对具有N个沟道长度的NMOS所对应的氮化硅层一起进行紫外光照射，直至对所有NMOS所对应的氮化硅层完成紫外光照射。
可选的，所述继续后续通用的半导体工艺流程包括沉积金属前介电质层。
相较于现有技术，本发明NMOS器件制作方法充分考虑了氮化硅层的不同高拉应力对沟道载流子的影响，根据NMOS器件沟道长度的长短，通过紫外光照射的方式，使得所述氮化硅层的应力与沟道长度成正比，从而能够实现对NMOS器件性能调整的一致性。
附图说明
图1为NMOS器件的沟道长度与其对应的器件性能的示意图；
图2为紫外光照射能量与高拉应力的关系示意图。
图3为本发明NMOS器件制作方法一种实施方式的流程示意图；
图4-图8为按照本发明NMOS器件制作方法一种具体实施方式所形成的NMOS器件的剖面示意图；
图9-图11为按照本发明NMOS器件制作方法另一种具体实施方式所形成的NMOS器件的剖面示意图。
具体实施方式
发明人通过大量的实验数据发现，氮化硅薄膜通过紫外光照射之后，其应力会发生变化。应力变化的趋势随着紫外光照射的时间的长短和温度的高低而变化，具体来说，参考图2，T1为550摄氏度，T2为510摄氏度，T3为465摄氏度，T4为415摄氏度。当采用相同照射温度时，应力随照射时间增加而增加；而照射时间相同时，应力与照射温度成正比。综上，经紫外光照射之后，氮化硅薄膜的应力相应增加，并且所增加的应力与紫外光照射的时间以及紫外光照射的温度成正比。也就是说，当紫外光照射时间越长且温度越高，氮化硅薄膜中的应力将会增加地越多；反之，当紫外光照射时间越短且温度越低，氮化硅薄膜中的应力增加地越少。
本发明所提供的NMOS器件制作方法正是利用该特性，在通常的高拉应力氮化硅层沉积完成之后，根据NMOS器件沟道长度的长短，对所述氮化硅层进行紫外光照射，使得NMOS器件的沟道越长，其对应的所述氮化硅层的高拉应力越大，从而能够实现对NMOS器件性能调整的一致性。
下面将结合具体实施例和附图，对本发明NMOS晶体管制作方法进行详细阐述。
参考图3，本发明NMOS器件制作方法包括：
步骤S1，提供含有NMOS的基底；
步骤S2，在所述基底上沉积具有高拉应力的氮化硅层；
步骤S3，对具有不同沟道长度的NMOS所对应的氮化硅层分别进行紫外光照射，所述紫外光照射的时间和温度与所述沟道长度成正比；
步骤S4，继续后续通用的半导体工艺流程，以形成NMOS晶体管。
本发明NMOS器件制作方法一种实施方式中，参考图4，基底100中的NMOS分别具有三种长度不同的沟道，其中按照沟道长度递增的顺序依次为NMOS101、NMOS 102以及NMOS103。
参考图5，在具有NMOS的基底100上沉积第一氮化硅层110。
参考图6至图8，对具有不同沟道长度的NMOS101、NMOS102和NMOS103对应的氮化硅层，依次进行紫外光照射，其中，紫外光照射的时间和温度分别依次为time1和T1、time2和T2以及time3和E3。NMOS101、NMOS102和NMOS103的沟道长度依次递增，相对应的，紫外光照射的时间time1、time2和time3依次递增，并且紫外光照射的温度T1、T2和T3也依次递增。
本发明NMOS器件制作方法的另一种实施方式中，首先，参考图9，对与具有最长沟道的NMOS103对应的氮化硅层进行紫外光照射，紫外光照射的时间和温度分别为time10和T10；接着，参考图10，对与具有最长沟道的NMOS103和与具有次长沟道的NMOS102对应的氮化硅层同时进行紫外光照射，紫外光照射的时间和温度分别为time20和T20；最后，参考图11，对与NMOS101、NMOS 102和NMOS103对应的氮化硅层进行紫外光照射，紫外光照射的时间和温度分别为time30和T30。其中，紫外光照射的时间time10、time20和time30可相同，也可不同，并且紫外光照射的温度T10、T20和T30可相同，也可不同。
由于氮化硅层中的高拉应力能够传导至器件沟道中，以提高载流子的迁移速率，而氮化硅层的应力越大，其所能影响的载流子数量越多，从而能够对具有较长的沟道的NMOS的性能进行调整。因此，紫外光照射的时间和温度与其沟道长度成正比，从而能够使氮化硅层中的应力与沟道长度成正比，以实现对NMOS器件性能调整的一致性。
其中，上述紫外光照射的波长范围为320纳米至400纳米，照射温度范围为300摄氏度至500摄氏度，照射时间为2-7分钟。
其中，所述氮化硅薄膜的高拉应力在紫外光照射之前为300-700兆帕，在紫外光照射之后为500-2000兆帕。
在其它具体实施方式中，步骤S4还可包括沉积金属前介电质层。
在本发明NMOS器件制作方法的其它实施方式中,基底中的NMOS还可分别具有两种长度的沟道或超过三种不同长度的沟道,其沟道长度的种类并不对本发明NMOS器件制作方法的发明思路造成限制。
相较于现有技术，本发明NMOS器件制作方法充分考虑了氮化硅层的高拉应力对不同沟道长度的不同影响，根据NMOS器件沟道长度的长短，对与其对应的氮化硅层进行紫外光照射，使得所述氮化硅层的应力与沟道长度成正比，从而能够实现对NMOS器件性能调整的一致性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (7)

1.一种NMOS器件制作方法，其特征在于，包括：
提供含有NMOS的基底；
在所述基底上沉积具有高拉应力的氮化硅层；
对具有不同沟道长度的NMOS所对应的氮化硅层分别进行紫外光照射，所述紫外光照射的时间和温度与所述沟道长度成正比；
继续后续通用的半导体工艺流程，以形成NMOS晶体管。
2.如权利要求1所述的NMOS器件制作方法，其特征在于，所述紫外光包括波长范围为320纳米至400纳米的光。
3.如权利要求1所述的NMOS器件制作方法，其特征在于，所述紫外光的照射温度范围为300摄氏度至500摄氏度，照射时间为2-7分钟。
4.如权利要求1所述的NMOS器件制作方法，其特征在于，所述氮化硅薄膜的高拉应力在紫外光照射之前为300-700兆帕，在紫外光照射之后为500-2000兆帕。
5.如权利要求1所述的NMOS器件制作方法，其特征在于，所述对具有不同沟道长度的NMOS所对应的氮化硅层分别进行紫外光照射，所述紫外光照射的时间和温度与所述沟道长度成正比包括：按照沟道长度递增或递减的顺序，对具有不同沟道长度的NMOS所对应的氮化硅层，逐个依次进行紫外光照射，其中，所述紫外光照射的时间和温度对应地呈递增或递减的顺序。
6.如权利要求1所述的NMOS器件制作方法，其特征在于，所述对具有不同沟道长度的NMOS所对应的氮化硅层分别进行紫外光照射，所述紫外光照射的时间和温度与所述沟道长度成正比包括：第一次对具有最长沟道长度的NMOS所对应的氮化硅层进行紫外光照射，第二次对具有最长沟道长度的NMOS以及具有次长沟道长度的NMOS所对应的氮化硅层进行紫外光照射，以此递增，其中，第N次对具有N个沟道长度的NMOS所对应的氮化硅层一起进行紫外光照射，直至对所有NMOS所对应的氮化硅层完成紫外光照射。
7.如权利要求1所述的NMOS器件制作方法，其特征在于，所述继续后续通用的半导体工艺流程包括沉积金属前介电质层。
CN2012102090677A 2012-06-21 2012-06-21 Nmos器件制作方法 Pending CN102709244A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012102090677A CN102709244A (zh) 2012-06-21 2012-06-21 Nmos器件制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012102090677A CN102709244A (zh) 2012-06-21 2012-06-21 Nmos器件制作方法

Publications (1)

Publication Number Publication Date
CN102709244A true CN102709244A (zh) 2012-10-03

Family

ID=46901905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102090677A Pending CN102709244A (zh) 2012-06-21 2012-06-21 Nmos器件制作方法

Country Status (1)

Country Link
CN (1) CN102709244A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601604A (zh) * 2015-10-15 2017-04-26 中国科学院微电子研究所 半导体器件制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016569A (ja) * 2006-07-04 2008-01-24 Sharp Corp 半導体装置及びその製造方法
CN101373771A (zh) * 2007-08-23 2009-02-25 英飞凌科技股份公司 包括第一沟道和第二沟道的集成电路
US20090283874A1 (en) * 2008-05-15 2009-11-19 Toshiaki Idaka Semiconductor device manufacturing method and semiconductor device
CN102412201A (zh) * 2011-05-13 2012-04-11 上海华力微电子有限公司 一种在半导体器件中提高氮化硅薄膜拉应力的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016569A (ja) * 2006-07-04 2008-01-24 Sharp Corp 半導体装置及びその製造方法
CN101373771A (zh) * 2007-08-23 2009-02-25 英飞凌科技股份公司 包括第一沟道和第二沟道的集成电路
US20090283874A1 (en) * 2008-05-15 2009-11-19 Toshiaki Idaka Semiconductor device manufacturing method and semiconductor device
CN102412201A (zh) * 2011-05-13 2012-04-11 上海华力微电子有限公司 一种在半导体器件中提高氮化硅薄膜拉应力的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴冬等: ""电压和温度对紫外线灯管辐照强度的影响"", 《中国消毒学杂志》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601604A (zh) * 2015-10-15 2017-04-26 中国科学院微电子研究所 半导体器件制造方法

Similar Documents

Publication Publication Date Title
US20120126197A1 (en) Structure and process of basic complementary logic gate made by junctionless transistors
CN102222700B (zh) 薄膜晶体管元件及其制作方法
CN104347629B (zh) 一种栅控二极管反熔丝单元结构及其制作方法
CN102709244A (zh) Nmos器件制作方法
CN102184923A (zh) 硅纳米线晶体管器件可编程阵列及其制备方法
TWI518782B (zh) 垂直電晶體及其製造方法
CN102709194A (zh) Nmos器件制作方法
CN102437064A (zh) 硅纳米线的制造方法
CN102446857A (zh) 一种用于提高半导体器件性能的硅化物掩模刻蚀方法
CN102664150A (zh) 提高接触刻蚀阻挡层工艺中pmos性能的方法
CN103855305B (zh) 一种含氟石墨烯修饰层有机场效应晶体管的制备方法
CN104810363B (zh) 功率集成器件及其制作方法
CN103367458B (zh) 薄膜晶体管及其制造方法
CN103296071B (zh) 石墨烯器件
CN104979216A (zh) 全包围栅极鳍形半导体器件制备方法
CN101719513B (zh) 30v双扩散mos器件及18v双扩散mos器件
CN102709195A (zh) Nmos器件制作方法
CN205789972U (zh) 集成电路
CN105140231B (zh) 薄膜晶体管阵列基板及其制作方法
CN102214695B (zh) 功率mos器件及功率mos器件制造方法
CN102214696B (zh) 功率mos器件及功率mos器件制造方法
CN102709178B (zh) 一种形成双应力层氮化硅薄膜的方法
CN104157579B (zh) 一种多沟道全包围栅极的半导体器件结构的制备方法
CN102637690A (zh) Sram存储器及其形成方法
CN102709193A (zh) Nmos器件制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121003