CN104347629B - 一种栅控二极管反熔丝单元结构及其制作方法 - Google Patents
一种栅控二极管反熔丝单元结构及其制作方法 Download PDFInfo
- Publication number
- CN104347629B CN104347629B CN201310313550.4A CN201310313550A CN104347629B CN 104347629 B CN104347629 B CN 104347629B CN 201310313550 A CN201310313550 A CN 201310313550A CN 104347629 B CN104347629 B CN 104347629B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- control diode
- unit structure
- gate control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种栅控二极管反熔丝单元结构及其制作方法,所述栅控二极管反熔丝单元结构至少包括:沟道区;P型区及N型区,分别连接于所述沟道区的两端;栅极结构,制作于所述沟道区表面,其中,所述沟道区的导电类型可以是P型或者N型。本发明具有以下有益效果:本发相比于现有的MOS结构反熔丝结构,去除了浅掺杂漏区域LDD,降低了器件的寄生电容;本发明采用栅控二极管结构的反熔丝,降低了导通时栅极所需添加的电压,提高了器件的性能并保证了器件的稳定性,降低器件失效的几率;本发明工艺与现有的MOS工艺兼容,结构简单,不增加器件成本,适用使用于工业生产。
Description
技术领域
本发明涉及一种半导体器件结构及其制作方法,特别是涉及一种栅控二极管反熔丝单元结构及其制作方法。
背景技术
非挥发性存储器元件由于具有使存入的数据在断电后也不会消失的优点,所以已成为个人电脑和电子设备所广泛采用的一种存储器元件。一般而言,非挥发性存储器可以细分为可抹除可编程的只读存储器(Erasable Programmable ROM,EPROM)、电子式可抹除可编程的只读存储器(Electrically Erasable Programmable ROM,EEPROM)、掩模式只读存储器(Mask ROM)、单次可编程的只读存储器(One Time Programmable ROM,OTPROM)等。
对于可抹除可编程的只读存储器与电子式可抹除可编程的只读存储器而言,由于可抹除可编程的只读存储器与电子式可抹除可编程的只读存储器具有写入与抹除的功能,而为实际应用的较佳选择。但是,相对的可抹除可编程的只读存储器与电子式可抹除可编程的只读存储器的制作工艺较为复杂且会使成本提高。
对于掩模式只读存储器而言,虽然掩模式只读存储器的制作工艺简单、成本较低,但是需以光掩模定义欲写入的数据,因此在使用上限制较多。
对于单次可编程的只读存储器而言,由于可在存储器离开工厂后才写入数据,亦即可依照存储器配置的环境由使用者写入数据,因此单次可编程的只读存储器在使用上较掩模式只读存储器更为方便。近年来在半导体集成电路装置中,单次可编程的只读存储器成为不可欠缺的元件。
反熔丝编程技术也称熔通编程技术,这类器件是用反熔丝作为开关元件。这些开关元件在未编程时处于开路状态,编程时,在需要连接处的反熔丝开关元件两端加上编程电压,反熔丝将由高阻抗变为低阻抗,实现两点间的连接,编程后器件内的反熔丝模式决定了相应器件的逻辑功能。
然而,随着集成电路产业的发展,业界莫不以制作出速度更快、尺寸更小的产品为目标,因此对反熔丝器件的性能要求必然会越来越高。现有的反熔丝器件结构通常采用如图1~图2的NMOS管结构或PMOS管结构,这两种MOS结构的反熔丝中,还具有浅掺杂漏区域,这中浅掺杂漏结构会产生寄生电容,会大大降低影响反熔丝的性能。图3~图4为一种对以上结构进行改进后的反熔丝结构,其去除了浅掺杂漏区域LDD,可以有效的降低提高反熔丝的寄生电容。然而,这种以上结构的反熔丝器件,由于去除了浅掺杂漏区域LDD,其沟道电阻相比于具有LDD的MOS结构要高,在编程时,为了使高阻变成低阻,需要在栅极添加较大的电压,容易导致栅氧层等部位的击穿,从而使器件失效。
鉴于以上所述,提供一种有效解决上述问题的新型的反熔丝器件结构及其制作方法实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种栅控二极管反熔丝单元结构及其制作方法,用于解决现有技术中的各种问题。
为实现上述目的及其他相关目的,本发明提供一种栅控二极管反熔丝单元结构,至少包括:
沟道区;
P型区及N型区,分别连接于所述沟道区的两端;
栅极结构,制作于所述沟道区表面。
作为本发明的栅控二极管反熔丝单元结构的一种优选方案,所述P型区的掺杂离子为硼或铟,离子掺杂浓度为1e17/cm3~1e19/cm3,所述N型区的掺杂离子为磷或砷,离子掺杂浓度为1e17/cm3~1e19/cm3。
作为本发明的栅控二极管反熔丝单元结构的一种优选方案,所述沟道区的导电类型为P型或N型,离子掺杂浓度为1e13/cm3~1e15/cm3。
作为本发明的栅控二极管反熔丝单元结构的一种优选方案,所述栅极结构与所述P型区或N型区电性连接。
作为本发明的栅控二极管反熔丝单元结构的一种优选方案,所述栅极结构至少包括制作于所述沟道区表面的栅氧层、及结合于所述栅氧层表面的电极层以及结合于所述栅氧层及电极层两侧的侧墙结构。
进一步地,所述电极层的材料为多晶硅,所述侧墙结构的材料为SiO2或Si3N4。
本发明还提供一种栅控二极管反熔丝单元结构的制作方法,包括以下步骤:
1)提供一半导体衬底,于所述半导体衬底中通过离子注入工艺形成阱区;
2)于所述阱区表面制作栅极结构;
3)采用离子注入工艺以及退火工艺分别于所述栅极结构两侧下方的阱区中形成N型区及P型区。
作为本发明的栅控二极管反熔丝单元结构的制作方法的一种优选方案,步骤1)所述的阱区为P型阱区或N型阱区,离子注入的剂量为1e13/cm3~1e15/cm3。
作为本发明的栅控二极管反熔丝单元结构的制作方法的一种优选方案,步骤3)中,N型区离子注入的剂量为1e17/cm3~1e19/cm3,P型区离子注入的剂量为1e17/cm3~1e19/cm3,退火工艺的温度为600~900℃。
作为本发明的栅控二极管反熔丝单元结构的制作方法的一种优选方案,还包括步骤4),通过金属互连工艺将所述栅极结构与所述P型区或N型区互连。
如上所述,本发明提供一种栅控二极管反熔丝单元结构及其制作方法,所述栅控二极管反熔丝单元结构至少包括:沟道区;P型区及N型区,分别连接于所述沟道区的两端;栅极结构,制作于所述沟道区表面,其中,所述沟道区的导电类型可以是P型或者N型。本发明具有以下有益效果:本发相比于现有的MOS结构反熔丝结构,去除了浅掺杂漏区域LDD,降低了器件的寄生电容;本发明采用栅控二极管结构的反熔丝,降低了导通时栅极所需添加的电压,提高了器件的性能并保证了器件的稳定性,降低器件失效的几率;本发明工艺与现有的MOS工艺兼容,结构简单,不增加器件成本,适用使用于工业生产。
附图说明
图1~图2显示为现有技术中的一种MOS结构反熔丝元件的结构示意图。
图3~图4显示为现有技术中的另一种MOS结构反熔丝元件的结构示意图。
图5~图7显示为本发明的栅控二极管反熔丝单元结构的结构示意图。
图8显示为本发明的栅控二极管反熔丝单元结构的制作方法的步骤流程示意图。
元件标号说明
101 沟道区
102 N型区
103 P型区
104 栅氧层
105 电极层
106 侧墙结构
S11~S14 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅5~图8。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图5~图7所示,本实施例提供一种栅控二极管反熔丝单元结构,至少包括:
沟道区101;
P型区103及N型区102,分别连接于所述沟道区101的两端;
栅极结构,制作于所述沟道区101表面。
其中,所述N型区102作为所述栅控二极管反熔丝单元结构的阴极,所述P型区103作为所述栅控二极管反熔丝单元结构的阳极。
作为示例,所述P型区103的掺杂离子为硼或铟,离子掺杂浓度为1e17/cm3~1e19/cm3,所述N型区102的掺杂离子为磷或砷,离子掺杂浓度为1e17/cm3~1e19/cm3。
作为示例,在一种具体的实施过程中,所述沟道区101的导电类型为P型,其掺杂的离子可以为硼或铟等。
当然,在另一种具体的实施过程中,所述沟道区101的导电类型也可以为N型,其掺杂的离子可以为磷或砷等。
作为示例,所述沟道区101的离子掺杂浓度为1e13/cm3~1e15/cm3。
为了使后续器件的编程变得简单及方便,在一种具体的实施过程中,如图7所示,所述栅极结构与所述P型区103电性连接。
当然,在另一种具体的实施过程中,如图6所示,也可以将所述栅极结构与所述N型区102电性连接。
作为示例,所述栅极结构至少包括制作于所述沟道区101表面的栅氧层104、及结合于所述栅氧层104表面的电极层105以及结合于所述栅氧层104及电极层105两侧的侧墙结构106。
作为示例,所述电极层105的材料为多晶硅,当然,在其它的实施例中,所述电极层105的材料也可以为如金属等导电材料。
作为示例,所述侧墙结构106的材料为SiO2或Si3N4,当然,在其它的实施例中,所述侧墙结构106的材料也可以是预期的其它材料。
如图8所示,本实施例还提供一种栅控二极管反熔丝单元结构的制作方法,包括以下步骤:
如图8所示,首先进行步骤1)S11,提供一半导体衬底,于所述半导体衬底中通过离子注入工艺形成阱区。
作为示例,所述的阱区为硼或铟掺杂的P型阱区或磷或砷掺杂的N型阱区,离子注入的剂量为1e13/cm3~1e15/cm3。
如图8所示,然后进行步骤2)S12,于所述阱区表面制作栅极结构。
作为示例,所述栅极结构包括栅氧层、多晶硅层及侧墙结构。
如图8所示,最后进行步骤3)S13,采用离子注入工艺以及退火工艺分别于所述栅极结构两侧下方的阱区中形成N型区及P型区。
作为示例,步骤3)S13中,N型区离子注入的剂量为1e17/cm3~1e19/cm3,P型区离子注入的剂量为1e17/cm3~1e19/cm3,退火工艺的温度为600~900℃。
作为示例,步骤3)S13完成后还包括步骤4)S14,通过金属互连工艺将所述栅极结构与所述P型区或N型区互连。
综上所述,本发明提供一种栅控二极管反熔丝单元结构及其制作方法,所述栅控二极管反熔丝单元结构至少包括:沟道区101;P型区103及N型区102,分别连接于所述沟道区101的两端;栅极结构,制作于所述沟道区101表面,其中,所述沟道区101的导电类型可以是P型或者N型。本发明具有以下有益效果:本发相比于现有的MOS结构反熔丝结构,去除了浅掺杂漏区域LDD,降低了器件的寄生电容;本发明采用栅控二极管结构的反熔丝,降低了导通时栅极所需添加的电压,提高了器件的性能并保证了器件的稳定性,降低器件失效的几率;本发明工艺与现有的MOS工艺兼容,结构简单,不增加器件成本,适用使用于工业生产。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种栅控二极管反熔丝单元结构,其特征在于,至少包括:
沟道区,其导电类型可以为N型或P型;
P型区及N型区,分别连接于所述沟道区的两端,其中,所述N型区作为所述栅控二极管反熔丝单元结构的阴极,所述P型区作为所述栅控二极管反熔丝单元结构的阳极;
栅极结构,制作于所述沟道区表面。
2.根据权利要求1所述的栅控二极管反熔丝单元结构,其特征在于:所述P型区的掺杂离子为硼或铟,离子掺杂浓度为1e17/cm3~1e19/cm3,所述N型区的掺杂离子为磷或砷,离子掺杂浓度为1e17/cm3~1e19/cm3。
3.根据权利要求1所述的栅控二极管反熔丝单元结构,其特征在于:所述沟道区的导电类型为P型或N型,离子掺杂浓度为1e13/cm3~1e15/cm3。
4.根据权利要求1所述的栅控二极管反熔丝单元结构,其特征在于:所述栅极结构与所述P型区或N型区电性连接。
5.根据权利要求1所述的栅控二极管反熔丝单元结构,其特征在于:所述栅极结构至少包括制作于所述沟道区表面的栅氧层、及结合于所述栅氧层表面的电极层以及结合于所述栅氧层及电极层两侧的侧墙结构。
6.根据权利要求5所述的栅控二极管反熔丝单元结构,其特征在于:所述电极层的材料为多晶硅,所述侧墙结构的材料为SiO2或Si3N4。
7.一种栅控二极管反熔丝单元结构的制作方法,其特征在于,包括以下步骤:
1)提供一半导体衬底,于所述半导体衬底中通过离子注入工艺形成阱区,其中,所述阱区为P型阱区或N型阱区,离子注入的剂量为1e13/cm3~1e15/cm3;
2)于所述阱区表面制作栅极结构;
3)采用离子注入工艺以及退火工艺分别于所述栅极结构两侧下方的阱区中形成N型区及P型区。
8.根据权利要求7所述的栅控二极管反熔丝单元结构的制作方法,其特征在于:步骤3)中,N型区离子注入的剂量为1e17/cm3~1e19/cm3,P型区离子注入的剂量为1e17/cm3~1e19/cm3,退火工艺的温度为600~900℃。
9.根据权利要求7所述的栅控二极管反熔丝单元结构的制作方法,其特征在于:还包括步骤4),通过金属互连工艺将所述栅极结构与所述P型区或N型区互连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310313550.4A CN104347629B (zh) | 2013-07-24 | 2013-07-24 | 一种栅控二极管反熔丝单元结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310313550.4A CN104347629B (zh) | 2013-07-24 | 2013-07-24 | 一种栅控二极管反熔丝单元结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104347629A CN104347629A (zh) | 2015-02-11 |
CN104347629B true CN104347629B (zh) | 2017-04-19 |
Family
ID=52502892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310313550.4A Active CN104347629B (zh) | 2013-07-24 | 2013-07-24 | 一种栅控二极管反熔丝单元结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104347629B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6500200B2 (ja) * | 2015-02-25 | 2019-04-17 | 株式会社フローディア | 半導体記憶装置 |
CN107492569B (zh) * | 2016-06-12 | 2020-02-07 | 中芯国际集成电路制造(上海)有限公司 | 栅控二极管及其形成方法 |
CN108305830A (zh) * | 2017-01-11 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN109103189B (zh) * | 2018-07-11 | 2021-08-24 | 上海华虹宏力半导体制造有限公司 | 由n型电容耦合晶体管构成的一次可编程器件 |
CN113033138B (zh) * | 2021-03-08 | 2023-03-24 | 电子科技大学 | 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1737993A (zh) * | 2004-08-18 | 2006-02-22 | 株式会社东芝 | Mos型电熔丝及其编程方法和采用该电熔丝的半导体器件 |
US7157782B1 (en) * | 2004-02-17 | 2007-01-02 | Altera Corporation | Electrically-programmable transistor antifuses |
CN101043027A (zh) * | 2006-03-23 | 2007-09-26 | 联华电子股份有限公司 | 反熔丝及其程式化方法 |
TW200937428A (en) * | 2007-12-28 | 2009-09-01 | Sandisk 3D Llc | Two terminal nonvolatile memory using gate controlled diode elements |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8637366B2 (en) * | 2002-12-19 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states |
US8125003B2 (en) * | 2003-07-02 | 2012-02-28 | Micron Technology, Inc. | High-performance one-transistor memory cell |
-
2013
- 2013-07-24 CN CN201310313550.4A patent/CN104347629B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7157782B1 (en) * | 2004-02-17 | 2007-01-02 | Altera Corporation | Electrically-programmable transistor antifuses |
CN1737993A (zh) * | 2004-08-18 | 2006-02-22 | 株式会社东芝 | Mos型电熔丝及其编程方法和采用该电熔丝的半导体器件 |
CN101043027A (zh) * | 2006-03-23 | 2007-09-26 | 联华电子股份有限公司 | 反熔丝及其程式化方法 |
TW200937428A (en) * | 2007-12-28 | 2009-09-01 | Sandisk 3D Llc | Two terminal nonvolatile memory using gate controlled diode elements |
Also Published As
Publication number | Publication date |
---|---|
CN104347629A (zh) | 2015-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104347629B (zh) | 一种栅控二极管反熔丝单元结构及其制作方法 | |
CN104979353B (zh) | 反熔丝单次可编程存储单元以及存储器的操作方法 | |
CN102956642B (zh) | 基于finfet的一次可编程器件和相关方法 | |
CN102544011A (zh) | 反熔丝存储器及电子系统 | |
CN104347637A (zh) | 反熔丝单次可编程存储胞及存储器的操作方法 | |
CN103165602A (zh) | 防止半导体集成电路中等离子体导致的栅极介电层损害的天线单元设计 | |
CN106158755A (zh) | 半导体结构及其形成方法 | |
CN105742308B (zh) | 互补型薄膜晶体管及其制造方法 | |
CN101783299B (zh) | Mos晶体管的形成方法及其阈值电压调节方法 | |
CN103208494B (zh) | 半导体器件以及用于制造半导体器件的方法 | |
US20120280305A1 (en) | Flash memory device and manufacturing method thereof | |
CN105206532A (zh) | 用于处理载体的方法、载体和分裂栅极场效应晶体管结构 | |
CN102037518B (zh) | 包括非易失性存储单元的电路及电子器件和电子器件形成工艺 | |
CN101901837A (zh) | 一种栅控pn场效应晶体管及其控制方法 | |
EP1142014B1 (en) | A method of manufacturing a peripheral transistor of a non-volatile memory | |
CN104425448B (zh) | 一种反熔丝结构 | |
CN104916545A (zh) | 一种半导体器件的制作方法 | |
CN104465645A (zh) | 一种半导体开关芯片及其制造方法 | |
US20100155811A1 (en) | Semiconductor device, method of fabricating the same and flash memory device | |
CN109037232B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
CN102044494B (zh) | 半导体器件的制造方法 | |
JP6401394B2 (ja) | 高電圧p型横方向二重拡散金属酸化物半導体電界効果トランジスタ | |
CN113644135B (zh) | 场效晶体管及其制造方法 | |
CN102969318B (zh) | P型otp器件及其制造方法 | |
CN107305867A (zh) | n沟道DEMOS器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |