CN105206532A - 用于处理载体的方法、载体和分裂栅极场效应晶体管结构 - Google Patents

用于处理载体的方法、载体和分裂栅极场效应晶体管结构 Download PDF

Info

Publication number
CN105206532A
CN105206532A CN201510347713.XA CN201510347713A CN105206532A CN 105206532 A CN105206532 A CN 105206532A CN 201510347713 A CN201510347713 A CN 201510347713A CN 105206532 A CN105206532 A CN 105206532A
Authority
CN
China
Prior art keywords
carrier
grid
oxide
thickness
splitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510347713.XA
Other languages
English (en)
Inventor
T.贝尔特拉姆斯
H.法伊克
K.肯默
M.施迈德
O.施托尔贝克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105206532A publication Critical patent/CN105206532A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及用于处理载体的方法、载体和分裂栅极场效应晶体管结构。根据各种实施例，用于处理载体的方法可包括：用氟掺杂载体，使得载体的第一表面区是掺氟的，且载体的第二表面区是下列中的至少一个：没有氟掺杂或比第一表面区更少掺氟；以及使载体氧化以使第一栅极氧化物从具有第一厚度的载体的第一表面区生长并同时从具有不同于第一厚度的第二厚度的载体的第二表面区生长。

Description

用于处理载体的方法、载体和分裂栅极场效应晶体管结构
技术领域
各种实施例一般涉及用于处理载体的方法、载体和分裂栅极场效应晶体管结构。
背景技术
一般，可编程只读存储器（PROM）或现场可编程只读存储器（FPROM）或一次可编程（OTP）非易失性存储器（NVM）可在半导体技术中由熔丝或所谓的反熔丝制造。PROM、FPROM或OTP NVM可在数字电子装置中用于存储永久数据，例如在微控制器、无线通信装置、移动电话、平板计算机、射频识别标签、医疗装置和各种其它消费电子产品和汽车电子产品中。数据可在制造之后被编程到PROM、FPROM或OTP NVM中，例如在现场或在使用例如适当的编程装置进行测试之后。基于反熔丝的一次可编程（OTP）非易失性存储器（NVM）可由在标准逻辑CMOS技术中制造的单场效应晶体管结构（IT）实现，其中单场效应晶体管结构包括提供反熔丝的分裂栅极结构。
发明内容
根据各种实施例，可提供用于处理载体的方法，该方法包括：用氟掺杂载体，使得载体的第一表面区是掺氟的，以及载体的第二表面区没有氟掺杂或比第一表面区是更少氟掺杂的；以及使载体氧化以使第一栅极氧化物层从具有第一厚度的载体的第一表面区且同时从具有不同于第一厚度的第二厚度的载体的第二表面区生长。
附图说明
在附图中，相似的参考符号遍及不同的视图一般指的是相同的部件。附图并不一定按比例，相反一般将重点放在图示本发明的原理上。在下面的描述中，参考下面的附图描述了本发明的各种实施例，其中：
图1示出根据各种实施例的在载体上的分裂栅极场效应晶体管结构的示意性横截面视图；
图2A到2C分别示出根据各种实施例的在载体上的分裂栅极场效应晶体管结构的示意性横截面视图；
图3示出根据各种实施例的用于处理载体的方法的示意性流程图；
图4A到4E分别示出根据各种实施例的在制造期间在载体上的分裂栅极场效应晶体管结构的示意性横截面视图；
图5示出根据各种实施例的示意性横截面载体；
图6示出根据各种实施例的分裂栅极场效应晶体管结构的示意性横截面视图和分裂栅极场效应晶体管结构的剖面的对应等效电路图；
图7示出根据各种实施例的在制造期间的包括两个邻近的分裂栅极场效应晶体管结构的载体的示意性横截面视图；以及
图8示出根据各种实施例的载体的示意性顶视图。
具体实施方式
下面的详细描述指的是附图，其作为例证示出具体细节和其中本发明可被实践的实施例。
词“示例性”在本文用于意指“用作示例、实例或例证”。在本文被描述为“示例性”的任何实施例或设计不一定应被解释为比起其它实施例或设计是优选的或有利的。
关于在侧面或表面“之上”形成的沉积材料使用的词“在…之上”在本文可用于意指可“直接在”暗指的侧面或表面上（例如与暗指的侧面或表面直接接触）形成的沉积材料。关于在侧面或表面“之上”形成的沉积材料使用的词“在…之上”在本文可用于意指可“间接在”暗指的侧面或表面上形成的沉积材料，其中一个或多个附加的层被布置在暗指的侧面或表面和沉积材料之间。
关于结构的（或载体的）“横向”延伸或“横向地”紧靠使用的术语“横向”在本文可用于意指沿着载体的表面的延伸或定位关系。那意味着载体的表面（例如衬底的表面或晶片的表面）可用作参考，通常被称为晶片的主处理表面（或另一类型的载体的主处理表面）。此外，关于结构的（或结构元件的）“宽度”使用的术语“宽度”在本文可用于意指结构的横向延伸。此外，关于结构的（或结构元件的）“高度”使用的术语“高度”在本文可用于意指沿着垂直于载体的表面（例如垂直于载体的主处理表面）的方向的结构的延伸。关于层的“厚度”使用的术语“厚度”在本文可用于意指垂直于其上沉积该层的支承物的表面的该层的空间延伸。如果支承物的表面平行于载体的表面（例如主处理表面），则沉积在支承物上的层的“厚度”可与层的高度相同。
一般，根据由晶体管接管的期望的功能，电子装置可包括不同类型的晶体管结构，例如不同类型的场效应晶体管。在载体上的不同类型的场效应晶体管（FET）可以以相同的半导体技术（例如以MOS技术（金属氧化物半导体技术）或以CMOS技术（互补金属氧化物半导体技术）中）被制造为MOS-FET。
根据各种实施例，载体可包括第一类型的场效应晶体管和不同于第一类型的场效应晶体管的第二类型的场效应晶体管，例如两种类型的场效应晶体管可在使相应的场效应晶体管的栅极与在栅极之下的载体（沟道）的主体区分离的栅极绝缘层（栅极氧化物层）的厚度方面不同。此外，第一类型的场效应晶体管可具有第一栅极绝缘层（例如单层栅极氧化物或第一栅极绝缘层结构），其例如具有小于大约3.5 nm的厚度，例如具有在从大约1 nm到大约3 nm的范围内的厚度。第一类型的场效应晶体管可例如给逻辑电路（例如在标准CMOS芯片的核心中的逻辑单元）的低电压MOSFET提供例如小于大约2 V （例如小于大约1.5 V）的操作电压（例如施加在栅极处以切换场效应晶体管）。此外，第二类型的场效应晶体管可具有第二栅极绝缘层（例如双层栅极氧化物或第二栅极绝缘层结构），其例如具有大于大约3.5 nm的厚度，例如具有在从大约4 nm到大约10 nm的范围内的厚度。第二类型的场效应晶体管可例如给外围电路（例如在标准CMOS芯片的输入/输出（I/O）单元）的高电压MOSFET提供例如在从大约3 V 到大约20 V的范围内（例如在从大约5 V 到大约14 V的范围内）的操作电压。在这个方面中，可通过使用成本和时间高效集成方案来制造第一类型的场效应晶体管和第二类型的场效应晶体管。因此，可在处理载体期间只应用两个不同的生长工艺，其中第一类型的场效应晶体管的薄栅极绝缘层可生长为单层栅极氧化物，且其中第二类型的场效应晶体管的厚栅极绝缘层可生长为具有比单层栅极氧化物大的厚度的双层栅极氧化物。
根据各种实施例，如本文所述的分裂栅极晶体管结构（例如所谓的分裂沟道结构或双端子一晶体管分裂栅极结构）可包括第一分裂栅极区和横向紧靠第一分裂栅极区的第二分裂栅极区，其中第一分裂栅极区包括使在第一分裂栅极隔离层之上的栅极结构的第一部分与在第一分裂栅极隔离层之下的载体中的第一主体区（第一沟道区）分离的第一分裂栅极隔离层（或第一分裂栅极隔离层结构或第一分裂栅极氧化物层），且其中第二分裂栅极区包括使在第二分裂栅极隔离层之上的栅极结构的第二部分与在第二分裂栅极隔离层之下的载体中的第二主体区（第二沟道区）分离的第二分裂栅极隔离层（或第二分裂栅极隔离层结构或第二分裂栅极氧化物层），其中第一分裂栅极隔离层的厚度可不同于第二分裂栅极隔离层的厚度。在没有损失一般性的情况下，在第一分裂栅极区中的第一分裂栅极隔离层可以比在第二分裂栅极区中的第二分裂栅极隔离层厚，使得第一分裂栅极隔离层在本文也可被称为厚分裂栅极隔离层以及第二分裂栅极隔离层在本文也可被称为薄分裂栅极隔离层，用于使术语更容易相关联。此外，在没有损失一般性的情况下，第一类型的场效应晶体管的栅极隔离层可以比第二类型的场效应晶体管的栅极隔离层薄，使得第一类型的场效应晶体管的栅极隔离层在本文也可被称为薄栅极隔离层以及第二类型的场效应晶体管的栅极隔离在本文也可被称为厚栅极隔离层，用于使术语更容易相关联。
厚分裂栅极隔离层（厚分裂栅极氧化物层）可提供厚分裂栅极隔离（厚分裂栅极氧化物）。此外，厚分裂栅极隔离层可以是双层，且因此厚分裂栅极氧化物可包括第一部分和在第一部分之上的第二部分，或换句话说，厚分裂栅极氧化物可包括所谓的双重（双）栅极氧化物。薄分裂栅极隔离层（薄分裂栅极氧化物层）可提供薄分裂栅极隔离（薄分裂栅极氧化物）。此外，薄分裂栅极隔离层可以是单层，且因此薄分裂栅极氧化物可包括单栅极氧化物。厚栅极隔离层（厚栅极氧化物层）可提供厚栅极隔离（厚栅极氧化物）。此外，厚栅极隔离层可以是双层，且因此厚栅极氧化物可包括第一部分和在第一部分之上的第二部分，或换句话说，厚栅极氧化物可包括所谓的双重（双）栅极氧化物。薄栅极隔离层可提供薄栅极隔离（薄栅极氧化物）。此外，薄栅极隔离层可以是单层，且因此薄栅极氧化物可包括单栅极氧化物。
例证地，根据各种实施例，可在本文提供用于处理载体的方法，其允许使氧化硅从硅载体以不同的生长速度生长，且因此通过相同的生长工艺使在具有不同厚度的载体的不同预先限定区域中的氧化硅生长。因此，薄栅极氧化物层可在载体的第一区中形成，且同时薄分裂栅极氧化物层可在载体的第二区中通过恰好相同的生长工艺形成，其中薄栅极氧化物层的厚度可不同于薄分裂栅极氧化物层的厚度。而且，厚栅极氧化物层（或双层栅极氧化物）可在载体的第一区中形成，且同时厚分裂栅极氧化物层（或双层分裂栅极氧化物）可在载体的第二区中通过恰好相同的生长工艺（例如通过连续地执行的载体的恰好相同的两个氧化工艺）形成，其中厚栅极氧化物层的厚度可以不同于厚分裂栅极氧化物层的厚度。
作为结果，根据各种实施例，通过排他地执行两个生长工艺，可在载体之上提供具有薄栅极隔离层的第一类型的场效应晶体管和具有厚栅极隔离层的第二类型的场效应晶体管，且同时可在载体之上在预先限定区域中提供具有厚分裂栅极区和薄分裂栅极区的分裂栅极场效应晶体管结构，其中在第一分裂栅极区中的厚分裂栅极隔离层的厚度大于第二类型的场效应晶体管的厚栅极隔离层，且其中在第二分裂栅极区中的薄分裂栅极隔离层的厚度等于或小于第一类型的FET的薄栅极隔离层的厚度。
例证地，根据各种实施例，分裂栅极晶体管结构可被配置或操作为基于反熔丝的OTP NVM，且分裂栅极晶体管结构的分裂栅极隔离结构可适合于增强基于反熔丝的OTP NVM的可靠性。换句话说，分裂栅极晶体管结构的厚分裂栅极隔离层的厚度和薄分裂栅极隔离层的厚度可适合于允许基于反熔丝的OTP NVM的可靠编程，而不改变用于使第一类型的场效应晶体管和第二类型的场效应晶体管的栅极氧化物从载体生长的生长工艺且不使用附加的生长工艺。根据各种实施例，只有两个生长工艺可用于制造具有基于反熔丝的OTP NVM的芯片或管芯连同第一类型的场效应晶体管和第二类型的场效应晶体管，其中可通过修改其中基于反熔丝的OTP NVM将被形成的载体的表面区来适应基于反熔丝的OTP NVM的分裂栅极晶体管结构。
根据各种实施例，可在载体的预先限定表面区中修改分裂栅极隔离层的生长，例如与载体的其它表面区比较，通过用氟掺杂载体的预先限定表面区，栅极氧化物的生长速度可被增强。
根据各种实施例，可在载体的预先限定表面区中修改分裂栅极隔离层的生长，例如与载体的其它表面区比较，通过用氮掺杂载体的预先限定表面区或通过将氮添加到用于从载体形成栅极氧化物的氧化工艺中，栅极氧化物的生长速度可被减小。根据各种实施例，氮化物或氮化物层（例如氮化硅或氮化硅层）可被包括在栅极氧化物或栅极氧化物层结构中。根据各种实施例，氮可被包括在用于形成栅极氧化物的配方中，以用于限制栅极氧化物的生长。
根据各种实施例，分裂栅极晶体管结构的分裂栅极隔离层的生长可在载体的预先限定表面区中被修改，例如与载体的其它表面区比较，通过用氟和/或氮掺杂载体的预先限定表面区和/或通过将氮添加到用于从载体形成栅极氧化物的氧化工艺中，栅极氧化物的生长速度可被增强和/或减小。
根据各种实施例，通过借助于所谓的热氧化或快速热氧化来热氧化载体（硅晶片或硅衬底或硅管芯）可使栅极氧化物（氧化硅）生长。根据各种实施例，第一生长工艺（例如在载体之上形成栅极隔离层以提供厚栅极隔离层的第一部分并提供厚分裂栅极隔离层的第一部分）可以是在从大约500℃到大约1000℃的范围内（例如在从大约650℃到大约850℃的范围内）的温度下载体的热氧化，其具有在从大约几分钟到大约一小时的范围内（例如在从大约10分钟到大约50分钟的范围内，例如在从大约20分钟到大约40分钟的范围内）的退火持续时间。此外，可在氧气氛中执行第一生长工艺。根据各种实施例，第二生长工艺（例如形成薄栅极隔离层和薄分裂栅极隔离层或在已经生长的栅极隔离层之上形成附加栅极隔离层以提供厚栅极隔离层的第二部分并提供厚分裂栅极隔离层的第二部分）可以是在从大约500℃到大约1000℃的范围内（例如在从大约650℃到大约850℃的范围内）的温度下载体的热氧化，其具有在从大约几分钟到大约一小时的范围内（例如在从大约10分钟到大约50分钟的范围内，例如在从大约20分钟到大约40分钟的范围内）的退火持续时间。此外，可在氧或氧/氮气氛中执行第二生长工艺。根据各种实施例，可在比第一生长工艺高的温度下执行第二生长工艺。此外，第二生长工艺可以比第一生长工艺以更短的持续时间被执行。
根据各种实施例，第一生长工艺可提供从硅表面生长的具有在从大约2 nm到大约4 nm的范围内的厚度的栅极氧化物和在栅极氧化物从掺氟硅表面生长的情况下的更厚的栅极氧化物，其例如具有在从大约3 nm到大约5 nm的范围内的厚度。根据各种实施例，第二生长工艺可提供具有在从大约1 nm到大约3 nm的范围内的厚度的栅极氧化物，如果栅极氧化物例如从硅表面生长以提供薄栅极氧化物层或薄分裂栅极氧化物层的话，或如果栅极氧化物例如在用来提供厚栅极氧化物层或厚分裂栅极氧化物层的已经生长的栅极氧化物之上生长作为双层栅极氧化物的话。因此，根据各种实施例，如果双层栅极氧化物经由第一生长工艺并经由第二生长工艺从硅表面生长，则双层栅极氧化物可具有在从大约3 nm到大约7 nm的范围内的得到的最终厚度。此外，如果双层栅极氧化物经由第一生长工艺并经由第二生长工艺从掺氟硅表面生长，则双层栅极氧化物可具有在从大约4 nm到大约8 nm的范围内的得到的最终厚度。
根据各种实施例，栅极氧化物层或栅极隔离层可被图案化以提供相应的栅极氧化物。
例证地，根据各种实施例，分裂栅极晶体管结构可适合于增强用作基于反熔丝的OTP NVM的分裂栅极晶体管结构的可靠性。因此，根据各种实施例，分裂栅极晶体管结构的栅极可被修改，例如栅极的一部分的导电性（或掺杂浓度）可被增加，使得基于反熔丝的OTP NVM的熔融可以更可靠。根据各种实施例，布置在待熔融的薄分裂栅极氧化物之上的栅极的部分可被附加地掺杂或可被提供以具有比栅极的其余部分（例如比布置在厚分裂栅极氧化物之上的栅极的部分）更大的导电性。根据各种实施例，分裂栅极晶体管结构也可被称为OTP单元，且包括薄分裂栅极氧化物的分裂栅极晶体管结构的部分可被称为OTP单元的熔丝单元。
根据各种实施例，分裂栅极（分裂沟道）场效应晶体管结构可被配置为基于反熔丝的OTP NVM（所谓的一晶体管（1T）位单元），其中薄分裂栅极氧化物可被熔融以通过形成穿过薄分裂栅极氧化物的导电路径来改变基于反熔丝的OTP NVM的状态。根据各种实施例，基于反熔丝的OTP NVM也可被配置为包括编程晶体管（例如第一MOSFET）和选择晶体管（例如第二MOSFET）的二晶体管（2T）反熔丝位单元。
如在本文描述的分裂栅极（分裂沟道）场效应晶体管结构可熔融并以大于99.9%的可靠性工作。因此，分裂栅极场效应晶体管结构可在汽车电子设备中被使用而没有误差校正。换句话说，具有分裂栅极场效应晶体管结构的载体可以不需要用于实现误差检测和校正的区。
图1在示意性横截面视图中图示分裂栅极场效应晶体管结构100，其中根据各种实施例，至少一个（例如一个或多个）分裂栅极场效应晶体管100t可被集成到载体102中。载体102可包括下列项中的至少一个：硅晶片或硅晶片的一部分，例如管芯或芯片，或具有硅表面层102的任何其它适当的载体。根据各种实施例，载体可以是p型掺杂的，例如掺硼的，或n型掺杂的，例如掺磷的。因此，根据各种实施例，载体102可提供分裂栅极场效应晶体管结构100的主体区102c（沟道区102c）。此外，载体102可包括处理表面102s，分裂栅极场效应晶体管结构100可在该处理表面上形成，且分裂栅极场效应晶体管结构100可在该处理表面处被以MOS技术集成。根据各种实施例，分裂栅极场效应晶体管结构100可包括用于控制（例如用于熔融、写入和/或读取）分裂栅极场效应晶体管结构100的栅极结构106（栅极）。
根据各种实施例，分裂栅极场效应晶体管结构100可包括在第一主体区102a之上（在沟道102c的第一部分之上）的第一分裂栅极区和在第二主体区102b之上（在沟道102c的第二部分之上）的第二分裂栅极区。第一分裂栅极区可包括厚分裂栅极氧化物104a（例如双层栅极隔离，例如双栅极氧化物）和在厚分裂栅极氧化物104a之上的第一栅极部分106a。第二分裂栅极区（熔丝单元）可包括薄分裂栅极氧化物104b（例如单层栅极隔离，例如单栅极氧化物）和在薄分裂栅极氧化物104b之上的第二栅极部分106b。因此，第一栅极部分106a可通过提供穿过厚分裂栅极氧化物104a的电场来控制第一主体区102a（在第一栅极部分106a之下的沟道的导电性）。
此外，第二栅极部分106b可允许施加电压以破坏薄分裂栅极氧化物104b，使得第二栅极部分106b可导电地连接到沟道102c（例如第二主体区102b）。例证地，如果薄分裂栅极氧化物104b使第二栅极部分106b与沟道102c电隔离，则分裂栅极场效应晶体管结构100可以在第一状态（例如代表第一逻辑状态，例如“1”）中，且如果薄分裂栅极氧化物104b使第二栅极部分106b与沟道102c电连接，则分裂栅极场效应晶体管结构100可以在第二状态（例如代表第二逻辑状态，例如“0”）中。可通过在薄分裂栅极氧化物104b处施加写入电压来改变分裂栅极场效应晶体管结构100的状态（“0”或“1”）。可通过在栅极结构106和沟道102之间（或在栅极结构106和在邻近于第一主体区102a的载体102中的源极/漏极区之间）施加读出电压来读取分裂栅极场效应晶体管结构100的状态（“0”或“1”）。
根据各种实施例，第二栅极部分106b的导电性可大于第一栅极部分106a的导电性。因此，较大的电压部分可落在薄分裂栅极氧化物104b之上，这可改进或可允许通过破坏薄分裂栅极氧化物104b来熔融分裂栅极场效应晶体管结构100，因为较大的电流也可在熔融工艺期间流经薄分裂栅极氧化物104b。例证地，可通过局部地改变在薄分裂栅极氧化物104b之上的特定导电性来适应栅极结构106，这可例如允许补偿在栅极结构106中的耗尽，如果高写入电压（例如大于例如5 V或在从大约5 V到大约12 V的范围内）被施加在栅极氧化物结构104a、104b处的话。作为结果，较小的电压可以是有必要的以破坏薄分裂栅极氧化物104b，且因此厚分裂栅极氧化物104a也可在熔融工艺期间被减轻（releive）。因为薄分裂栅极氧化物104b的导电性在熔融之后可以更大，这也可被称为反熔丝。
根据各种实施例，薄分裂栅极氧化物104b的厚度（例如沿着方向105的延伸）可以在从大约1 nm到大约3 nm的范围内。然而，薄分裂栅极氧化物104b的厚度的下限可例如由于隧穿电子的物理原因而被限定，使得薄分裂栅极氧化物104b可能失去从第一状态改变到第二状态的能力。在那个基础上，相对于薄分裂栅极氧化物104b的厚度的厚分裂栅极氧化物104a的厚度可影响在分裂栅极场效应晶体管结构100中的电流流动和电压分布，这可影响分裂栅极场效应晶体管结构100在写入和读取期间的可靠性。根据各种实施例，厚分裂栅极氧化物104a的厚度相对于薄分裂栅极氧化物104b的厚度的比可以大于2，例如大于3，例如在从大约1.5到大约5的范围内。
根据各种实施例，分裂栅极场效应晶体管100t的宽度（例如沿着横向方向101的延伸）可以在从大约几纳米到大约一微米或大于一微米的范围内，例如在从大约10 nm到大约10 µm的范围内，例如在从大约20 nm到大约1 µm的范围内，例如在从大约20 nm到大约50 nm的范围内。
根据各种实施例，因为可用的栅极氧化物生长工艺可被限制到用于在载体102上的第一类型的晶体管和第二类型的晶体管的两个工艺（参见图5），为了通过局部地影响栅极氧化物从主体区102c的生长来提供更可靠的分裂栅极场效应晶体管结构100（参见例如图3和图4D），厚分裂栅极氧化物104a的厚度相对于薄分裂栅极氧化物104b的厚度的比可以被增加。
在下文中描述了分裂栅极场效应晶体管结构100的各种修改和/或配置以及提及分裂栅极氧化物104a、104b、栅极结构106和载体102的细节，其中参考图1描述的特征和/或功能可被类似地包括。此外，在下文中描述的特征和/或功能可被包括在分裂栅极场效应晶体管结构100中或可与分裂栅极场效应晶体管结构100组合，如前面参考图1描述的。
如图2A所示，根据各种实施例，厚分裂栅极氧化物104a可被提供为双栅极氧化物，其中两个栅极氧化物层204a、204b被提供为层堆叠。厚分裂栅极氧化物104a的第一部分204a可由第一生长工艺提供，其中氧化硅通过热氧化从载体102的（例如掺氟）硅生长。此外，厚分裂栅极氧化物104a的第二部分204b可通过第二生长工艺在厚分裂栅极氧化物104a的第一部分204a之上生长。同时，薄分裂栅极氧化物104b可通过第二生长工艺从载体102提供。
根据各种实施例，在使厚分裂栅极氧化物104a的第一部分204a通过第一生长工艺生长之后，被掺杂到载体102的表面区中的氟可被消耗（例如氟可能由于所提供的热预算而更深地扩散到衬底中），使得薄分裂栅极氧化物104b的生长可以不被载体的氟掺杂影响。根据各种实施例，具有等于或小于大约1015 cm-2的剂量的氟预注入可由第一生长工艺消耗，使得第二生长工艺可基本上不被氟预注入影响。此外，具有大于大约1015 cm-2（例如3*1015 cm-2）的剂量的氟预注入可不被第一生长工艺完全消耗，使得第二生长工艺也可被氟预注入影响。此外，第一生长工艺可以是湿烤炉氧化工艺，而第二生长工艺可以是干烤炉氧化工艺。
根据各种实施例，厚分裂栅极氧化物104a的第一部分204a的厚度（例如沿着方向105的延伸）可以在从大约2 nm到大约6 nm的范围内，例如在从大约3 nm到大约5 nm的范围内。此外，厚分裂栅极氧化物104a的第二部分204b的厚度（例如沿着方向105的延伸）和薄分裂栅极氧化物104b的厚度可以在从大约1 nm到大约3 nm的范围内。根据各种实施例，在使厚分裂栅极氧化物104a的第一部分204a生长之前，可通过氟掺杂载体102的表面区来增加厚分裂栅极氧化物104a的厚度相对于薄分裂栅极氧化物104b的厚度的比。
此外，如图2B所示，根据各种实施例，源极/漏极区202sd可被提供在载体102中。源极/漏极区202sd可包括相反的掺杂类型的主体区102c或载体102。载体102或载体102的主体区102c可以例如是p型掺杂的，且源极/漏极区202sd可以是n型掺杂的。可替换地，载体102或载体102的主体区102c可以例如是n型掺杂的，且源极/漏极区202sd可以是p型掺杂的。此外，根据各种实施例，源极/漏极区202sd可包括轻掺杂漏极区（LDD）。
根据各种实施例，栅极结构106a、106b可包括多晶硅，例如掺杂多晶硅。例如通过经由离子注入来掺杂提供在分裂栅极氧化物104a、104b之上的多晶硅，可形成栅极结构106a、106b。可通过与用于提供在载体102中的源极/漏极区202sd相同的掺杂工艺来掺杂栅极结构106a、106b。为了增强第二栅极部分106b的导电性，第一栅极部分106a可被掩蔽，且附加的离子注入工艺可被执行。
根据各种实施例，分裂栅极场效应晶体管结构100可包括在载体102中的电介质结构202i。电介质结构202i可横向限制分裂栅极场效应晶体管100t。例证地，多于一个的分裂栅极场效应晶体管100t可被提供在载体102上，其中分别邻近的分裂栅极场效应晶体管100t可通过电介质结构202i彼此电分离。根据各种实施例，电介质结构202i可包括横向围绕分裂栅极场效应晶体管100t的主体区102c的浅沟槽隔离（STI）和/或深沟槽隔离（DTI）。
此外，根据各种实施例，分裂栅极场效应晶体管结构100可包括端子206、208以电接触分裂栅极场效应晶体管100t。如在图2B中示意性图示的，源极/漏极端子（电极或触头）208可电接触源极/漏极区202sd，且栅极端子（电极或触头）206可电接触分裂栅极场效应晶体管100t的栅极结构106a、106b。
根据各种实施例，在第一操作模式中，两个端子206、208可用于例如通过经由在端子206、208处施加写入电压熔融（破坏）薄分裂栅极氧化物104b来将数据写到分裂栅极场效应晶体管100t中。此外，在第二操作模式中，两个端子206、208可用于例如通过在端子206、208处施加小于写入电压的读出电压来从分裂栅极场效应晶体管100t读取数据。在这个方面中，如果分裂栅极场效应晶体管100t被熔融（例如，如果薄分裂栅极氧化物104b被破坏，使得薄分裂栅极氧化物104b不可以使主体区102c与栅极结构106a、106b电隔离），则穿过分裂栅极场效应晶体管100t的电流可以较大。
图2C图示根据各种实施例的分裂栅极场效应晶体管结构100的示意性横截面视图，其中侧壁隔板210被提供在分裂栅极场效应晶体管100t处。如已经描述的，分裂栅极场效应晶体管结构100可包括源极/漏极区202sd和横向紧靠第一主体区102a的轻掺杂漏极区2021dd。
图3图示根据各种实施例的用于处理载体102的方法300的示意性流程图，其中方法300可包括：在310中，用氟掺杂载体102，使得载体102的第一表面区是掺氟的，且载体102的第二表面区是下列中的至少一个：没有氟掺杂或比载体102的第一表面区更少掺氟；以及在320中，使载体102氧化以使第一栅极氧化物从具有第一厚度的载体102的第一表面区生长并同时使第二栅极氧化物从具有不同于第一厚度的第二厚度的载体102的第二表面区生长。图4A到4E分别图示根据各种实施例的在处理期间（例如在方法300被执行期间）的载体102。
图4A在横截面视图中示意性图示载体102，其中根据各种实施例，例如通过执行离子注入400a以将氟注入到载体102的第一表面区402a中，载体102被部分地掺杂有氟。载体102的其余部分可以例如被覆盖有掩蔽材料以防止在载体102的第一表面区402a之外（例如在载体102的第二表面区402b中或在载体102的另外的表面区中）（参见图5）的氟的注入。
根据各种实施例，载体102的氟掺杂可包括提供在第一表面区402a中的大于大约1014 cm−3（例如在从大约1014 cm−3到大约1019 cm−3的范围内，例如在从大约1014 cm−3到大约1018 cm−3的范围内，例如在从大约1017 cm−3的范围内）的氟掺杂浓度（例如峰值掺杂浓度）。此外，氟可被注入有大约1015 cm−2的剂量，具有大约15 keV的注入能量，具有零倾斜和零扭曲。根据各种实施例，载体102的氟掺杂可被所施加的注入工艺和所提供的热预算影响。根据各种实施例，被注入有大约1015 cm−2的剂量的氟可导致在载体102的表面之下在大约2 µm的深度中大约1017 cm−3的氟的最终峰值浓度（在栅极氧化物已经被形成之后）。在这个方面中，氟的浓度可以大于SIMS分析（辅助离子质谱法）的检测限制（例如1012 cm−3）。
根据各种实施例，载体102的掺氟的第一表面区402a的深度可以在从大约几纳米到大约几微米的范围内。根据各种实施例，载体102的第一表面区402a可限定晶片的区，其中分裂栅极场效应晶体管结构100将被形成，因为氟掺杂可增强厚分裂栅极氧化物104a的第一部分204a的生长速度。
根据各种实施例，载体102可包括在载体102的第一表面区402a之外（旁边）的氟杂质。然而，在第一表面区402a中的掺氟浓度可以比在第一表面区402a之外的载体102的其余部分中更大（例如大一个数量级或几个数量级）。
如图4B所示，第一栅极氧化物204a可通过使载体102氧化（例如通过执行如已经描述的第一生长工艺400b）来从载体102的第一表面区402a生长。通过相同的第一生长工艺400b，第二栅极氧化物404a可从载体102的第二表面区402b生长或第二栅极氧化物404a可在载体102的第一表面区402a之外生长。因为第一栅极氧化物204a的生长速度405a可以大于第二栅极氧化物404a的生长速度405b，第一栅极氧化物204a的厚度可以大于第二栅极氧化物404a的厚度，虽然恰好相同的生长工艺400b（氧化工艺）已经被应用。
如图4C所示，根据各种实施例，第一栅极氧化物204a可部分地被移除（图案化），使得紧靠剩余的第一栅极氧化物204a的第一表面区402a被部分地暴露。
根据各种实施例，在图案化第一栅极氧化物204a之后，氧化物层204b、104b可在载体102的部分地暴露的第一表面区402a之上和剩余的第一栅极氧化物204a之上形成，如图4D所示。因此，第二生长工艺400d可被执行，如已经描述的，其包括例如使载体102氧化以使第三栅极氧化物104b从载体102的暴露的第一表面区402a生长并使图案化的第一栅极氧化物204a继续生长到双重栅极氧化物204a、204b。
因此，根据各种实施例，分裂栅极氧化物结构可被提供在可以是分裂栅极场效应晶体管结构100或分裂栅极场效应晶体管100t的一部分的载体102的第一表面区402a之上，如本文所述的。分裂栅极氧化物结构可包括厚分裂栅极氧化物204a、204b（双层栅极氧化物）和薄分裂栅极氧化物104b（单层栅极氧化物）。
根据各种实施例，第二生长工艺400d可包括将进一步使第二栅极氧化物404a生长以提供在第二表面区402b中的双重栅极氧化物404a、404b。在载体102的第二表面区402b中的双重栅极氧化物404a、404b可提供第二类型的场效应晶体管的栅极氧化物结构，该场效应晶体管被提供在载体102上，如前所述。
如图4E所示，根据各种实施例，第二生长工艺400d可包括使载体102氧化以使第四栅极氧化物404c从载体102的第三表面区402c生长。在载体102的第三表面区402c中的单栅极氧化物404c可提供第一类型的场效应晶体管的栅极氧化物结构，该场效应晶体管被提供在载体102上，如前所述。
例证地，通过执行第一生长工艺400b和第二生长工艺400d，分裂栅极氧化物结构104a、104b可被提供在载体102的第一表面区402a之上，分裂栅极氧化物结构104a、104b包括厚（双重）分裂栅极氧化物104a和薄（单）分裂栅极氧化物104b，且此外，可为载体102上的第二类型的场效应晶体管提供厚（双重）栅极氧化物404a、404b，以及可为载体102上的第一类型的场效应晶体管提供薄（单）栅极氧化物404c。
此外，根据各种实施例，栅极结构可被提供在分裂栅极氧化物结构104a、104b之上、在第二类型的FET的厚（双重）栅极氧化物404a、404b之上以及在第一类型的FET的薄（单）栅极氧化物404c之上。这可通过沉积多晶硅层、图案化所沉积的多晶硅层并掺杂多晶硅层来执行。如已经描述的，可为分裂栅极场效应晶体管100t、第一类型的场效应晶体管和第二类型的场效应晶体管提供源极/漏极结构。
图5在示意性横截面视图中图示分裂栅极场效应晶体管结构100，其中分裂栅极场效应晶体管结构100可被配置为基于反熔丝的OTP NVM，其包括具有薄分裂栅极氧化物104b的编程晶体管和具有厚分裂栅极氧化物204a、204b的选择晶体管。
图6示出根据各种实施例的分裂栅极场效应晶体管结构100的剖面600a的示意图和分裂栅极场效应晶体管结构100的剖面600a的对应等效电路图600b。如已经描述的，分裂栅极场效应晶体管结构100可包括设置在载体102的第二主体区102b之上（在第一表面区402a之上）的具有厚度605d的薄分裂栅极氧化物104b，其中薄分裂栅极氧化物104b被覆盖有掺杂多晶硅作为在薄分裂栅极氧化物104b之上的栅极106b。为了破坏薄分裂栅极氧化物104b，（写入）电压602可被施加在薄分裂栅极氧化物104b处，其中由于电压602（例如大于3V），栅极106b的掺杂多晶硅可被部分地耗尽。例证地，耗尽区607可在具有厚度607d的栅极106b的掺杂多晶硅中形成，且作为结果，薄分裂栅极氧化物104b可能更难以破坏，或换句话说，如果施加（写入）电压602，则薄分裂栅极氧化物104b不可以可靠破坏。如在等效电路图600b中所示的，薄分裂栅极氧化物104b和栅极106b的耗尽区607可充当串联的两个电容器604、606。在相当大的多晶硅（poly）耗尽的情况下，熔融电压的显著的电压降出现在多晶硅中。在薄分裂栅极氧化物之上的电压降可能对于1T位单元（分裂沟道基于反熔丝的OTP NVM）的正确（可靠）熔融是不足够的。
为了更可靠的熔融，（在OTP熔丝单元区域中的栅极106b的）多晶硅耗尽可被减小，而没有对技术/芯片的其它部分的影响，例如不影响在第一表面区402a之外的FET。
根据各种实施例，在薄分裂栅极氧化物104b（在OTP熔丝单元区域中）之上的栅极106b的多晶硅（poly）可被掺杂以防止形成或以减小在栅极106b中的耗尽区607的厚度。
例证地，可执行到OTP单元的熔丝区域的多晶硅栅极106b中的附加局部注入（例如p型掺杂，如果沟道是n型且栅极的其余部分也是p型掺杂的话）。熔丝单元可被称为具有薄分裂栅极氧化物104b的分裂栅极场效应晶体管100t的部分，且熔丝区域被称为薄分裂栅极氧化物104b。
然而，OTP单元中的多晶硅耗尽可被影响，而不影响所有其它的，例如不改变也可用于掺杂分裂栅极场效应晶体管100t的栅极106a、106b的全局源极/漏极注入的剂量。改变全局源极/漏极注入的剂量将例如影响在载体102上的所有其它器件（FET）的阈值电压。此外，在全局源极/漏极注入之后的热预算的修改将影响所有其它器件和自对准多晶硅化物的形成（例如用于接触形成）。
图7图示根据各种实施例的具有例如在载体102的（例如芯片102的）PROM区中的两个邻近的分裂栅极场效应晶体管100t的分裂栅极场效应晶体管结构100。根据各种实施例，离子注入700可被执行以局部地掺杂在分裂栅极场效应晶体管100t的薄分裂栅极氧化物104b之上的相应的第二栅极部分106b。根据各种实施例，掩模可被提供在载体102之上，限定（暴露）在薄分裂栅极氧化物104b之上的栅极部分106b以增强栅极部分106b的导电性。
对于这个附加注入700，可使用带正电的离子。此外，根据各种实施例，可例如根据工艺的最后多晶硅耗尽在从大约5*1014 cm-2到大约5*1016 cm-2的范围内调整附加注入的剂量（例如在注入配方中使用的）。在比较规则逻辑晶体管的电氧化物厚度与相同的物理栅极氧化物厚度时可通过测量OTP单元的熔丝部分的电氧化物厚度来验证注入。此外，根据各种实施例，附加注入可导致在多晶硅栅极中的大约5*1021 cm-3的最终掺杂浓度（例如在靠近相应的溶解度限制的最终掺杂浓度中）。
图8在顶视图中图示例如在处理期间具有主处理表面102s的载体102。载体102可以是晶片，例如硅晶片。晶片102可包括芯片区或管芯区802以从晶片102制造多个芯片或管芯。根据各种实施例，芯片区802（或载体102）可包括核心区（第一载体区）802c，其中来自第一类型的多个FET将被处理，例如作为芯片的核心的CMOS逻辑。此外，芯片区802可包括用于处理分裂栅极场效应晶体管结构100或用于处理多个分裂栅极场效应晶体管100t的OTP区域（第三载体区）802a，例如以提供在芯片上的PROM。此外，芯片区802可包括外围区（第二载体区）802b，其中来自第二类型的多个FET将被处理，例如作为芯片的核心的外围的基于CMOS的I/O区。根据各种实施例，晶片102可包括多个芯片区802。
与例如图4A到4E和图5比较，第一载体区802c可包括第三表面区402c，第二载体区802b可包括第二表面区402b，和/或第三载体区802a可包括第一表面区402a。换句话说，第一表面区402a可被提供在第三载体区802a中，第二表面区402b可被提供在第二载体区802b中，以及第三表面区402c可被提供在第一载体区802c中。
根据各种实施例，在OTP区域802a（OTP单元区域802a）中的分裂栅极场效应晶体管结构100可被提供有与当施加相同的氧化工艺以使氧化物生长时在另一区中的场效应晶体管不同的栅极氧化物厚度。因此，可施加氟到OTP区域802a中的预注入。此外，可施加氮到芯片的所有区域中的预注入，除了在OTP区域802a中以外。根据各种实施例，薄栅极氧化物和厚栅极氧化物的随后执行的烤炉工艺（热氧化）将导致在芯片的OTP区域802a中的薄氧化物的减小的厚度和在芯片的OTP区域802a中的厚氧化物的增加的厚度。
根据各种实施例，OTP区域802a还可包括相应的分裂栅极场效应晶体管结构100的用于形成双重栅极氧化物的区和用于形成单栅极氧化物的区，其中氟可被注入OTP区域802a的区中用于形成双重栅极氧化物，且其中氮可被注入OTP区域802a的区中用于形成单栅极氧化物。
根据各种实施例，此外可如通常在CMOS处理中使用的施加其它工艺，例如热退火可用于（例如热预算可被提供）激活所注入的离子。此外，可施加图案化和分层工艺，且可在处理期间提供例如图案化的掩模层以在载体上形成期望结构。
根据各种实施例，在本文提供1T（一晶体管）分裂沟道OTP体系结构，其被配置成基于反熔丝的。可以通过在1T分裂沟道OTP体系结构的位单元中的受控不可逆氧化物击穿来可靠地对位进行编程。将这样的1T分裂沟道OTP体系结构集成在已经建立的技术中可允许例如仅仅两个可用（逻辑器件的）栅极氧化物的使用：例如，例如大约2.2 nm的薄栅极氧化物和例如大约5.2 nm的厚栅极氧化物，或例如具有薄栅极氧化物和厚栅极氧化物的任何其它两个特定的厚度。
根据各种实施例，对于OTP单元中的薄栅极氧化物可能期望有比2.2 nm低的值，这可允许获得用于熔融OTP单元和由于更稳定的渗透路径而引起的更稳定的熔融的较低电压。此外，根据各种实施例，对于OTP单元中的厚栅极氧化物可能期望有比5.2 nm高的值：例如在从大约7 nm到大约8 nm的范围内，用于陷阱辅助隧穿的可能性可被降低。各种实施例可基于下列知识：在熔丝应用中使用的氧化物的最优可不同于技术的规则逻辑器件的栅极氧化物。然而，仅仅为了优化的熔丝应用，另外的氧化物的引入可能是昂贵的，并可能转移热预算和/或可能影响已经存在的技术的器件。
根据各种实施例，修改的工艺流程可应用于为熔丝应用生成优化的氧化物，而没有对已经存在的技术的热预算的影响且不引入新的氧化物（例如不引入第三热氧化工艺）。因此根据各种实施例，可通过氮和/或氟的预注入来局部地修改氧化物生长。在具有氮的情况下可达到在以后的氧化物烤炉工艺中的减速生长，且在具有氟的情况下可达到在以后的氧化物烤炉工艺中的加速生长。仅为湿烤炉氧化给出氮预注入的影响。仅为湿烤炉氧化（例如使用水或另一液体作为氧化剂）和干烤炉氧化（例如使用气态氧或另一气体作为氧化剂）给出氟预注入的影响。
根据各种实施例，可以以已经建立的技术施加附加的光刻工艺以为随后的注入步骤提供块掩模。使用块掩模，可执行氮或氟的局部注入。因此，可在烤炉工艺期间在那些区域中获得减速或加速氧生长，导致修改的氧化物厚度。氟预注入可改进氧化物质量。工艺流程（氮和/或氟的预注入）可由SIMS（辅助离子质谱）分析验证（对于大于大约1012 cm-3的浓度）。
根据各种实施例，如本文所述的处理可允许独立于基本工艺的逻辑器件的氧化物而为熔丝应用提供优化的氧化物厚度。这可被达到而没有对基本技术的热预算的影响且不引入新的氧化物沉积。在熔丝应用中（在熔丝单元中）具有优化的薄氧化物的情况下，可减小熔融电压。此外，熔融工艺本身可以更稳定，例如导致减小的故障率和较高的可靠性和/或在宽温度范围内（例如在从大约-50℃到大约150℃的范围内）的稳定熔融行为。此外，在熔丝应用中具有优化的厚氧化物的情况下，可增加所生成的熔融电压或可增加适当的熔融电压。1T分裂沟道OTP体系结构的访问器件（具有厚分裂栅极氧化物）可以更稳定，抵抗在熔融工艺期间的寄生泄漏路径。
根据各种实施例，1T分裂沟道OTP体系结构（分裂栅极场效应晶体管结构100）可被集成到包括在CMOS技术中的FET的已经建立的技术中，其中（逻辑器件的）仅仅两个可用的栅极氧化物可用于1T分裂沟道OTP体系结构和在载体上的FET的制造：例如两个栅极氧化物工艺可应用于制造薄栅极氧化物和厚栅极氧化物。
然而，可能存在下列的情况：两个可用的栅极氧化物工艺可能本身不允许可用OTP单元的制造，其中例如OTP单元可以在具有更厚的厚栅极氧化物（例如更厚的双层分裂栅极氧化物）和更薄的薄栅极氧化物（例如更薄的单层分裂栅极氧化物）的情况下更稳定和/或更可靠。根据各种实施例，应具有更薄的栅极氧化物厚度的在载体的OTP区域中的区（例如在载体102的第一表面区402a中的第二主体区102b）可受到氮预注入。此外，根据各种实施例，应具有更厚的栅极氧化物厚度的在载体的OTP区域中的区（例如在载体102的第一表面区402a中的第一主体区102a）可受到氟预注入。因此，栅极氧化物烤炉工艺可被减慢和/或加速，这可导致用于生长的栅极氧化物的局部不同的厚度。因此，根据各种实施例，可独立于基础工艺而提供OTP单元（分裂栅极场效应晶体管结构100）的薄分裂栅极氧化物和厚分裂栅极氧化物。
一般地，场效应晶体管的栅极的多晶硅可如下被制造：多晶硅可被沉积在栅极氧化物之上，多晶硅可被掺杂（例如在用于提供源极/漏极区的相同注入工艺中），热预算可被应用和/或多晶硅可被图案化。因此，栅极的特性可取决于下列项：掺杂、热预算和多晶硅的结构（例如晶粒大小）。对于更高的自对准多晶硅化物退火温度，在所施加的电压的情况下，掺杂剂的去活化可与较高的多晶硅耗尽有关而发生。在OTP单元的熔融期间，高达8V的高电压可施加到栅极（例如作为具有在从大约几纳秒到大约一百纳秒的范围内的脉冲持续时间的所谓的编程脉冲）。通过这个高电压，可形成与已经在栅极的多晶硅中的高电压降联系的大多晶硅耗尽层。作为结果，在薄栅极氧化物之上的剩余电压降可能不足以熔融（或破坏）薄栅极氧化物。此外，根据各种实施例，用于熔融OTP单元的编程脉冲可能太短以致不允许可能出现在大于大约4V或大于大约5V的电压下的多晶硅栅极的反型。对于大存储容量或编程内容，短编程脉冲可能是时间高效的编程所期望的。因此，避免或至少减少多晶硅栅极的耗尽对于OTP单元的编程可以是相关的。
如果所建立的OTP（一次可编程）单元（例如包括多晶硅与硅氧化物接触）可被引入到已经存在的工艺中，则高多晶硅耗尽可出现，如果高熔融电压被施加。则在熔融工艺期间，熔融电压的一部分将已经在这个耗尽中下降，且氧化物的有效得到的熔融电压被减小（例如至少对于具有小于大约100 ns的持续时间的短编程脉冲）。作为结果，熔融电压必须在这种情况下增加以熔融OTP单元的熔丝单元。然而，如果OTP单元的外围不允许进一步增加熔融电压，则OTP存储器宏的设计必须改变，例如以允许较高熔融电压的施加。这可能通常需要宏的较大面积或适合于较高电压的外围装置的使用。
根据各种实施例，可在OTP熔丝单元的制造期间通过附加的工艺步骤防止OTP熔丝单元中的多晶硅耗尽。这可完成，而不影响芯片区域的其它部分。此外，OTP设计可以不改变，例如因为较高熔融电压的施加可能是不需要的。附加的工艺步骤可适合于用于使防止多晶硅耗尽或减小多晶硅耗尽的单独工艺条件。附加的工艺步骤可包括在熔丝的多晶硅内的局部注入以增加多晶硅的掺杂剂浓度并防止在高熔融电压施加期间耗尽区的形成。根据各种实施例，在OTP单元的熔融期间的多晶硅耗尽和在这个区域中的相关电压降可被避免或减小。
根据各种实施例，通过OTP单元的熔丝部分的微探测，可确定电栅极氧化物厚度。这个值可与具有相同的物理栅极氧化物厚度的规则晶体管的值比较。具有减小的多晶硅耗尽的OTP单元的电栅极氧化物厚度可以更低并更好地适于物理厚度驱动值。
根据各种实施例，用于处理载体的方法可包括：用氟掺杂载体，使得载体的第一表面区是掺氟的，且载体的第二表面区是下列中的至少一个：没有氟掺杂或比第一表面区更少掺氟；以及使载体氧化以使第一栅极氧化物从具有第一厚度的载体的第一表面区生长并同时使第二栅极氧化物从具有不同于第一厚度的第二厚度的载体的第二表面区生长。
根据各种实施例，用于处理载体的方法可包括：用氟掺杂载体，使得载体的第一表面区是掺氟的，且载体的第二表面区没有氟掺杂；以及使载体氧化以使第一栅极氧化物从具有第一厚度的载体的第一表面区生长并同时使第二栅极氧化物从具有不同于第一厚度的第二厚度的载体的第二表面区生长。根据各种实施例，用于处理载体的方法可包括：用氟掺杂载体，使得载体的第一表面区是掺氟的，且载体的第二表面区比第一表面区更少掺氟；以及使载体氧化以使第一栅极氧化物从具有第一厚度的载体的第一表面区生长并同时使第二栅极氧化物从具有不同于第一厚度的第二厚度的载体的第二表面区生长。
根据各种实施例，用于处理载体的方法还可包括：部分地移除第一栅极氧化物以暴露紧靠第一栅极氧化物的剩余部分的第一表面区。
根据各种实施例，用于处理载体的方法还可包括：使氧化物层在载体的暴露的第一表面区之上和在第一栅极氧化物的剩余部分之上生长。
根据各种实施例，使氧化物层生长可包括使载体氧化以使第三栅极氧化物从载体的暴露的第一表面区生长并继续使第一栅极氧化物的剩余部分生长。
根据各种实施例，使氧化物层生长可包括使载体氧化以继续使第二栅极氧化物生长。
根据各种实施例，使氧化物层生长可包括使载体氧化以使附加的栅极氧化物从载体的第三表面区生长。
根据各种实施例，用于处理载体的方法还可包括：在紧靠第一表面区的载体中形成源极/漏极区并在氧化物层之上形成导电栅极结构以提供分裂栅极晶体管结构。
根据各种实施例，用氟掺杂载体可包括提供在第一表面区中的大于大约1014 cm−3的氟掺杂浓度。根据各种实施例，用氟掺杂载体可包括提供在第一表面区中的在从大约1013 cm−3到大约1019 cm−3的范围内的氟掺杂浓度。根据各种实施例，用氟掺杂载体可包括以大于大约1013 cm−2的剂量（例如以在从大约1013 cm−2到大约1017 cm−2的范围内的剂量，例如以在从大约1014 cm−2到大约1016 cm−2的范围内的剂量）注入氟。
根据各种实施例，载体可包括：分别紧靠彼此的第一载体区（参见图8所示的核心区802c）、第二载体区（参见图8所示的外围区802b）和第三载体区（参见图8所示的OTP区域802a）；在第一载体区中的第一场效应晶体管，第一场效应晶体管包括具有第一厚度的第一单层栅极隔离；在第二载体区中的第二场效应晶体管，第二场效应晶体管包括具有第二厚度的第一双层栅极隔离；以及在第三载体区中的分裂栅极场效应晶体管结构；分裂栅极场效应晶体管结构包括：第一分裂栅极区和第二分裂栅极区；在第一分裂栅极区中的第二双层栅极隔离和在第二分裂栅极区中的第二单层栅极隔离；第二双层栅极隔离具有大于第二厚度的第三厚度，且第二单层栅极隔离具有等于或小于第一厚度的第四厚度。
根据各种实施例，载体可以被p型掺杂有来自第III族元素（例如硼、铝、镓、铟）的受主或被n型掺杂有来自第V族元素（例如磷、砷、锑）的施主。
根据各种实施例，第三载体区可以是掺氟的，且其中第一载体区和第二载体区是下列中的至少一个：没有氟掺杂或比第三表面区更少掺氟。根据各种实施例，第三载体区的（第一）表面区可以是掺氟的，且其中第一载体区的（第三）表面区和第二载体区的（第二）表面区是下列中的至少一个：没有氟掺杂或比第三表面区更少掺氟。
根据各种实施例，第一单层栅极隔离的第一厚度可小于大约3.5 nm。
根据各种实施例，第一双层栅极隔离的第二厚度可大于大约3.5 nm。
根据各种实施例，第二双层栅极隔离的第三厚度与第二单层栅极隔离的第四厚度的比可大于大约2。
根据各种实施例，分裂栅极场效应晶体管结构可被配置为一次可编程熔丝，其中第二分裂栅极区提供编程区域（熔丝单元）。
根据各种实施例，分裂栅极场效应晶体管结构可包括：包括第一主体区和第二主体区的沟道，设置在沟道的第一主体区之上并具有第一厚度的第一分裂栅极隔离层结构，设置在沟道的第二主体区之上并具有第二厚度的第二分裂栅极隔离层结构，其中第二厚度小于第一厚度；包括设置在第一分裂栅极隔离层结构之上的第一栅极部分和设置在第二分裂栅极隔离层结构之上的第二栅极部分的栅极；其中第二栅极部分的导电性大于第一栅极部分的导电性。
根据各种实施例，分裂栅极场效应晶体管结构的沟道可被提供在第三载体区802a中。或换句话说，分裂栅极场效应晶体管结构的沟道可被提供在载体的第一表面区402a中。
根据各种实施例，第一栅极部分可包括具有第一掺杂浓度的半导体材料，且第二栅极部分可包括具有第二掺杂浓度的半导体材料，其中第二掺杂浓度大于第一掺杂浓度。
根据各种实施例，第一分裂栅极隔离层结构可包括具有在从大约4 nm到大约10 nm的范围内的第一厚度的双层栅极隔离，且第二分裂栅极隔离层结构可包括具有在从大约1 nm到大约3 nm的范围内的第二厚度的单层栅极隔离。
根据各种实施例，第一厚度与第二厚度之比可大于大约2。
根据各种实施例，分裂栅极场效应晶体管结构可被配置为一次可编程熔丝，其中第二分裂栅极区提供编程区域。
虽然关于特定的实施例已经特别示出和描述了本发明，但本领域中的技术人员应理解，可在其中做出在形式和细节上的各种改变而不偏离如所附权利要求限定的本发明的精神和范围。本发明的范围因此由所附权利要求指示，且出现在权利要求的等效形式的意义和范围内的所有改变因此意在被包括。

Claims (20)

1. 一种用于处理载体的方法，所述方法包括：
用氟掺杂载体，使得所述载体的第一表面区是掺氟的，且所述载体的第二表面区是下列中的至少一个：没有氟掺杂或比第一表面区更少掺氟；以及
使所述载体氧化以使第一栅极氧化物从具有第一厚度的所述载体的所述第一表面区生长并同时使第二栅极氧化物从具有不同于所述第一厚度的第二厚度的所述载体的所述第二表面区生长。
2. 如权利要求1所述的方法，还包括：
部分地移除所述第一栅极氧化物以暴露紧靠所述第一栅极氧化物的剩余部分的所述第一表面区。
3. 如权利要求2所述的方法，还包括：
使氧化物层在所述载体的暴露的第一表面区之上和在所述第一栅极氧化物的剩余部分之上生长。
4. 如权利要求3所述的方法，
其中使氧化物层生长包括使所述载体氧化以使第三栅极氧化物从所述载体的暴露的第一表面区生长并继续使所述第一栅极氧化物的剩余部分生长。
5. 如权利要求3所述的方法，
其中使氧化物层生长包括使所述载体氧化以继续使所述第二栅极氧化物生长。
6. 如权利要求3所述的方法，
其中使氧化物层生长包括使所述载体氧化以使附加的栅极氧化物从所述载体的第三表面区生长。
7. 如权利要求3所述的方法，还包括：
在紧靠所述第一表面区的所述载体中形成源极/漏极区；以及
在所述氧化物层之上形成导电栅极结构以提供分裂栅极晶体管结构。
8. 如权利要求1所述的方法，
其中用氟掺杂载体可包括提供在所述第一表面区中的大于大约1014 cm−3的氟掺杂浓度。
9. 一种载体，包括：
分别紧靠彼此的第一载体区、第二载体区和第三载体区；
在所述第一载体区中的第一场效应晶体管，所述第一场效应晶体管包括具有第一厚度的第一单层栅极隔离；
在所述第二载体区中的第二场效应晶体管，所述第二场效应晶体管包括具有第二厚度的第一双层栅极隔离；以及
在所述第三载体区中的分裂栅极场效应晶体管结构；所述分裂栅极场效应晶体管结构包括：
第一分裂栅极区和第二分裂栅极区；
在所述第一分裂栅极区中的第二双层栅极隔离；以及
在所述第二分裂栅极区中的第二单层栅极隔离；
所述第二双层栅极隔离具有大于所述第二厚度的第三厚度，且所述第二单层栅极隔离具有等于或小于第一厚度的第四厚度。
10. 如权利要求9所述的载体，
其中所述载体是下列中的至少一个：被p型掺杂有来自第III族元素的受主或被n型掺杂有来自第V族元素的施主。
11. 如权利要求9所述的载体，
其中所述第三载体区是掺氟的，以及
其中所述第一载体区和所述第二载体区是下列中的至少一个：没有氟掺杂或比所述第三表面区更少掺氟。
12. 如权利要求9所述的载体，
其中所述第一单层栅极隔离的第一厚度小于大约3.5 nm。
13. 如权利要求9所述的载体，
其中所述第一双层栅极隔离的第二厚度小于大约3.5 nm。
14. 如权利要求9所述的载体，
其中所述第二双层栅极隔离的所述第三厚度与所述第二单层栅极隔离的所述第四厚度的比大于大约2。
15. 如权利要求9所述的载体，
其中所述分裂栅极场效应晶体管结构被配置为一次可编程器件，其中所述第二分裂栅极区提供编程区域。
16. 一种分裂栅极场效应晶体管结构，包括：
沟道，其包括第一主体区和第二主体区；
第一分裂栅极隔离层结构，其被设置在所述沟道的第一主体区之上并具有第一厚度；
第二分裂栅极隔离层结构，其被设置在所述沟道的第二主体区之上并具有第二厚度，其中所述第二厚度小于所述第一厚度；
栅极，其包括设置在所述第一分裂栅极隔离层结构之上的第一栅极部分和设置在所述第二分裂栅极隔离层结构之上的第二栅极部分；
其中所述第二栅极部分的导电性大于所述第一栅极部分的导电性。
17. 如权利要求16所述的分裂栅极场效应晶体管结构，其中
所述第一栅极部分包括具有第一掺杂浓度的半导体材料，且所述第二栅极部分包括具有第二掺杂浓度的半导体材料，其中所述第二掺杂浓度大于所述第一掺杂浓度。
18. 如权利要求16所述的分裂栅极场效应晶体管结构，
其中所述第一分裂栅极隔离层结构包括具有在从大约4 nm到大约10 nm的范围内的所述第一厚度的双层栅极隔离，以及
其中所述第二分裂栅极隔离层结构包括具有在从大约1 nm到大约3 nm的范围内的所述第二厚度的单层栅极隔离。
19. 如权利要求16所述的分裂栅极场效应晶体管结构，
其中所述第一厚度与所述第二厚度之比大于大约2。
20. 如权利要求16所述的分裂栅极场效应晶体管结构，
其中所述分裂栅极场效应晶体管结构被配置为一次可编程熔丝，其中所述第二分裂栅极区提供编程区域。
CN201510347713.XA 2014-06-20 2015-06-19 用于处理载体的方法、载体和分裂栅极场效应晶体管结构 Pending CN105206532A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/309,968 US9202815B1 (en) 2014-06-20 2014-06-20 Method for processing a carrier, a carrier, and a split gate field effect transistor structure
US14/309968 2014-06-20

Publications (1)

Publication Number Publication Date
CN105206532A true CN105206532A (zh) 2015-12-30

Family

ID=54609333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510347713.XA Pending CN105206532A (zh) 2014-06-20 2015-06-19 用于处理载体的方法、载体和分裂栅极场效应晶体管结构

Country Status (3)

Country Link
US (3) US9202815B1 (zh)
CN (1) CN105206532A (zh)
DE (1) DE102015109842A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062573B1 (en) * 2017-06-14 2018-08-28 Cypress Semiconductor Corporation Embedded SONOS with triple gate oxide and manufacturing method of the same
US10991433B2 (en) * 2019-09-03 2021-04-27 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program
KR20210050686A (ko) * 2019-10-29 2021-05-10 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN115581068A (zh) * 2021-07-06 2023-01-06 成都锐成芯微科技股份有限公司 反熔丝型一次编程的非易失性存储单元及其存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038879A1 (en) * 2004-05-06 2008-02-14 Sidense Corporation Split-channel antifuse array architecture
CN102057441A (zh) * 2008-04-04 2011-05-11 赛鼎矽公司 低阈值电压反熔丝器件
US20120228724A1 (en) * 2011-03-11 2012-09-13 Texas Instruments Incorporated Non-Volatile Anti-Fuse With Consistent Rupture
CN103050407A (zh) * 2011-10-13 2013-04-17 台湾积体电路制造股份有限公司 嵌入式晶体管

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920002350B1 (ko) * 1987-05-21 1992-03-21 마쯔시다덴기산교 가부시기가이샤 반도체장치의 제조방법
US5202850A (en) * 1990-01-22 1993-04-13 Silicon Storage Technology, Inc. Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
US5311039A (en) * 1990-04-24 1994-05-10 Seiko Epson Corporation PROM and ROM memory cells
US5844271A (en) * 1995-08-21 1998-12-01 Cypress Semiconductor Corp. Single layer polycrystalline silicon split-gate EEPROM cell having a buried control gate
US5858840A (en) * 1997-12-22 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming sharp beak of poly by nitrogen implant to improve erase speed for split-gate flash
US6441431B1 (en) * 1998-12-04 2002-08-27 Texas Instruments Incorporated Lateral double diffused metal oxide semiconductor device
US6242308B1 (en) * 1999-07-16 2001-06-05 Taiwan Semiconductor Manufacturing Company Method of forming poly tip to improve erasing and programming speed split gate flash
US6312989B1 (en) * 2000-01-21 2001-11-06 Taiwan Semiconductor Manufacturing Company Structure with protruding source in split-gate flash
EP1172861A3 (en) * 2000-07-12 2003-11-05 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same
US6940751B2 (en) * 2002-04-26 2005-09-06 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown
US6753590B2 (en) * 2002-07-08 2004-06-22 International Business Machines Corporation High impedance antifuse
TW544786B (en) * 2002-07-29 2003-08-01 Nanya Technology Corp Floating gate and method therefor
US7528015B2 (en) * 2005-06-28 2009-05-05 Freescale Semiconductor, Inc. Tunable antifuse element and method of manufacture
KR101051673B1 (ko) * 2008-02-20 2011-07-26 매그나칩 반도체 유한회사 안티퓨즈 및 그 형성방법, 이를 구비한 비휘발성 메모리소자의 단위 셀
US8822291B2 (en) * 2012-01-17 2014-09-02 Globalfoundries Singapore Pte. Ltd. High voltage device
KR20140058220A (ko) * 2012-11-06 2014-05-14 에스케이하이닉스 주식회사 반도체 소자의 안티퓨즈 및 그 제조 방법
US8975143B2 (en) * 2013-04-29 2015-03-10 Freescale Semiconductor, Inc. Selective gate oxide properties adjustment using fluorine
US9331160B2 (en) * 2013-08-20 2016-05-03 Freescale Semiconductor, Inc. Split-gate non-volatile memory cells having gap protection zones

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038879A1 (en) * 2004-05-06 2008-02-14 Sidense Corporation Split-channel antifuse array architecture
CN102057441A (zh) * 2008-04-04 2011-05-11 赛鼎矽公司 低阈值电压反熔丝器件
US20120228724A1 (en) * 2011-03-11 2012-09-13 Texas Instruments Incorporated Non-Volatile Anti-Fuse With Consistent Rupture
CN103050407A (zh) * 2011-10-13 2013-04-17 台湾积体电路制造股份有限公司 嵌入式晶体管

Also Published As

Publication number Publication date
US20170018557A1 (en) 2017-01-19
DE102015109842A1 (de) 2015-12-24
US9478555B2 (en) 2016-10-25
US9202815B1 (en) 2015-12-01
US20150371995A1 (en) 2015-12-24
US20160049411A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
US7772053B2 (en) Method for fabrication of semiconductor device
US8178944B2 (en) Method for forming a one-time programmable metal fuse and related structure
CN101071815A (zh) 半导体器件及其制造方法
US6750502B1 (en) Technique to quench electrical defects in aluminum oxide film
KR20040103342A (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN105206532A (zh) 用于处理载体的方法、载体和分裂栅极场效应晶体管结构
CN102569394A (zh) 晶体管及其制作方法
US10121705B2 (en) Semiconductor device and method of manufacturing the same
CN110310926B (zh) 解决sram单元器件金属硅化物缺陷形成的方法
JPH04211178A (ja) 半導体装置の製造方法
US7687847B2 (en) Semiconductor device and fabricating method thereof
US20100006924A1 (en) One-time programmable read-only memory
KR100771807B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법
US7429512B2 (en) Method for fabricating flash memory device
US6645817B2 (en) Method of manufacturing a semiconductor device comprising MOS-transistors having gate oxides of different thicknesses
US20150008976A1 (en) Anti-fuse and method for operating the same
KR100495858B1 (ko) 반도체 소자의 제조 방법
US20130313658A1 (en) High-k dielectric layer based semiconductor structures and fabrication process thereof
JPH04334067A (ja) 半導体集積回路装置の製造方法
US7307024B2 (en) Flash memory and fabrication method thereof
KR100476377B1 (ko) 박막트랜지스터제조방법
NL1006803C2 (nl) Differentiële gate-oxidedikte door stikstofimplantatie voor gemengde- modus- en ingebedde vlsi-schakelingen.
JP4994437B2 (ja) 半導体集積回路装置及びその製造方法
JPH0258267A (ja) Ｍｉｓ型半導体集積回路装置の製造方法
KR20090002389A (ko) 불 휘발성 메모리 소자 및 이를 형성하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151230

RJ01 Rejection of invention patent application after publication