CN113033138B - 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构 - Google Patents

一种基于由反熔丝器件控制的电源门控技术的新型fpga结构 Download PDF

Info

Publication number
CN113033138B
CN113033138B CN202110255116.XA CN202110255116A CN113033138B CN 113033138 B CN113033138 B CN 113033138B CN 202110255116 A CN202110255116 A CN 202110255116A CN 113033138 B CN113033138 B CN 113033138B
Authority
CN
China
Prior art keywords
power
fpga
chip
programming
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110255116.XA
Other languages
English (en)
Other versions
CN113033138A (zh
Inventor
廖永波
邹佳瑞
李平
冯轲
刘玉婷
徐璐
刘仰猛
侯伶俐
熊宣淋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110255116.XA priority Critical patent/CN113033138B/zh
Publication of CN113033138A publication Critical patent/CN113033138A/zh
Application granted granted Critical
Publication of CN113033138B publication Critical patent/CN113033138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种基于反熔丝器件控制的电源门控技术的新型FPGA结构，通过电源门控的设计达到提高芯片良率、降低FPGA芯片制造成本以及降低FPGA的静态功耗的目的。其中电源门控技术中的电源开关器件的“开启”和“关断”采用反熔丝电路进行控制。这种控制电路具有上下电顺序可控，提高芯片成品率的优势。

Description

一种基于由反熔丝器件控制的电源门控技术的新型FPGA结构
技术领域
本发明涉及集成电路技术，更具体涉及一种基于由反熔丝器件控制的电源门控技术的新型FPGA结构设计。
背景技术
科学技术的进步，不断推动着我国半导体产业的飞速发展。现场可编程门阵列(FieldProgrammable GateArray，FPGA)作为半导体器件的分支，逐步演变为数字系统的核心器件，在工业控制、汽车电子、通信、航空航天、原型验证等领域得到广泛的应用。
在半导体领域，集成电路制造技术已经进入纳米工艺时代，半导体器件的工艺尺寸低于90nm后，静态功耗在FPGA的总功耗中所占比重越来越大，功耗不仅影响电池使用寿命，而且会提高芯片的散热成本、电源分布成本、封装成本等，从而降低芯片的市场竞争力。并且过大的功耗也会通过温度升高等途径，降低芯片的可靠性，如电气参数的改变、电子迁移、硅片连线故障和封装故障等等。所以功耗问题已成为当前FPGA器件发展中需要迫切解决的问题之一。
目前，多阈值电压技术、衬底偏置技术和电源门控技术已经成为降低FPGA静态功耗的传统技术。其中电源门控技术被称为是降低电路静态功耗最有效的方法之一。
随着芯片工艺尺寸的缩小，芯片的成品率成为影响芯片可变成本的重要因素，单位面积的缺陷数量是影响芯片成品率的主要因素。降低缺陷对芯片成品率的影响也是集成电路设计的重中之重。
综上，本专利设计一种基于由反熔丝器件控制的电源门控技术的新型FPGA结构，通过有效管理电源供电，降低芯片的静态功耗的同时，极大提高了芯片的成品率，降低芯片成本，提高FPGA芯片的市场竞争力。
发明内容
本发明的目的是提供一种基于由反熔丝器件控制的电源门控技术的新型FPGA结构设计，通过电源门控技术降低FPGA的静态功耗，提高FPGA芯片成本率。本发明利用电源门控技术，采用反熔丝器件对PMOS开关管进行控制，使得FPGA不同电源域的供电需求得到控制。此新型FPGA结构实现FPGA芯片的有效电源管控，降低FPGA芯片的制造成本。
本发明的实现方法如下，一种基于由反熔丝器件控制的电源门控技术的新型FPGA结构设计，包含一种新型的PMOS开关管控制模块。
所述的新型FPGA结构，包括高压编程控制模块，振荡电路模块，泵压电路模块，地址译码电路模块，编程开关电路模块和FPGA逻辑资源。其整体架构图如图1所示，高压方波信号PE通过高压编程控制模块进行放电后，产生A1、A2两路控制信号，分别输入振荡电路模块和泵压电路模块。振荡电路模块在A1信号的控制下产生震荡信号B0，输入泵压电路模块，泵压电路在A2、B0和地址译码信号的控制下，将PE高压通过B1输入编程开关电路中的编程点。编程开关电路结构如图2所示。其中包含两个PMOS晶体管P1、P2、两个NMOS晶体管N1、N2和两个反熔丝编程器件C1、C2。如表1，在编程过程中，A_GND引脚输入高电平，N2管开启，产生高压编程的对地通路，避免高压烧毁开关管P2。若要开启开关管，则由B2引脚输入PE高压方波，对反熔丝器件C2进行高压编程，反之，由B1脚输入PE高压方波，对反熔丝器件C1进行高压编程。编程结束后，A_GND接入低电平，关闭高压编程的对地通道。若要开启开关管P2，CON引脚输入高电平，N1管开启，P1管关断，输出电压VOUT为高电平。若要关断开关管P2。CON引脚输入低电平，N1管关断，P1管开启，输出电压VOUT为低电平。
表1：
Figure BDA0002965435660000021
本发明的有益效果是
1、所述的基于由反熔丝器件控制的电源门控技术的新型FPGA结构具有以下三点优势：
(1)降低芯片的静态功耗。本发明所设计的新型FPGA结构，可通过芯片供电电源的有效管控，采用电源门控技术，减少芯片漏电流，达到降低芯片静态功耗的目的。
(2)提高芯片成品率。在FPGA芯片出厂测试时，对于芯片中存在缺陷的逻辑模块。可通过由反熔丝控制的电源门控技术，关断此逻辑模块的电源，而其他模块可正常使用，提高芯片的成品率。
(3)降低成本，提高芯片竞争力。通过本发明设计的新型FPGA结构，可将存在缺陷的报废芯片重新利用，通过提高成品率，降低芯片制造成本，提高芯片市场竞争力。
2、所述新型电源开关控制模块，可通过高压编程对FPGA芯片不同电源域的电源开关进行控制；
3、所述新型电源开关，可通过对反熔丝编程，控制电源开关的开启与关断。
附图说明
图1为新型FPGA结构的整体框图；
图2为新型FPGA结构的电源开关模块电路结构图；
图3为地址译码电路模块的电路方案图；
图4为本发明实施例的示意图；
图5为本发明实施例的演示图1；
图6为本发明实施例的演示图2；
具体实施方式
通过结合附图和实施例，以下对本发明进行详细解释和说明。此实例与附图均为示例性说明，不可理解为本专利的限制。
对于本发明所设计的新型FPGA结构，包括地址译码电路模块，如图3所示，包括9个反相器，译码电路的输出地址连接泵压电路，控制泵压电路的高压输出。如图4所示，为本设计的整体实施图。其中将整个FPGA的逻辑资源分为9个电源域，分别为BLOCK1、BLOCK2、BLOCK3、BLOCK4、BLOCK5、BLOCK6、BLOCK7、BLOCK8、BLOCK9。每个电源域电源的开启和关断由9个编程开关电路控制，每个编程开关电路中包含两个待编程的反熔丝器件，分别由两个泵压电路模块进行编程操作，所以共包含18个泵压电路模块，分别为PUM11、PUM12、PUM21、PUM22、PUM31、PUM32、PUM41、PUM42、PUM51、PUM52、PUM61、PUM62、PUM71、PUM72、PUM81、PUM82、PUM91、PUM92。泵压电路由地址译码电路、振荡电路和高压编程控制模块控制，可通过译码电路的地址配置选择需要工作的泵压电路。如图5所示，若在芯片的出厂测试中发现，在电源域BLOCK1处存在缺陷，则可以通过管断BLOCK1的电源解决缺陷问题，关断后其他电源域仍可正常工作。编程过程如下：首先将A_GND置为高电平，地址配置如表2中A0-A8所示。然后，在PE端输入高压脉冲信号进行编程。编程结束后，编程开关控制电路的配置信号如表2中的CON0-CON8及A_GND所示。如图6所示，若在芯片出厂测试中发现，在电源域BLOCK5和BLOCK9处存在缺陷，则将这两个电源域的电源关断，而其他电源域仍可正常工作。编程过程如下：将A_GND信号置为高电平，地址配置如表3中A0-A8所示。然后，在PE端输入高压脉冲信号进行编程。编程结束后，编程开关控制电路的配置信号如表3中的CON0-CON8及A_GND所示。
以上所述仅是本发明的的最佳实施例，并不用以限制本发明，凡在本发明的思想和原则之内所做的任何修改，等同于替换和改进，均应包含在本发明的保护范围之内。
表2：
Figure BDA0002965435660000041
表3：
Figure BDA0002965435660000042
/>

Claims (6)

1.基于由反熔丝器件控制的电源门控技术的FPGA系统，其特征在于，包括电源开关、电源开关控制模块、高压编程控制模块、振荡电路模块、泵压电路模块、地址译码电路模块、编程开关电路模块和FPGA逻辑资源，不同电源域的FPGA逻辑资源的电源由电源开关控制，此电源开关由电源开关控制模块控制，此电源开关包含一个PMOS开关管，2个反熔丝器件和控制MOS管，可通过控制栅极的电压控制PMOS开关管的导通和关断，从而开启或关断FPGA逻辑资源的电源，具体可通过熔断反熔丝，向开关管的栅极写0或者写1，控制开关管的开启与关断。
2.如权利要求1所述的基于由反熔丝器件控制的电源门控技术的FPGA系统，其特征在于，高压编程控制模块可通过ESD电路保护芯片，通过放电电路降低输入芯片的高压脉冲信号，达到芯片的工作电压，并产生相位相反、周期和脉冲均相同的方波信号。
3.如权利要求1所述的基于由反熔丝器件控制的电源门控技术的FPGA系统，其特征在于，振荡电路模块在高压编程控制模块产生的方波控制信号的控制下，产生一定周期、占空比和幅值的振荡信号。
4.如权利要求1所述的基于由反熔丝器件控制的电源门控技术的FPGA系统，其特征在于，泵压电路模块在高压编程控制模块产生的方波控制信号和振荡电路模块产生的振荡信号的控制下，将输入芯片的高压通过PMOS晶体管传输到编程点。
5.如权利要求1所述的基于由反熔丝器件控制的电源门控技术的FPGA系统，其特征在于，地址译码电路模块通过译码选择需要关断电源域和需要供电的电源域。
6.如权利要求1所述的基于由反熔丝器件控制的电源门控技术的FPGA系统，其特征在于，将FPGA的逻辑资源分为9个电源域，根据逻辑资源的使用情况，选择关断或开启电源域的供电；编程过程如下：首先输入地址选择信号A0-A8，开启电源开关的对地通路，然后输入高压脉冲PE；若开启电源域供电，则熔断此电源域连接低电平一端的反熔丝器件，则此电源域的地址选择信号输入低电平，反之输入高电平。
CN202110255116.XA 2021-03-08 2021-03-08 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构 Active CN113033138B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110255116.XA CN113033138B (zh) 2021-03-08 2021-03-08 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110255116.XA CN113033138B (zh) 2021-03-08 2021-03-08 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构

Publications (2)

Publication Number Publication Date
CN113033138A CN113033138A (zh) 2021-06-25
CN113033138B true CN113033138B (zh) 2023-03-24

Family

ID=76467515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110255116.XA Active CN113033138B (zh) 2021-03-08 2021-03-08 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构

Country Status (1)

Country Link
CN (1) CN113033138B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116566373B (zh) * 2023-07-10 2023-09-12 中国电子科技集团公司第五十八研究所 一种高可靠抗辐射反熔丝开关单元结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240033B1 (en) * 1999-01-11 2001-05-29 Hyundai Electronics Industries Co., Ltd. Antifuse circuitry for post-package DRAM repair
CN102169726A (zh) * 2011-05-03 2011-08-31 电子科技大学 应用于fpga的通用位元电路及编程方法
US8154942B1 (en) * 2008-11-17 2012-04-10 Altera Corporation Integrated circuits with fuse programming and sensing circuitry
CN110988649A (zh) * 2019-11-22 2020-04-10 中国电子科技集团公司第五十八研究所 一种反熔丝型fpga编程波形产生电路及反熔丝检测方法
CN111798911A (zh) * 2020-07-10 2020-10-20 中国电子科技集团公司第二十四研究所 一种反熔丝存储器阵列的电压控制方法及电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1284920C (zh) * 2004-09-16 2006-11-15 辽宁工程技术大学 油田智能钻井监控系统
US20180122686A1 (en) * 2009-04-14 2018-05-03 Monolithic 3D Inc. 3d semiconductor device and structure
TWI668837B (zh) * 2010-02-16 2019-08-11 凡 歐貝克 具有半導體裝置和結構之系統
CN102427076B (zh) * 2011-11-22 2013-06-26 中国电子科技集团公司第五十八研究所 适用于fpga的栅氧击穿反熔丝配置单元结构
CN104347629B (zh) * 2013-07-24 2017-04-19 中芯国际集成电路制造(上海)有限公司 一种栅控二极管反熔丝单元结构及其制作方法
CN103730163B (zh) * 2013-12-27 2017-02-15 深圳市国微电子有限公司 一种可编程存储系统
EP3131591A4 (en) * 2014-04-18 2017-12-13 Conroy, Thomas A. Method and system of a network of diffusers including a liquid level sensor
US9671438B2 (en) * 2014-11-05 2017-06-06 Qualcomm Incorporated High-current sensing scheme using drain-source voltage
US10069655B2 (en) * 2016-03-10 2018-09-04 Xilinx, Inc. Half-rate integrating decision feedback equalization with current steering
CN106438311B (zh) * 2016-08-31 2018-09-21 德尔保定智能流体有限公司 用于变频恒压供水水泵的智能控制器及其控制方法
US10402342B2 (en) * 2016-10-20 2019-09-03 Aspiring Sky Co., Limited Re-configurable non-volatile memory structures and systems
WO2018146580A1 (en) * 2017-02-10 2018-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN108595748B (zh) * 2018-03-09 2022-08-09 电子科技大学 一种反熔丝fpga可编程逻辑阵列的三维拓扑结构
US10700046B2 (en) * 2018-08-07 2020-06-30 Bae Systems Information And Electronic Systems Integration Inc. Multi-chip hybrid system-in-package for providing interoperability and other enhanced features to high complexity integrated circuits
CN109558662A (zh) * 2018-11-22 2019-04-02 中国电子科技集团公司第四十七研究所 反熔丝fpga通用编程器及其编程方法
CN110189778B (zh) * 2019-06-13 2024-04-12 苏州汇峰微电子有限公司 一种lpdram的电源门控电路
US11356100B2 (en) * 2019-07-12 2022-06-07 Arizona Board Of Regents On Behalf Of Arizona State University FPGA with reconfigurable threshold logic gates for improved performance, power, and area
CN110532222B (zh) * 2019-08-30 2023-03-31 中国电子科技集团公司第五十八研究所 一种基于stt-mram的fpga开关单元

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240033B1 (en) * 1999-01-11 2001-05-29 Hyundai Electronics Industries Co., Ltd. Antifuse circuitry for post-package DRAM repair
US8154942B1 (en) * 2008-11-17 2012-04-10 Altera Corporation Integrated circuits with fuse programming and sensing circuitry
CN102169726A (zh) * 2011-05-03 2011-08-31 电子科技大学 应用于fpga的通用位元电路及编程方法
CN110988649A (zh) * 2019-11-22 2020-04-10 中国电子科技集团公司第五十八研究所 一种反熔丝型fpga编程波形产生电路及反熔丝检测方法
CN111798911A (zh) * 2020-07-10 2020-10-20 中国电子科技集团公司第二十四研究所 一种反熔丝存储器阵列的电压控制方法及电路

Also Published As

Publication number Publication date
CN113033138A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
US7233468B2 (en) Level shifter ESD protection circuit with power-on-sequence consideration
US9151798B2 (en) Method and apparatus for testing a semiconductor device
CN104319275A (zh) 静电放电保护电路
JPH1075170A (ja) 半導体装置用モード設定回路
CN113033138B (zh) 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构
CN102074271B (zh) 一种电流熔断型多晶熔丝电路
CN102684675B (zh) 电平移位器
CN1581359A (zh) 使用漏电流的半导体测试设备和漏电流的补偿系统
CN105720966A (zh) 具有备用电路单元的集成电路
US8981494B2 (en) Eco logic cell and design change method using eco logic cell
US9941885B2 (en) Low power general purpose input/output level shifting driver
US7844923B2 (en) Semiconductor integrated circuit designing method, semiconductor integrated circuit device, and electronic device
TWI827389B (zh) 時脈門控單元
US8283947B1 (en) High voltage tolerant bus holder circuit and method of operating the circuit
CN103138744A (zh) 半导体装置
US20110074466A1 (en) Apparatus for metastability-hardened storage circuits and associated methods
TWI448077B (zh) 低漏電電壓偵測電路
US7750667B2 (en) Semiconductor integrated circuit
CN107204767A (zh) 新颖电平移位器
JP2006303300A (ja) 半導体装置及びその製造方法
US9088277B2 (en) Leakage reduction in output driver circuits
US20030137327A1 (en) I/O buffer circuit
US20090243693A1 (en) Circuit for providing deterministic logic level in output circuit when a power supply is grounded
CN109947006A (zh) 电力门控控制电路
US8407539B2 (en) Semiconductor device test circuit, semiconductor device, and its manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant