CN110189778B - 一种lpdram的电源门控电路 - Google Patents
一种lpdram的电源门控电路 Download PDFInfo
- Publication number
- CN110189778B CN110189778B CN201910508481.XA CN201910508481A CN110189778B CN 110189778 B CN110189778 B CN 110189778B CN 201910508481 A CN201910508481 A CN 201910508481A CN 110189778 B CN110189778 B CN 110189778B
- Authority
- CN
- China
- Prior art keywords
- power supply
- inverter
- lpdram
- nmos tube
- gating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 claims description 17
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 6
- 230000003068 static effect Effects 0.000 abstract description 9
- 238000012545 processing Methods 0.000 abstract description 3
- 239000000872 buffer Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种LPDRAM的电源门控电路，包括第一电平转换器、第二电平转换器、第一反相器、第二反相器、第三反相器、第一PMOS管、第一NMOS管以及第二NMOS管，通过上述方式，本发明提供的LPDRAM的电源门控电路，既能在深度休眠模式关闭内部电源来减少静态漏电流，又能够适应多种电源电压域的控制处理；在退出深度休眠模式后，同时利用高压信号和NMOS管增强了对内部电源网络的驱动能力，减小版图的面积。
Description
技术领域
本发明涉及动态随机存储器的的技术领域，具体为一种LPDRAM的电源门控电路。
背景技术
低功耗动态随机存储器LPDRAM，是DRAM的一种，又称为 mDDR(也称为低功耗DDR，或LPDDR),是美国联合电子设备工程委员会（JEDEC）面向低功耗内存而制定的通信标准，以低功耗和小体积著称，专门用于移动智能手机、平板电脑和其他移动计算设备。
通常情况下，LPDRAM进入深度休眠模式之后，大部分的耗电模块，比如高压产生电路、钳位电路等已经关闭。所以深度休眠模式下的功耗绝大部分来自于LPDRAM芯片中所有未关闭器件的静态漏电流。而器件的静态漏电流与器件的供电电压以及器件本身的工艺特性参数相关，当LPDRAM容量越来越大，外围电路的器件越来越多时，漏电流的总和会越来越大。虽然增加器件的阈值电压可以降低器件的漏电，但会导致器件的速度降低，从而降低了整个LPDRAM产品的时序性能。在实际LPDRAM的芯片测试中，核心时序性能参数比如tRAS、tRCD、tWTR等会超出SPEC(超出规定的标准)范围。
在JEDEC定义的LPDRAM的SPEC中，外部电源通常分为4类：核心电源1，核心电源2，输入缓冲器电源，I/O缓冲器电源。通常核心电源1的电压高于其它3类。以第3代的LPDRAM（LPDDR3）为例，核心电源1（VDD1）的电压为1.8v，核心电源1通常用于产生一些跟高压电路相关的控制逻辑；核心电源2（VDD2）的、输入缓冲器电源电压、数据I/O驱动电源电压均为1.2v。绝大部分器件的工作电压都是核心电源2提供的，输入缓冲器以及I/O驱动的电源也是由外部提供。LPDRAM的数据I/O驱动电路也是CMOS的架构，通常支持32或者16位的输出，每位输出端口又支持多种输出电阻，这样每个输出端口的器件总尺寸都很大，所以总的数据数据I/O驱动电路也存在可观的静态漏电电流。
因此，在不降低器件速度的情况下，需要关闭更多的器件来减少静态漏电流，而这些器件可能会使用不同的外部电源，通常需要多种电源门控电路来支持。另外，LPDRAM从深度休眠模式退出到正常模式时，需要电源门控电路提供驱动内部电源网络的功耗，由于内部器件的数量比较多，LPDRAM在正常工作时需要提供比较强的电源，如果单纯使用PMOS作为驱动管，需要的设置很大的尺寸，占用很大的版图面积。
发明内容
本发明主要解决的技术问题是提供一种LPDRAM的电源门控电路，可以应用于不同外部电源，降低深度休眠模式下的静态漏电流以及退出深度休眠模式后，在版图面积比较小的情况下对内部电源网络的提供较强的驱动能力。
为解决上述技术问题，本发明采用的一个技术方案是：提供了一种DRAM列选择驱动电路，包括第一电平转换器、第二电平转换器、第一反相器、第二反相器、第三反相器、第一PMOS管、第一NMOS管以及第二NMOS管，所述的第一电平转换器的输出接到第一反相器的输入，第一反相器的输出接到第二反相器的输入，第二反相器的输出接到第二NMOS管和第一PMOS管的栅端，所述的第二电平转换器的输出连接到第三反相器的输入，第三反相器的输出连接第一NMOS管，所述的第一NMOS管的漏端接到外部电源，所述的第一NMOS管的源端、第一PMOS管的漏端、第二NMOS管的漏端三者相互连接并驱动到内部电源，其中，所述的第一NMOS管的源端和衬底端相互连接，第一PMOS管的源端和衬底端相互连接并接到外部电源。
在本发明一个较佳实施例中，所述的第一电平转换器、第一反相器和第二反相器的电源为外部电源。
在本发明一个较佳实施例中，所述的第二电平转换器和第三反相器的电源为高压信号，所述的高压信号由电荷泵产生。
在本发明一个较佳实施例中，所述的第一电平转换器和第二电平转换器的输入还接入深度休眠使能信号。
在本发明一个较佳实施例中，所述的深度休眠使能信号由命令控制模块生成，命令控制模块的电源为外部输入的第二核心电源信号。
在本发明一个较佳实施例中，当工作在正常状态时，深度休眠使能信号为逻辑0，外部电源直接驱动到内部电源；当工作在深度休眠状态时，深度休眠使能信号为逻辑1，关闭外部电源的驱动电路，并把内部电源的电压下拉到0。
在本发明一个较佳实施例中，所述的LPDRAM的电源门控电路产生外部输入的第一核心电源VDD1、第二核心电源VDD2、数据I/O驱动电路电源VDDQ分别对应的内部电源网络。
在本发明一个较佳实施例中，所述的第一核心电源VDD1的电压值大于第二核心电源VDD2的电压值。
本发明的有益效果是：本发明的LPDRAM的电源门控电路，既能在深度休眠模式关闭内部电源来减少静态漏电流，又能够适应多种电源电压域的控制处理；在退出深度休眠模式后，同时利用高压信号和NMOS管增强了对内部电源网络的驱动能力，减小版图的面积。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1展示了本申请公开的电源门控电路；
图2展示了本发明多个外部电源使用电源门控电路的框图。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例包括：
图1电源门控电路包括电平转换器10、电平转换器13、反相器11、反相器12、反相器14、PMOS管PH1、NMOS管NH1以及NMOS晶体管NH2。其中深度休眠使能信号DPD输入到电平转换器10和电平转换器13，电平转换器10、反相器11和反相器12的电源电压为外部电源PWRI，电平转换器10的输出接到反相器11的输入，反相器11的输出接到反相器12的输入。反相器12的的输出接到PMOS管PH1的栅端和NMOS管NH2的栅端。电平转换器13和反相器14的电源为高压信号VCCP，电平转换器13的输出连接到反相器14，反相器14的输出接到NMOS管NH2的栅端。外部电源PWRI驱动到NMOS管NH1的漏端和PMOS管PH1的源端，NMOS管NH1的源端和衬底、PMOS管PH1的漏端、NMOS管NH2的漏端三者相互连接作为驱动内部电源的工作电压，NMOS管NH2的源端和衬底接地。其中，所述的高压信号VCCP由电荷泵产生
进一步的，所述的电平转换器10和电平转换器13的输入还接入深度休眠使能信号DPD。
本实施例中，所述的深度休眠使能信号DPD由命令控制模块生成，命令控制模块的电源为外部输入的核心电源VDD2。当工作在正常状态时，深度休眠使能信号DPD为逻辑0，外部电源直接驱动到内部电源；当工作在深度休眠状态时，深度休眠使能信号DPD为逻辑1，关闭外部电源的驱动电路，并把内部电源的电压下拉到0。
所述的LPDRAM的电源门控电路分别产生外部输入的第一核心电源VDD1、第二核心电源VDD2、数据I/O驱动电路电源VDDQ分别对应的内部电源网络。其中，所述的第一核心电源VDD1的电压值大于第二核心电源VDD2的电压值。
本发明提供的LPDRAM的电源门控电路适用于外部输入的第一核心电源VDD1、第二核心电源VDD2、数据I/O驱动电路电源VDDQ的开关控制，其中电平转换器10、电平转换器13、反相器11、反相器12、反相器14、PMOS管PH1、NMOS管NH1以及NMOS晶体管NH2都是适用于第一核心电源VDD1电压的器件，第一核心电源VDD1的电压是LPDRAM多个外部输入电源中的最高电压。
外部输入的第一核心电源VDD1（比如LPDDR3的1.8v）通常用于LPDRAM芯片中电压比较高的器件，通过第一核心电源VDD1可以产生一些高压信号，比如字线电压VCCP（至少比核心电源1高一个阈值电压）、反熔丝编程电压等等。核心电源VDD2（比如LPDDR3的1.2v）的电压值小于第一核心电源VDD1，第二核心电源VDD2通常用于LPDRAM芯片中普通电压器件，通过第二核心电源VDD2可以产生内部的时序控制，状态机等等。数据I/O电路的驱动电路电源VDDQ和输入地址命令驱动电源通常也与第二核心电源VDD2的电压相同。深度休眠使能信号DPD通常是通过第二核心电源VDD2和输入地址命令驱动电源产生。
深度休眠使能信号DPD通过电平转换器13从第二核心电源VDD2的电压域转换到VCCP的电源域，再输入到反相器14，反相器14的输出信号最终控制NMOS管NH1是否导通。
当输入的外部电源为第一核心电源VDD1的时候，深度休眠使能信号DPD通过电平转换器10从第二核心电源VDD2的电压域转换到第一核心电源VDD1的电压域。因为要对内部电源网络提供足够的驱动能力，所有PMOS管PH1的尺寸比较大。需要通过反相器11和反相器12产生驱动能力比较强的信号DPDI，用来控制PMOS管PH1是否导通。
当输入的外部电源为第二核心电源VDD2或者数据I/O驱动电路电源VDDQ的时候，深度休眠使能信号DPD通过电平转换器10从外部第二核心电源VDD2的电压域转换到外部核心电源VDD2/VDDQ的电压域，此时电平转换器类似于一个缓冲器，再通过反相器11和12产生驱动能力比较强的信号DPDI，用来控制PMOS管PH1是否导通。
当工作在正常模式的时候，深度休眠使能信号DPD的逻辑电压为0，电平转换器10和电平转换器13的输出为逻辑0，经过反相器11和反相器12之后，DPDI也是逻辑0，PMOS管PH1打开，NMOS管NH2关闭，反相器14的输出为逻辑高，电压为VCCP，NMOS管NH1打开，通过NMOS管NH1和PMOS管PH1这两个晶体管的共同驱动下，PWR被驱动到内部的PWRI，内部电源网络的器件正常工作。由于VCCP在正常工作时电压比较高，通常比第一核心电源VDD1至少高一个阈值电压，所有NMOS管NH1可以充分的打开，将外部输入电源PWR完整的驱动到内部电源PWRI。对于同样的器件尺寸，NMOS管的驱动能力是PMOS管的1.3-2倍（取决于具体的工艺）。如果只使用PMOS管PH1驱动PWRI，整体的尺寸可能比PMOS/NMOS晶体管增加15%-50%，由于LPDRAM的内部器件数量非常大，需要很大的电源驱动能力，所有PMOS/NMOS管共同使用的结构会大大减少版图面积。
当工作在深度休眠状态时候，深度休眠使能信号DPD的逻辑电压为1，电平转换器10和电平转换器13的输出为逻辑1，经过反相器11和反相器12之后，DPDI也是逻辑1，PMOS管PH1关闭，NMOS管NH2打开，反相器14的输出为逻辑0，NMOS管NH1关闭，通过NMOS管NH1和PMOS管PH1这两个晶体管的驱动路径被关闭，同时内部电源PWRI被缓慢下拉至0，从而达到降低LPDRAM内部那些使用PWRI作为电源的器件的漏电流。
图2展示了本发明多个外部电源使用电源门控电路的框图。本发明的电源门控电路包括第一核心电源VDD1的电源门控电路20，第二核心电源VDD2的电源门控电路21，用于数据I/O电路的驱动电源VDDQ的电源门控电路22，命令控制模块23用于产生深度休眠使能信号DPD，电荷泵24产生高压信号VCCP。电源门控电路20、电源门控电路21、电源门控电路22三者均使用图1所示的电源门控电路。
在正常工作模式下，通过电荷泵24产生高压信号VCCP作为LPDRAM的字线电压，在这里我们将它同时应用到电源门控电路的驱动NMOS的控制。
通过命令控制模块23，检测到进入深度休眠模式的命令后，产生深度休眠使能信DPD信号。在深度度休眠模式下，通过关断外部输入的第一核心电源VDD1、核心电源VDD2、数据I/O驱动电路电源VDDQ分别对应的内部电源网络，大幅减小整个芯片的漏电流，减小深度休眠模式下LPDRAM的静态功耗。
虽然本公开已经对某些实施例进行了描述，但需要理解的是，本公开并不局限于这些实施例。相反，本公开应被理解和解释在其最广泛的意义，正如权利要求所反映的。因此，这些权利要求应该理解为不仅包括在这里描述的设备、方法和系统，所有其他的和进一步的改变和修改，对于在这方面有普通技能的人而言，都是显而易见的。
综上所述，可以通过本发明的电源门控电路在深度休眠模式下关闭外部输入的第一核心电源VDD1的工作器件，第二核心电源VDD2的工作器件，数据I/O电路的驱动电源VDDQ的工作器件，从而减少器件的静态泄露电流，而且能够适应多种电源电压域的控制处理；在退出深度休眠模式进入正常模式后，能够在较小的器件尺寸下提供同等的内部电源网络的驱动能力，减少了版图的面积。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (6)
1.一种LPDRAM的电源门控电路，其特征在于，包括第一电平转换器、第二电平转换器、第一反相器、第二反相器、第三反相器、第一PMOS管、第一NMOS管以及第二NMOS管，所述的第一电平转换器的输出接到第一反相器的输入，第一反相器的输出接到第二反相器的输入，第二反相器的输出接到第二NMOS管和第一PMOS管的栅端，所述的第二电平转换器的输出连接到第三反相器的输入，第三反相器的输出连接第一NMOS管，所述的第一NMOS管的漏端接到外部电源，所述的第一NMOS管的源端、第一PMOS管的漏端、第二NMOS管的漏端三者相互连接并驱动到内部电源，其中，所述的第一NMOS管的源端和衬底端相互连接，第一PMOS管的源端和衬底端相互连接并接到外部电源；
所述的第一电平转换器、第一反相器和第二反相器的电源为外部电源，所述的第二电平转换器和第三反相器的电源为高压信号，所述的高压信号由电荷泵产生。
2.根据权利要求1所述的LPDRAM的电源门控电路，其特征在于，所述的第一电平转换器和第二电平转换器的输入还接入深度休眠使能信号。
3.根据权利要求2所述的LPDRAM的电源门控电路，其特征在于，所述的深度休眠使能信号由命令控制模块生成，命令控制模块的电源为外部输入的第二核心电源信号。
4.根据权利要求3所述的LPDRAM的电源门控电路，其特征在于，当工作在正常状态时，深度休眠使能信号为逻辑0，外部电源直接驱动到内部电源；当工作在深度休眠状态时，深度休眠使能信号为逻辑1，关闭外部电源的驱动电路，并把内部电源的电压下拉到0。
5.根据权利要求1所述的LPDRAM的电源门控电路，其特征在于，所述的LPDRAM的电源门控电路产生外部输入的第一核心电源VDD1、第二核心电源VDD2、数据I/O驱动电路电源VDDQ分别对应的内部电源网络。
6.根据权利要求5所述的LPDRAM的电源门控电路，其特征在于，所述的第一核心电源VDD1的电压值大于第二核心电源VDD2的电压值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910508481.XA CN110189778B (zh) | 2019-06-13 | 2019-06-13 | 一种lpdram的电源门控电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910508481.XA CN110189778B (zh) | 2019-06-13 | 2019-06-13 | 一种lpdram的电源门控电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110189778A CN110189778A (zh) | 2019-08-30 |
| CN110189778B true CN110189778B (zh) | 2024-04-12 |
Family
ID=67721451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910508481.XA Active CN110189778B (zh) | 2019-06-13 | 2019-06-13 | 一种lpdram的电源门控电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110189778B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113033138B (zh) * | 2021-03-08 | 2023-03-24 | 电子科技大学 | 一种基于由反熔丝器件控制的电源门控技术的新型fpga结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102684458A (zh) * | 2012-05-09 | 2012-09-19 | 矽力杰半导体技术(杭州)有限公司 | 一种功率开关管的驱动电路以及应用其的开关电源电路 |
| CN105897230A (zh) * | 2016-05-20 | 2016-08-24 | 西安紫光国芯半导体有限公司 | 一种门控电源电路及门控电源的产生方法 |
| CN209747133U (zh) * | 2019-06-13 | 2019-12-06 | 苏州汇峰微电子有限公司 | 一种lpdram的电源门控电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7576582B2 (en) * | 2006-12-05 | 2009-08-18 | Electronics And Telecommunications Research Institute | Low-power clock gating circuit |
-
2019
- 2019-06-13 CN CN201910508481.XA patent/CN110189778B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102684458A (zh) * | 2012-05-09 | 2012-09-19 | 矽力杰半导体技术(杭州)有限公司 | 一种功率开关管的驱动电路以及应用其的开关电源电路 |
| CN105897230A (zh) * | 2016-05-20 | 2016-08-24 | 西安紫光国芯半导体有限公司 | 一种门控电源电路及门控电源的产生方法 |
| CN209747133U (zh) * | 2019-06-13 | 2019-12-06 | 苏州汇峰微电子有限公司 | 一种lpdram的电源门控电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110189778A (zh) | 2019-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396897B1 (ko) | 페리(ｐｅｒｉ)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법 | |
| TWI464745B (zh) | 具有由資料控制之電源供應的靜態隨機存取記憶體 | |
| EP3644505B1 (en) | Electronic circuit providing different hysteresis in two operation modes | |
| KR100426443B1 (ko) | 딥 파워다운 제어 회로 | |
| US6958948B2 (en) | Semiconductor device having a data latching or storing function | |
| US20120294095A1 (en) | Dynamic Level Shifter | |
| KR101463939B1 (ko) | 반도체 디바이스 | |
| US7733735B2 (en) | Semiconductor storage device incorporated into a system LSI with finer design rules | |
| US7663958B2 (en) | Semiconductor device | |
| KR100284985B1 (ko) | 인에이블제어회로를갖춘집적회로 | |
| US9385723B1 (en) | CMOS level shifter circuit with self-adaptive local supply boosting for wide voltage range operation | |
| US9236859B1 (en) | Power control device | |
| US9337840B2 (en) | Voltage level shifter and systems implementing the same | |
| CN110189778B (zh) | 一种lpdram的电源门控电路 | |
| CN209747133U (zh) | 一种lpdram的电源门控电路 | |
| CN110148433B (zh) | 一种dram全局字线驱动电路及其降低漏电的方法 | |
| CN110164495B (zh) | 减小深度休眠模式下lpdram的静态功耗电路 | |
| CN209804269U (zh) | 减小深度休眠模式下lpdram的静态功耗电路 | |
| US7480196B2 (en) | Semiconductor device generating a test voltage for a wafer burn-in test and method thereof | |
| US6597201B1 (en) | Dynamic predecoder circuitry for memory circuits | |
| US8531895B2 (en) | Current control circuit | |
| US20060087905A1 (en) | Voltage translator for multiple voltage operations | |
| US11894048B2 (en) | Control amplifying circuit, sense amplifier and semiconductor memory | |
| US9418727B2 (en) | Five transistor SRAM cell | |
| Hayashi et al. | ECL-compatible GaAs SRAM circuit technology for high performance computer application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |